JPH0255346U - - Google Patents
Info
- Publication number
- JPH0255346U JPH0255346U JP13349488U JP13349488U JPH0255346U JP H0255346 U JPH0255346 U JP H0255346U JP 13349488 U JP13349488 U JP 13349488U JP 13349488 U JP13349488 U JP 13349488U JP H0255346 U JPH0255346 U JP H0255346U
- Authority
- JP
- Japan
- Prior art keywords
- repetition frequency
- address counter
- counter
- memory
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Description
第1図はこの考案の一実施例によるパルストレ
インのシミユレーシヨン回路を示すブロツク図、
第2図は従来のパルストレインのシミユレーシヨ
ン回路を示すブロツク図である。 図において、8はメモリ、11は入力PRIカ
ウンタ、13は入力アドレスカウンタ、14は出
力アドレスカウンタ、16は比較器である。なお
、図中、同一符号は同一、または相当部分を示す
。
インのシミユレーシヨン回路を示すブロツク図、
第2図は従来のパルストレインのシミユレーシヨ
ン回路を示すブロツク図である。 図において、8はメモリ、11は入力PRIカ
ウンタ、13は入力アドレスカウンタ、14は出
力アドレスカウンタ、16は比較器である。なお
、図中、同一符号は同一、または相当部分を示す
。
Claims (1)
- 外部から入力したパルスのくり返し周波数を計
測するカウンターと、このくり返し周波数を記憶
するメモリと、比較器を備え、メモリ書込み用マ
ドレスカウンタと読み出し用アドレスカウンタを
独立させ個々に読出し制御をしたことを特徴とす
るパルストレインのシミユレーシヨン回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13349488U JPH0255346U (ja) | 1988-10-12 | 1988-10-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13349488U JPH0255346U (ja) | 1988-10-12 | 1988-10-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0255346U true JPH0255346U (ja) | 1990-04-20 |
Family
ID=31391405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13349488U Pending JPH0255346U (ja) | 1988-10-12 | 1988-10-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0255346U (ja) |
-
1988
- 1988-10-12 JP JP13349488U patent/JPH0255346U/ja active Pending