JPH0341758A

JPH0341758A - 半導体集積回路装置

Info

Publication number: JPH0341758A
Application number: JP1177441A
Authority: JP
Inventors: Hiroshi Ishioka; 石岡　浩
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22
Anticipated expiration: 2013-07-30
Also published as: JP2780355B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体集積回路装置に関し、特に、大規模回路
を２つのブロックに分けて２つのペレット内に集積化し
、これを従来使用されてきた組み立てケース内に納める
ように構成した半導体集積回路装置に関する。

［従来の技術］従来、半導体集積回路装置は、同一ペレット上に必要な
機能素子をすべて一生表面上に配置し、これらの素子を
内部配線により接続して目的とする動作をする装置を実
現させてきた。以下、半導体記憶装置を例にとると、第
３図に示すように、半導体ペレット３０上に、メモリセ
ル、行デコーダ、列デコーダおよびセンスアンプ等を含
むセルアレイ回路３３並びに入出力信号処理回路３７、
コントロール回路３２．３６、ポンディングパッド３１
が配置されて目的とする半導体記憶装置が構成されてい
る。

［発明が解決しようとする課題］上述した従来の半導体装置では、第３図に示すようにセ
ルアレイ回路３３がペレットの中央部にあってその面積
の大部分を占め、そして、コントロール回路３２．３６
および入出力信号処理回路３７が長方形のペレットの短
辺側に分離されて配置されることが多い、このような配
置をとるのは規格化された組み立てケース内に封入でき
るようにするための制約によるものである。そして、コ
ントロール回路３２．３６および入出力信号処理回路３
７を相互に接続する信号線やペレット全体に電力を供給
する電源線は、主にペレットの長辺側部に設けられたパ
スライン３４と３５内を通っている。そのため、これら
の配線は細く長くかつ間隔の狭いものとならざるを得す
、これらの配線は大きい寄生容量と抵抗を持つものとな
る。したがって、従来の半導体集積回路装置においては
、信号線同士あるいは信号線、電源線間の干渉のため、
ノイズレベルが増大し、また、信号遅れが大きくなった
。

また、従来例装置ではメモリセルアレイと周辺回路が同
一基板上に形成されているので、周辺のコントロール回
路の動作で生じる基板電流が、メモリセルに到達するこ
とがあり、そのため記憶されているデータが破壊される
ことがあった。

［課題を解決するための手段］本発明による半導体集積回路装置は、一定の機能を果た
す回路を２つのブロックに分け、それぞれの回路を別々
の半導体ペレットに集積化し、それら２つの半導体ペレ
ットを同一のリードフレーム上に、回路が形成された面
が互いに向き合うようにボンディングしたものである。

そして、各ペレット上のパッドは、外部リードと接続さ
れるものと、対向する他のペレットのパッドのみと接続
されるものとが含まれる。

［実施例］次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）は、一体となって一つの機能を果たすこと
ができるように回路が作り込まれた２つの半導体ペレッ
トの平面図である。

第１の半導体ペレット１０には、行デコーダ、列デコー
ダ、センスアンプを含むセルアレイ回路１２が、また、
第２の半導体ペレット１１には、コントロール回路１３
や入出力信号処理回路１４が作り込まれている。各半導
体ペレットの周囲には、相手側の半導体ペレットのパッ
ドとのみ接続れる内部接続用パッド１５と、リードフレ
ームの外部入出力ピンと接続される外部入出力用パッド
１６が形成されている。これらのパッド１５．１６は、
第１、第２のペレットを第１図（ａ）のように並べて置
いた場合に線対称となるように配置されている。また、
第１のペレット１０の外部入出力用パッド１６のうち、
データ入出カビ°ン、コントロール信号入力ピン等が接
続されるパッド１６は、内部回路〈セルアレイ回路１２
）とは接続されておらず、このパッドはペレット固定の
役目を果たすだけである。

第１図（ｂ）は、本発明の一実施例を示す断面図であり
、第１図（ｃ）はその封止樹脂の図示を省略した平面図
である。

第１の半導体ペレット１０は、パッド１５．１６上に形
成されたバンプ１７によってその主表面１０ａを下向き
にしてリードフレーム１８上にボンディングされ、第２
の半導体ペレット１１は。

その主表面１１ａを上向きにして第１の半導体ペレット
１０と同じ手段で同一リードフレーム１８にボンディン
グされる。ボンディング終了後、封止樹脂１９によって
封止され、さらにリードが切断、底形されて集積回路装
置として完成する。

リードフレーム１８には、外部入出力ピン１８ａと内部
接続用ステッチ１８ｂとが形成されており、それぞれ、
外部入出力パッド１６、内部接続用バッド１５と接続さ
れる。このボンディングにより、ペレット１０．１１間
の電気的接続が遠戚される。すなわち、内部接続用ステ
ッチ１８ｂを介して、第１の半導体ペレット１０からの
データ信号の第２の半導体ペレットへの伝達が、また、
第２のペレット１１のコントロール信号の第１のペレッ
トへの伝達が可能となる。内部接続用ステッチ１８ｂは
樹脂封止後、第１図（ｃ）の破線で示す封止樹脂外形線
のところで切断されるが、この切断を容易にするため、
リードフレームはこの部分で細く加工されている。

このように２つのペレットを配置することにより、従来
例のようにペレットの長辺に沿って長いパスラインを設
ける必要はなくなり、電源線、ＧＮＤ線を！３１１［の
位置に配置することができる。また、信号線も短くする
ことができるのでノイズを拾いにくくなり、信号の伝達
遅れも少なくなる。

さらに、基板電流の発生しやすい回路を第２のペレット
側に配置することにより、メモリセルへの悪影響を防止
できる。

なお、上記実施例では、半導体ペレット１０．１１をバ
ンブを用いてリードフレーム１８にボンディングしてい
たが、本発明はこれに限定されるものではなく、通常の
フェイスダウンボンディングに用いられる他の適当なボ
ンディング法に替えることができる。また、２つのペレ
ットのボンディングは別々に行ってもよいが、リードフ
レームへの力のかかり方を均等化するために、かつ作業
効率上の観点から同時に行うことが望ましい。

第２図（ａ）は、本発明の他の実施例を示す断面図であ
り、第２図（ｂ）は、その封止樹脂の図示を省略した平
面図、第２図（ｃ）は、そのＸＹＹ線断面図ある。この
実施例では、第１の半導体ペレット１０と第２の半導体
ペレット１１との間に絶縁板２１をはさみ、接着材２２
で両ペレットを接着・固定している。絶縁板２１の厚み
はリードフレーム１８の厚さとパン１２個の高さとの和
程度とする。絶縁板２１には、各ペレットに外部入出力
用ビンや内部接続用ステッチを接続するための逃げが形
成されている。また、絶縁板２１の外側にはペレットの
外形に合わせて耳部２１ａが形成されており、これに合
わせてペレットの位置決めを行うことができる。絶縁板
２１と各ペレット１０．１１との接着と、リードフレー
ムへの各ペレットのボンディングは同時に行うのが望ま
しい。

この実施例によれば、ペレット、リードフレーム間の位
置決めおよびペレットのボンディング作業が容易化され
る。

Ｉ［発明の効果］以上説明したように、本発明は、一つの集積回路装置に
集積化さるべき機能を２つに分け、それぞれの機能を別
々のペレット内に作り込み、両ペレットを同一リードフ
レーム上に回路面を向き合わせてボンディングしたもの
であるので、本発明によれば、従来のパッケージ構造を
変更することなく、信号線や電源線を短く互いに分離し
て最適の位置に配置することができる。従って、本発明
によれば、配線の寄生容量、抵抗を低くすることができ
、動作の遅れ、電源電圧の内部変動による誤動作や動作
マージンの劣化を防止することができる。また、本発明
によれば、回路の動作によって生じる基板電流が他の回
路に及ぼす影響を減らし、動作を安定化させることがで
きる。さらに、第１のペレット、第２のペレットを製造
するのにそれぞれに最適なプロセスを選ぶことができる
という副次的効果ももたらされる。

４　図面のｆ！ｌＩ蛍をｊ曽日月第１図（ａ）は、本発明の実施例に用いられる半導体ペ
レットの平面図、第１図（ｂ）は、本発明の一実施例を
示す断面図、第１図（Ｃ）は、その封止樹脂を省略した
平面図、第２図（ａ＞は、本発明の他の実施例を示す断
面図、第２図（ｂ＞は、その封止樹脂の図示を省略した
平面図、第２図（ｃ）は、第２図（ｂ）のＸ−Ｙ線断面
図、第３図は、従来例に用いられる半導体ペレットの平
面図である。

１０・・・第１の半導体ペレット、　　　１０ａ・・・
第１の半導体ペレットの主表面、　　　１１・・・第２
の半導体ペレット、　　　ｌｌａ・・・第２の半導体ペ
レットの主表面、　　　１２・・・セルアレイ回路、１
３・・・コントロール回路、　　１４・・・入出力信号
処理回路、　１５・・内部接続用パッド、　　　１６・
・・外部入出力用パッド、　　　１７・・・バンブ、１
８・・・リードフレーム、　　１８ａ・・・外部入出力
用ビン、　　１８ｂ・・・内部接続用ステッチ、１９・
・・封止樹脂、　　１９ａ・・・封止樹脂外形線、９１
１．・Ｍｂ泌坪　　　’）　Ｉ　Ｐ−耳部　　　９フ、
１．培着付、　　３０・・・半導体チップ、　　３１・
・・ポンデイ、グパッド、　　　３２．３６・・・コン
トロール回路、　　３３・・・セルアレイ回路、　　　
３４．３５・・・パスライン、　　３７・・・入出力回
路。

Claims

【特許請求の範囲】

一定の機能を果たすべき回路の第１の部分が形成され、
その主表面上には外部リード接続用パッドおよび内部接
続用パッドが形成されている第１の半導体ペレットと、
前記一定の機能を果たすべき回路の残りの部分が形成さ
れ、その主表面上には外部リード接続用パッドおよび前
記第１の半導体ペレットの内部接続用パッドと接続され
る内部接続用パッドが形成されている第２の半導体ペレ
ットとが同一リードフレーム上に回路が形成された面が
互いに向き合うようにボンディングされて前記一定の機
能を果たすべき回路が構成されていることを特徴する半
導体集積回路装置。