JPH0337331B2

JPH0337331B2 -

Info

Publication number: JPH0337331B2
Application number: JP60136483A
Authority: JP
Inventors: Yoshuki Okuda
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-06-22
Filing date: 1985-06-22
Publication date: 1991-06-05
Also published as: JPS61294920A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は入力信号を基準信号と比較して矩形波
を生成するシユミツト回路に関する。

〔発明の概要〕

本発明はシユミツト回路において、第１のトラ
ンジスタと第２のトランジスタとを差動接続して
第１のコンパレータとし、第３のトランジスタと
第４のトランジスタとを差動接続して第２のコン
パレータとし、第１のコンパレータが接続された
第５のトランジスタと、第２のコンパレータが接
続された第６のトランジスタとを差動接続し、第
２のトランジスタと第３のトランジスタを流れる
電流又は第１のトランジスタと第４のトランジス
タを流れる電流に対応して第５のトランジスタ又
は第６のトランジスタのベース電圧を制御し、第
２のトランジスタと第３のトランジスタのベース
に入力信号を入力し、第１のトランジスタと第４
のトランジスタのベースに第１の基準信号と第２
の基準信号を各々供給するようにし、もつて電源
電圧の変動による影響を少なくし、基準電圧を外
部より任意の値に自由に設定、制御できるように
したものである。

〔従来の技術〕

第４図は従来のシユミツト回路の構成を表して
いる。同図において１，２は差動接続された
NPNトランジスタであり、そのコレクタは各々
抵抗R₁，R₂を介して所定の固定電圧Vccに接続
され、またそのエミツタは共に定電流源３に接続
されている。抵抗R₁とトランジスタ１のコレク
タの接続点は抵抗R₃とR₄を介して接地され、抵
抗R₃とR₄の接続点はトランジスタ２のベースに
接続されている。

トランジスタ１のベースへの入力信号の電圧が
充分低いとき、トランジスタ１がオフ、トランジ
スタ２がオンとなる。従つてこのときトランジス
タ２はそのベースに、抵抗R₁，R₃，R₄により分
圧された第１の基準電圧VccR₄／（R₁＋R₃＋R₄）
が供給されており、そのコレクタから低レベルの
出力を出している。入力信号の電圧がこの第１の
基準電圧を越えると、トランジスタ１がオンにな
り、トランジスタ２がオフになる。その結果トラ
ンジスタ２のコレクタの出力が高レベルになると
ともに、トランジスタ１には定電流源３により定
められる電流Ｉが、抵抗R₁には電流Iccが、また
抵抗R₃，R₄には電流I₁が各々流れるから、抵抗
R₁の端子電圧V₀は、 V₀＝Vcc−IccR₁＝Vcc−（Ｉ＋I₁）R₁ となる。ところでI₁＝V₀／（R₃＋R₄）であるか
ら、 V₀＝Vcc−（Ｉ＋V₀／（R₃＋R₄））R₁ となる。従つて V₀＝（R₃＋R₄）（Vcc−IR₁）／（
R₁＋R₃＋R₄）となり、トランジスタ２のベースに供給される第
２の基準電圧は、R₄（Vcc−IR₁）／（R₁＋R₃＋
R₄）となる。次に入力信号の電圧が第２の基準
電圧より下がると、再びトランジスタ１がオフ、
トランジスタ２がオンとなる。

このようにトランジスタ１，２よりなるコンパ
レータは第１の基準電圧と第２の基準電圧の間で
ヒステリシスを有することになる。

〔発明が解決しようとする問題点〕

しかしながら従来のシユミツト回路において
は、その基準電圧を固定電圧Vccと、分割抵抗
R₁，R₃，R₄と、電流源３の電流Ｉの値により定
めるようにしているところから、抵抗又は電流を
大きくしなければ基準電圧の幅を大きくすること
ができず、IC化に不利であつた。また基準電圧
を外部より自由に設定、制御することができない
ばかりでなく、電源電圧Vccに変動があるとその
影響を受け易い欠点があつた。

〔問題点を解決するための手段〕

第１図は本発明のシユミツト回路の構成を表し
ている。同図において１１はNPNトランジスタ
１２と１３が差動増幅器として接続されたコンパ
レータ、１４はNPNトランジスタ１５と１６が
差動増幅器として接続されたコンパレータであ
る。トランジスタ１２のベースに基準電圧V_Hが、
またトランジスタ１６のベースに基準電圧V_Hよ
り低い基準電圧V_Lが、各々供給されるとともに、
トランジスタ１３と１５のベースに入力信号（被
比較電圧）が入力されるようになつている。１７
はコンパレータ１１が接続されたNPNトランジ
スタ１８と、コンパレータ１４が接続された
NPNトランジスタ１９とよりなる差動増幅器で
ある。この差動増幅器１７は定電流源を構成する
NPNトランジスタ２０と抵抗２１を介して負の
固定電圧−Vccに接続されている。２２は、トラ
ンジスタ１３とトランジスタ１５のコレクタ電流
と、トランジスタ１２とトランジスタ１６のコレ
クタ電流に対応してトランジスタ１８又はトラン
ジスタ１９のベース電圧を制御する制御回路部で
ある。制御回路部２２は、エミツタが抵抗３２を
介して正の固定電圧Vccに接続され、コレクタが
トランジスタ１８のベースに接続されている
PNPトランジスタ３１と、エミツタが抵抗３４
を介して正の固定電圧Vccに接続され、コレクタ
がトランジスタ１９のベースに接続されている
PNPトランジスタ３３と、コレクタが負の固定
電圧−Vccに接続され、エミツタが抵抗３５と３
６を介してトランジスタ１８と１９のベースに
各々接続されているPNPトランジスタ２６とを
有している。さらにまた制御回路部２２において
は、NPNトランジスタ２４がそのエミツタが抵
抗２５を介して負の固定電圧−Vccに接続され、
そのベースがトランジスタ２０，２６のベースと
共通接続されている。またトランジスタ２４はそ
のコレクタとベースがダイオード接続されている
とともに、そのコレクタが抵抗２７を介して
PNPトランジスタ３０のコレクタに接続されて
いる。トランジスタ３０はそのエミツタが抵抗２
９を介して正の固定電圧Vccに接続されるととも
に、そのコレクタがベースに接続され、トランジ
スタ３１，３３とカレントミラー回路２８を構成
している。

〔作用〕

しかしてその作用を説明する。いまトランジス
タ１３と１５のベースに入力される入力信号の電
圧Viが、トランジスタ１２のベースに供給され
ている基準電圧V_Hより低く、基準電圧V_Lより高
いとすると、トランジスタ１３がオフ、トランジ
スタ１２がオンとなる。従つて電圧Vcc、抵抗３
２を介してトランジスタ１３に流れる電流Iaは０
となり、電圧Vcc、抵抗３４を介してトランジス
タ１２に流れる電流Ibより小さくなる。

トランジスタ２４と３０のコレクタとベースが
ダイオード接続されているので、トランジスタ３
０のベースの電位、従つてそれよりベース・エミ
ツタ間電圧分だけ高いトランジスタ３１と３３の
エミツタの電位は所定の定電位となつている。そ
の結果抵抗３２と３４には所定の定電流が流れる
ようになる。その抵抗値を等しくしておくと抵抗
３２と３４に流れる定電流の値も等しくなる。こ
の定電流から電流Iaを引いた値の電流Icが抵抗３
５を介してトランジスタ２６に流れるとともに、
電流Ibを引いた値の電流Idが抵抗３６を介してト
ランジスタ２６に流れる。いま電流Ibは電流Iaよ
り大きいから、電流Icは電流Idより大きくなる。
従つて抵抗３５による電圧降下が抵抗３６による
電圧降下より大きくなり、トランジスタ１８のベ
ース電圧（出力電圧V₁）が高レベル、トランジ
スタ１９のベース電圧（出力電圧V₂）が低レベ
ルとなり、トランジスタ１８がオン、トランジス
タ１９がオフとなる。従つてこのときコンパレー
タ１４は実質的に非動作状態になる。

入力電圧Viが基準電圧V_Hより高くなると、ト
ランジスタ１３がオン、トランジスタ１２がオフ
となり、トランジスタ１２に流れる電流Ibが０と
なり、トランジスタ１３に流れる電流Iaより小さ
くなる。従つて電流Idが電流Icより大きくなり、
抵抗３６による電圧降下が抵抗３５による電圧降
下より大きくなり、トランジスタ１９のベース電
圧（出力電圧V₂）が高レベル、トランジスタ１
８のベース電圧（出力電圧V₁）が低レベルとな
り、トランジスタ１９がオン、トランジスタ１８
がオフとなる。その結果コンパレータ１１が実質
的に動作しなくなり、入力電圧Viは基準電圧V_L
より大きいので、トランジスタ１５がオン、トラ
ンジスタ１６がオフとなつて、電流Iaはトランジ
スタ１５を流れるようになり、コンパレータ１４
が動作状態になる。

次に入力電圧Viが基準電圧V_Lより低くなると、
トランジスタ１５がオフ、トランジスタ１６がオ
ンとなる。従つて電流Iaが０となり、電流Ibより
小さくなり、電流Icが電流Idより大きくなる。そ
の結果抵抗３５による電圧降下が抵抗３６による
電圧降下より大きくなつて、出力電圧V₁が高レ
ベル、出力電圧V₂が低レベルとなり、トランジ
スタ１９がオフ、トランジスタ１８がオンとな
る。そしてコンパレータ１４が非動作状態とな
り、トランジスタ１２がオン、トランジスタ１３
がオフとなつて、前述した場合と同様の状態とな
る。

固定電圧±Vccに変動があつた場合、電流Iaと
Ic，IbとIdが略対応して変動するので、その影響
は少ない。

尚以上においてはトランジスタ１３，１５及び
１２，１６のコレクタを、トランジスタ３１，３
３のコレクタではなくエミツタに各々接続してい
る。これはトランジスタ３１，３３のコレクタに
接続すると、トランジスタ１２，１３，１５，１
６のコレクタ電位がトランジスタ１８，１９のベ
ース電位と同じになつてしまい、これらのトラン
ジスタに電流を流すことができなくなるからであ
る。

第２図は本発明の他の実施例を表している。こ
の実施例においては、電流Ia，Ib，Ic，Idを生成
する制御回路部２２の一部が、差動接続された
PNPトランジスタ４１，４２と、共通接続され
たそのエミツタを固定電圧Vccに接続する抵抗４
３と、トランジスタ１２，１６のコレクタと、ト
ランジスタ４１のベースに電流を供給するダイオ
ード４４と抵抗４５の直列回路と、トランジスタ
１３，１５のコレクタと、トランジスタ４２のベ
ースに電流を供給するダイオード４４に接続され
た抵抗４６とより構成されている。

すなわちこの場合においては、トランジスタ１
３，１５に流れる電流Iaが大きくなると、抵抗４
６の電圧降下が大きくなり、そのベース電圧が低
下してトランジスタ４２のコレクタ電流Idが大き
くなつて、出力電圧V₂（トランジスタ１９のベー
ス電圧）が高くなる。またトランジスタ１２，１
６に流れる電流Ibが大きくなると、抵抗４５の電
圧降下が大きくなり、そのベース電圧が低下して
トランジスタ４１のコレクタ電流Icが大きくなつ
て、出力電圧V₁（トランジスタ１８のベース電
圧）が高くなるようになつている。従つてこの実
施例においては、第１図の実施例の場合とは反対
に、電流Iaによりトランジスタ１９のベース電圧
を、また電流Ibによりトランジスタ１８のベース
電圧を、各々制御している。

またこの実施例においては、電流IcとIdを各々
別のPNPトランジスタ５０と５１に流すように
し、さらにトランジスタ５１（５０でもよい）の
コレクタを抵抗５２を介して負の固定電圧−Vcc
に接続し、抵抗５２の電圧を、コレクタが抵抗５
４を介して所定の固定電圧に接続されている
NPNトランジスタ５３のベースに供給し、トラ
ンジスタ５３のコレクタから出力電圧V₃を得る
ようにしている。従つてこの出力をシングル増幅
器において受けることが可能となる（勿論差動増
幅器により受ける場合は、相互に逆相となつてい
る出力電圧V₁とV₂を利用すればよい）。

この他第２図におけるトランジスタ４１，４２
のベースから出力信号を得るようにすることもで
きる。

第３図はさらに他の実施例を表している。この
実施例においては電流Iaを抵抗６３により電圧に
変換し、抵抗６３の電圧降下が増加したとき
NPNトランジスタ６１のベース電圧を低下させ、
そのコレクタ電流Icを減少させ、この電流Icを抵
抗６２により電圧に変換して出力するようにして
いる。また同様にして電流Ibを抵抗６６により電
圧に変換し、抵抗６６の電圧降下が増加したとき
NPNトランジスタ６４のベース電圧を低下させ、
そのコレクタ電流Idを減少させ、この電流Idを抵
抗６５により電圧に変換して出力するようにして
いる。そしてこのコレクタ電流IcとIdを、NPN
トランジスタ６７と抵抗６８、またNPNトラン
ジスタ６９と抵抗７０に各々流すようにしてい
る。

〔効果〕

以上の如く本発明は、シユミツト回路におい
て、第１のトランジスタと第２のトランジスタと
を差動接続して第１のコンパレータとし、第３の
トランジスタと第４のトランジスタとを差動接続
して第２のコンパレータとし、第１のコンパレー
タが接続された第５のトランジスタと、第２のコ
ンパレータが接続された第６のトランジスタとを
差動接続し、第２のトランジスタと第３のトラン
ジスタを流れる電流又は第１のトランジスタと第
４のトランジスタを流れる電流に対応して第５の
トランジスタ又は第６のトランジスタのベース電
圧を制御し、第２のトランジスタと第３のトラン
ジスタのベースに入力信号を入力し、第１のトラ
ンジスタと第４のトランジスタのベースに第１の
基準信号と第２の基準信号を各々供給するように
したので、電源電圧の変動による影響が少なく、
基準電圧を外部より任意の値に自由に設定、制御
することができる。従つて基準信号の幅を大きく
しても動作電流を小さくすることができ、IC化
に有利となる。

【図面の簡単な説明】

第１図は本発明のシユミツト回路の回路図、第
２図及び第３図はその他の実施例の回路図、第４
図は従来のシユミツト回路の回路図である。３……定電流源、１１，１４……コンパレー
タ、１７……差動増幅器、２２……制御回路部、
２８……カレントミラー回路。

Claims

【特許請求の範囲】１電位差を有する第１の電源＋V_CCと第２の電
源−V_CCとの間に接続される制御回路２２と、エミツタ相互が共通接続され、コレクタが各々
前記制御回路２２に接続された第１のトランジス
タ１２と第２のトランジスタ１３とから成る第１
のコンパレータ１１と、エミツタ相互が共通接続され、コレクタが各々
前記制御回路２２に接続された第３のトランジス
タ１５と第４のトランジスタ１６から成る第２の
コンパレータ１４と、第５のトランジスタ１８と第６のトランジスタ
１９から成るとともに、当該第５のトランジスタ
１８及び第６のトランジスタ１９のエミツタ相互
が定電流源に共通接続され、前記第５のトランジ
スタ１８のコレクタが前記第１のコンパレータ１
１のエミツタ接続点に接続され、前記第６のトラ
ンジスタ１９のコレクタが前記第２のコンパレー
タ１４のエミツタ接続点に接続され、前記第５の
トランジスタ１８のベース及び前記第６のトラン
ジスタ１９のベースが各々前記制御回路２２に接
続された第３のコンパレータ１７と、を備えたシユミツト回路であつて、前記第１のトランジスタ１２及び第４のトラン
ジスタ１６のコレクタ相互が共通接続され、前記
第２のトランジスタ１３及び第３のトランジスタ
１５のコレクタ相互が共通接続され、前記第２のトランジスタ１３のベースと前記第
３のトランジスタ１５のベースとの接続点に入力
電圧V_iが印加され、前記第１のトランジスタ１２
のベースに第１の基準電圧V_Hが印加され、前記
第４のトランジスタ１６のベースに第２の基準電
圧V_Lが印加され、前記第５のトランジスタ１８
のベース及び前記第６のトランジスタ１９のベー
スから出力電圧V₁，V₂が取り出され、かつ、前記制御回路２２は、前記入力電圧V_iの値に応
じて、前記第２のトランジスタ１３及び前記第３
のトランジスタ１５のコレクタ電流値I_aが零の場
合には前記第５のトランジスタ１８のベース電圧
が前記第６のトランジスタ１９のベース電圧より
も高くなるように制御し、前記第１のトランジス
タ１２及びび前記第４のトランジスタ１６のコレ
クタ電流値I_bが零の場合には前記第６のトランジ
スタ１９のベース電圧が前記第５のトランジスタ
１８のベース電圧よりも高くなるように制御する
ことにより、前記第３のコンパレータ１７を
ON／OFF制御することを特徴とするシユミツト
回路。２請求項１記載のシユミツト回路において、前記制御回路２２は、第１の制御トランジスタ
３１，６１と、当該第１の制御トランジスタ３
１，６１を流れる電流を前記第５のトランジスタ
１８のベース電圧に変換する第１の電流電圧変換
回路３５，６２と、第２の制御トランジスタ３
３，６４と、当該第２の制御トランジスタ３３，
６４を流れる電流を前記第６のトランジスタ１９
のベース電圧に変換する第２の電流電圧変換回路
３６，６５とを有し、かつ、前記第２のトランジ
スタ１３及び前記第３のトランジスタ１５のコレ
クタ電流値I_aと前記第１の制御トランジスタ３
１，６１を流れる電流値I_cとの和、及び前記第１
のトランジスタ１２及び前記第４のトランジスタ
１６のコレクタ電流値I_bと前記第２の制御トラン
ジスタ３３，６４を流れる電流値I_dとの和が一定
となるように制御することを特徴とするシユミツ
ト回路。３請求項１記載のシユミツト回路において、前記制御回路２２は、第１の制御トランジスタ
４１と、当該第１制御トランジスタ４１を流れる
電流を前記第５のトランジスタ１８のベース電圧
に変換する第１の電流電圧変換回路３５と、第２
の制御トランジスタ４２と、当該第２の制御トラ
ンジスタ４２を流れる電流を前記第６のトランジ
スタ１９のベース電圧に変換する第２の電流電圧
変換回路３６とを有し、かつ、前記第２のトラン
ジスタ１３及び前記第３のトランジスタ１５のコ
レクタ電流値I_aが零の場合には前記第２の制御ト
ランジスタ４２を流れる電流値I_dが前記第１の制
御トランジスタ４１を流れる電流値I_cよりも小さ
くなるように制御し、前記第１のトランジスタ１
２及び前記第４のトランジスタ１６のコレクタ電
流値I_bが零の場合には前記第１の制御トランジス
タ４１を流れる電流値I_cが前記第２の制御トラン
ジスタ４２を流れる電流値I_dよりも小さくなるよ
うに制御することを特徴とするシユミツト回路。