JPH033395B2 - - Google Patents

Info

Publication number
JPH033395B2
JPH033395B2 JP56199489A JP19948981A JPH033395B2 JP H033395 B2 JPH033395 B2 JP H033395B2 JP 56199489 A JP56199489 A JP 56199489A JP 19948981 A JP19948981 A JP 19948981A JP H033395 B2 JPH033395 B2 JP H033395B2
Authority
JP
Japan
Prior art keywords
layer
electrode
contact
diffusion
electromigration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56199489A
Other languages
English (en)
Other versions
JPS58101454A (ja
Inventor
Masamichi Mori
Shuichi Kanamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56199489A priority Critical patent/JPS58101454A/ja
Publication of JPS58101454A publication Critical patent/JPS58101454A/ja
Publication of JPH033395B2 publication Critical patent/JPH033395B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置において、オーミツク接
触を容易にとることができ、大電流密度に耐える
半導体装置の電極に関するものである。
(従来の技術) 従来技術を第7図に示す。従来は、拡散層8を
有するSi基板1上にSi入りAl電極10を直接接
触させて電極を構成していた。
このような従来のアルミニウム電極では、高温
におけるシリコンのアルミニウム中への拡散にも
とづくアロイスパイク現象を防止するために、あ
らかじめ1〜2%のSiをアルミニウム中に混入さ
せたSi入りAlが用いられてきた。しかし、Si入
りAl電極では耐熱性という高い利点はあるもの
の、大電流を流すとプラス電極側のコンタクト面
でのエレクトロマイグレーシヨンによるSiのAl
中への輸送が起こり、Si中にピツトを形成して浅
い拡散層を破壊したり、第7図に示すように拡散
抵抗のコンタクトではボイドを形成して拡散抵抗
の実効的な長さが延びて抵抗値の経時変化を起こ
すなどの欠点があつた。
(発明が解決しようとする課題) 本発明は、これらの欠点を除去するために、半
導体の製造時に電極と拡散層との良好なオーミツ
ク接触を確保すること、および使用時におけるオ
ーミツク接触の安定性を得ること、ならびに第3
層のSi入りAlのかわりにエレクトロマイグレー
シヨン耐量の優れたCu入りAl電極を用い、配線
のエレクトロマイグレーシヨン耐性を確保すると
ともに、TiN拡散バリアによりコンタクトのエ
レクトロマイグレーシヨンによるボイド形成を防
ぐことにより、電極と拡散層とのコンタクト部分
の経時的な変動を安定化することを目的とする。
(課題を解決するための手段) シリコン基板に形成された拡散層と、前記拡散
層上に設けられたコンタクト開口部と、少なくと
も前記コンタクト開口部を覆うように形成された
Ti又はPtSi層と、前記Ti又はPtSi層上に形成さ
れたTiN層と、前記TiN層上に形成されたCu入
りAl層とを備えることを特徴とする。
(作用) Cu入りAl層ではAlの粒界にCuが偏析し、粒
界に沿つたエレクトロマイグレーシヨンを抑制
するため、ボイドの発生を防止できコンタクト
部分の経時的な抵抗の変動を安定化することが
できる。
Cu入りAl層がSi基板に直接接触しておらず、
TiN層が間にあるためにSi基板からCu入りAl
層へのSi原子のエレクトロマイグレーシヨンを
抑制するためコンタクト面でのボイドの発生を
防止できる。
Tiは、オーミツク接触を容易にとるための
役割を果たす。
(実施例) 実施例 1 第2図は本発明の第1の実施例であり、コンタ
クトのエレクトロマイグレーシヨンをなくすため
の一つの方法として、従来から金属相互の熱的拡
散を防ぐ拡散バリアとして知られている窒化チタ
ンをエレクトロマイグレーシヨンによるSi原子の
輸送を阻止するための障壁として使用したもので
ある。すなわち、拡散層8を設けたSi基板1との
コンタクトに、チタン(Ti)又は白金シリサイ
ド(PtSi)3を第1層とし、第2層に窒化チタン
(TiN)4を、第3層にアルミニウム(Al)5を
用いたもので、2は絶縁層(SiO2)を示す。
この構造ではアロイスパイクは生じないことか
ら第3層には純Al5を用いた。TiNはそれ自身
安定な物質でありSi上に形成される自然酸化膜を
還元できないためにオーミツクコンタクトメタル
としてコンタクトに直接使用することができなか
つた。第2図中の3はチタン(Ti)であり熱処
理によりチタンシリサイドに変化し、オーミツク
コンタクト層を形成する。オーミツクコンタクト
層は他の材料たとえば白金シリサイド(PtSi)を
使うことも可能である。
しかし、このような構成をとつても、大電流密
度の電流を通電すると、電流が流れ込む+側(図
示の場合は上側)コンタクトの電極において、第
3層のアルミニウム5がエレクトロマイグレーシ
ヨンを起こし、第3図に示すように、アルミニウ
ム5が欠乏したボイド6が形成される。このよう
なボイド形成によつて、抵抗体となる拡散層8が
実効的に延びること、実効的なコンタクト面積が
縮小することによつてコンタクト部分の抵抗が増
大し、経時変動が起きることが観測された。
実施例 2 第4図は本発明の第2の実施例であり、拡散層
8を設けたSi基板にCu入りA17を直接接触させ、
安定化を図るように構成したものであるが、Al
とSi基板の反応に加えて、コンタクトのエレクト
ロマイグレーシヨンによつて第5図に示すよう
に、コンタクト面においてCu入りAl電極7の中
にSi基板からSi原子が輸送されるためにボイド9
が形成され、このボイド9によつて第2の構造と
同様の経時変化が観測された。
実施例 3 第1図は本発明の第3の実施例であつて、1は
Si基板、2は絶縁層、3はTi又はPtSi層、4は
TiN層、7はCu入りAl電極、8は拡散層である。
このように構成すると、大電流密度の電流を通
電してもCu入りAl電極7とSi基板1とのエレク
トロマイグレーシヨンは、TiN層4で阻止され
る。Cu入りAl電極7は電極内でのエレクトロマ
イグレーシヨン耐量に優れているため、第3図に
示すようなボイド形成も防止される。したがつ
て、コンタクト部分の抵抗が経時変動しない安定
な電極を得ることができる。
ここでTi3は熱処理により、Siと反応し、硅
化チタンを形成する。この反応層がオーミツク接
触層又はシヨツトキ接合層として働く。拡散層の
濃度が高い場合はオーミツク接触になり、低い場
合は、シヨツトキ接合となる。
また、Cu入りAl電極7のCuの量は重量%で0.5
〜16%が望ましい。0.5%以下ではエレクトロマ
イグレーシヨンが起こりやすく、電極中にボイド
が発生し、コンタクト部分の抵抗の経時変動をお
こしやすい。また、16%以上ではボンデイング部
分で電極材料とボンデイングワイヤ材料の相互拡
散がおこりにくくなり、ボンデイング部分の密着
性が悪くなる欠点があるからである。
第6図に電極として、従来のSi入りAl電極お
よび改良を目的として作成した3種類の構成すな
わちAl/TiN/Ti電極、Cu入りAl電極、Cu入り
Al電極/TiN/Ti電極をそれぞれ用いた約10Ω
の拡散抵抗について、大電流密度の電流を通電し
た場合の経時変動を比較して示す。この場合、
Cu入りAl電極のCuの含有量は4重量%であり、
各層の厚さはCu入りAl電極層は1.5ミクロン、
TiN層は500〓、Ti電極層は500〓である。試験
条件はコンタクトの電流密度4×104A/cm2、抵
抗体の温度300℃である。
この図から明らかなように、第1の改良構造で
ある第2図の第3層の純Alをエレクトロマイグ
レーシヨン耐量の優れたCu入りAlに代えた構成
すなわち拡散バリアとCu入りAlの両方を兼ね備
えた構成が最も安定な構成であることがわかる。
(発明の効果) 以上説明したように、本発明によればコンタク
ト部分の抵抗が安定な電極であるため、大電流を
通電するハイパワートランジスタ、ハイパワー
ICの電極として利用できるほか、高密度化、微
細化による大電流密度になるLSIの安定な電極と
して利用できる。特に、従来高精度のために個別
部品の抵抗で代用されていたアナログLSIの大電
流通電下で高精度が要求される高精度拡散抵抗の
安定な電極として用いることができる利点があ
る。
【図面の簡単な説明】
第1図は本発明の電極構成図、第2図は第1の
実施例の説明図、第3図は第1の実施例のボイド
説明図、第4図は第2の実施例の説明図、第5図
は第2の実施例のボイド説明図、第6図は電通試
験における経時変動説明図、第7図は従来技術の
説明図である。 1……Si基板、2……絶縁層、3……Ti又は
PtSi層、4……TiN層、5……Al電極、6,9,
11……ボイド、7……Cu入りAl電極、8……
拡散層、10……Si入りAl電極、12……Si粒、
13……コンタクトホール。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコン基板に形成された拡散層と、前記拡
    散層上に設けられたコンタクト開口部と、少なく
    とも前記コンタクト開口部を覆うように形成され
    たTi又はPtSi層と、前記Ti又はPtSi層上に形成
    されたTiN層と、前記TiN層上にCu入りAl層と
    を備えることを特徴とする半導体装置の電極。
JP56199489A 1981-12-12 1981-12-12 半導体装置の電極 Granted JPS58101454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56199489A JPS58101454A (ja) 1981-12-12 1981-12-12 半導体装置の電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56199489A JPS58101454A (ja) 1981-12-12 1981-12-12 半導体装置の電極

Publications (2)

Publication Number Publication Date
JPS58101454A JPS58101454A (ja) 1983-06-16
JPH033395B2 true JPH033395B2 (ja) 1991-01-18

Family

ID=16408655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56199489A Granted JPS58101454A (ja) 1981-12-12 1981-12-12 半導体装置の電極

Country Status (1)

Country Link
JP (1) JPS58101454A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074675A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置
JPS6190445A (ja) * 1984-10-09 1986-05-08 Nec Corp 半導体装置
CA1265258A (en) * 1985-03-15 1990-01-30 Michael Thomas High temperature interconnect system for an integrated circuit
JPH061774B2 (ja) * 1985-03-29 1994-01-05 株式会社東芝 半導体装置
JPS6255929A (ja) * 1985-09-05 1987-03-11 Toshiba Corp 半導体装置の製造方法
EP0613180A3 (en) * 1985-05-13 1994-10-19 Toshiba Kk Semiconductor device comprising interconnection electrodes.
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH0754848B2 (ja) * 1986-03-20 1995-06-07 三菱電機株式会社 半導体装置
DE69102851T2 (de) * 1990-10-09 1995-02-16 Nec Corp Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
JP5056082B2 (ja) 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507430A (ja) * 1973-05-18 1975-01-25
JPS5024596A (ja) * 1973-02-20 1975-03-15
JPS5271174A (en) * 1975-12-10 1977-06-14 Fujitsu Ltd Production of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5024596A (ja) * 1973-02-20 1975-03-15
JPS507430A (ja) * 1973-05-18 1975-01-25
JPS5271174A (en) * 1975-12-10 1977-06-14 Fujitsu Ltd Production of semiconductor device

Also Published As

Publication number Publication date
JPS58101454A (ja) 1983-06-16

Similar Documents

Publication Publication Date Title
EP0127281B1 (en) An electrode for a semiconductor device
JPH033395B2 (ja)
US4887146A (en) Semiconductor device
US4987562A (en) Semiconductor layer structure having an aluminum-silicon alloy layer
JPH0652788B2 (ja) 集積半導体回路
JPS61142739A (ja) 半導体装置の製造方法
JPH05343404A (ja) 半導体装置
US4316209A (en) Metal/silicon contact and methods of fabrication thereof
JPS62113421A (ja) 半導体装置の製造方法
JPH06140398A (ja) 集積回路装置
JP2893686B2 (ja) 半導体装置の製造方法
JPS6014475A (ja) 半導体装置
JPH0376031B2 (ja)
JPH0587144B2 (ja)
JP2992524B2 (ja) 半導体素子の配線形成方法
US4721991A (en) Refractory silicide conductor containing iron
JPS5923474B2 (ja) 半導体装置
JPH06120479A (ja) 半導体装置及びその製造方法
JPS60219765A (ja) シヨツトキ−障壁電極
JPS6289355A (ja) 半導体装置
JP2945010B2 (ja) 半導体装置
JPS5848459A (ja) 半導体装置
JPS59227119A (ja) シリコン半導体装置
JPH04364759A (ja) 半導体装置及びその製造方法
JPS60251663A (ja) 半導体装置