JPH033315B2

JPH033315B2 -

Info

Publication number: JPH033315B2
Application number: JP59038832A
Authority: JP
Inventors: Hideki Arakawa
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-03-02
Filing date: 1984-03-02
Publication date: 1991-01-18
Also published as: JPS60185299A

Description

【発明の詳細な説明】発明の技術分野本発明は不揮発性ランダムアクセスメモリ装置
に関し、特に揮発性メモリセルにフローテイング
ゲート回路素子を用いた不揮発性メモリセル部を
組合わせて構成された不揮発性ランダムアクセス
メモリ装置に関する。

技術の背景最近、スタテイツク形ランダムアクセスメモリ
装置において、揮発性メモリセルにフローテイン
グゲート回路素子を組合わせることにより不揮発
性メモリセルを作成し、このような不揮発性メモ
リセルを用いて不揮発性メモリ装置を構成するこ
とが行われている。このようなスタテイツクラン
ダムアクセスメモリ装置においては、各メモリセ
ルの回路構成が複雑になり各メモリセルの大きさ
が大きくなる傾向にある。このような傾向はメモ
リ装置の信頼性および集積度の低下を招くので、
回路構成の工夫によつて、その改善が望まれる。

従来技術と問題点第１図には従来形の不揮発性スタテイツクラン
ダムアクセスメモリ装置に用いられているメモリ
セルが示される。このメモリセルは揮発性のスタ
テイツクメモリセル部１および不揮発性メモリセ
ル部２を具備する。

揮発性スタテイツクメモリセル部１は通常の揮
発性スタテイツクランダムアクセスメモリ装置に
用いらえているものと同様なフリツプフロツプ形
の構成である。スタテイツクメモリセル部１はノ
ードN₁およびN₂に接続されたトランスフアゲー
ト用トランジスタを介して、データの書き込みお
よび読み出しが行われる。

不揮発性メモリセル部２は、MIS（金属−絶縁
物−金属）トランジスタT₅，T₆およびT₇、キヤ
パシタモジユールCM₁、キヤパシタC₁，C₂およ
びC₃、およびフローテイングゲート回路素子と
してのトンネルキヤパシタTC₁を具備する。キヤ
パシタモジユールCM₁は電極D₁と他の電極D₂お
よびD₃の間に静電容量を有する。キヤパシタモ
ジユールCM₁の電極間容量およびキヤパシタC₃
の容量はトンネルキヤパシタTC₁の静電容量に比
べて充分大きく選択されている。ここに、電極間
に電圧を印加するとトンネル効果を生ずるキヤパ
シタとトンネルキヤパシタと言う。

第１図の回路において、揮発性スタテイツクメ
モリセル部１のデータを不揮発性メモリセル部２
へ転送する場合の動作を説明する。例えば、ノー
ドN₁が低レベル、ノードN₂が高レベルであると
する。この状態で、電源V_HHを0Vから20ないし
30Vに引き上げる。この時、ノードN₁が低レベ
ルであるからトランジスタT₇はカツトオフ状態
のなつており、ノードN₂が高レベルであるから
トランジスタT₅はオン状態となつている。従つ
て、ノードN₄の電位な低レベル（ほぼV_SSに等し
い）になつており、電源V_HHはキヤパシタモジユ
ールCM₁の電極D₁とD₂の間の容量、電極D₁とD₃
の間の容量およびトンネルキヤパシタTC₁の容量
の直列回路に印加される。前述のようにキヤパシ
タモジユールCM₁の静電容量はトンネルキヤパ
シタTC₁の静電容量より充分大きいから、電源
V_HHの大部分の電圧はトンネルキヤパシタTC₁に
印加される。従つて、トンネル効果によりノード
FG₁へ電子が注入され、トランジスタT₆のフロ
ーテイングゲート回路に負の電荷が充電され、ト
ランジスタT₆がオフ状態となり、揮発性スタテ
イツクメモリセル部１から不揮発性メモリセル部
２へのデータの退避が完了する。

これに対して、揮発性スタテイツクメモリセル
部１のノードN₁が高レベル、ノードN₂が低レベ
ルの場合は、トランジスタT₇がオン、トランジ
スタT₅がオフ状態になる。従つて、キヤパシタ
C₃、トンネルキヤパシタTC₁およびキヤパシタモ
ジユールCM₁の電極D₃とD₁の間の容量の直列回
路に電源V_HHが印加され、各キヤパシタの容量関
係から電源V_HHの電圧の大部分はトンネルキヤパ
シタTC₃に印加される。この場合は、ノードN₄
が側がノードFG₁側より高電圧であるから、トン
ネル効果によりトランジスタT₆のフローテイン
グゲート回路の電子がノードN₇側に抜き取られ
る。従つて、フローテイングゲート回路すなわち
ノードFG₁が正電荷で充電されトランジスタT₆
がオン状態となり、揮発性スタテイツクメモリセ
ル部１から不揮発性メモリセル部２への退避が完
了する。

次に、不揮発性メモリセル部２のデータを揮発
性スタテイツクメモリセル部１に転送する場合の
動作を説明する。まず、電源V_CCおよびV_HHが共
に0Vの状態から電源V_CCのみを5Vに上昇させる。
もしノードFG₁に負電荷が充電されておればトラ
ンジスタT₆がノードN₂とキヤパシタC₂の間を遮
断する。一方ノードN₁はキヤパシタC₁が接続さ
れているため、電源V_CCの引き上げによつて負荷
容量の大きいノードN₁側が低レベル、ノードN₂
側が高レベルにフリツプフロツプ回路がセツトさ
れる。

逆に、もしトランジスタT₆のフローテイング
ゲートから電子が抜き取られており、正電荷で充
電されておれば、トランジスタT₆がオン状態と
され、ノードN₂とキヤパシタC₂とが接続されて
いる。キヤパシタC₂の容量はキヤパシタC₁の容
量より大きく選もであるから、電源V_CCの引き上
げによつてノードN₂が低レベル、ノードN₁が高
レベルになるよう揮発性スタテイツクメモリセル
部１のフリツプフロツプ回路がセツトされる。上
述の不揮発性スタテイツクランダムアクセスメモ
リ装置については、特願昭58−191039号の明細書
に記載されている。

しかしながら前述の第１図の不揮発性メモリセ
ル部は大きい静電容量を必要とするキヤパシタを
３個必要とし、このため基板上にこのメモリセル
部を形成する際大きな面積を必要とし、セルサイ
ズが大きくなるという問題点があつた。

発明の目的本発明の目的は、前述の従来形の装置における
問題点にかんがみ、高電圧電源として電圧供給タ
イミングの異なる２つの電源を用いるという着想
に基づき、不揮発性メモリセル部に用いるキヤパ
シタの数を１個とし、それによりメモリセルの大
きさを小さくすることにある。

発明の構成本発明においては、揮発性メモリセル部と、該
揮発性メモリセル部の記憶情報を待避させるため
の不揮発性メモリセル部とが対になつて１つのメ
モリセルが構成され、前記不揮発性メモリセル部
は、前記揮発性メモリセル部の記憶情報に応じて
オン、オフする第１のトランジスタと、電極間で
トンネル効果を生ずる第１のキヤパシタと、該第
１のキヤパシタの一方の電極にゲートが接続され
かつ該ゲートがフローテイング状態である第２の
トランジスタと、該第２のトランジスタのゲート
に接続された第２のキヤパシタと、該第１のキヤ
パシタの他方の電極に接続されたダイオード素子
と、該ダイオード素子と該第１のトランジスタと
の間に接続された第３のトランジスタとを具備
し、前記ダイオード素子を介して前記第１のキヤ
パシタに第１の書込み電圧を印加し、しかる後前
記第３のトランジスタを導通せしめて前記第２の
キヤパシタへ第２の書込み電圧を印加すること
で、前記揮発性メモリセル部の記憶情報を前記不
揮発性メモリセル部へ書込み、前記第２のトラン
ジスタからの信号を前記揮発性メモリセル部へ与
えることによつて前記不揮発性メモリセル部の記
憶情報をリコールする様にしたことを特徴とする
不揮発性ランダムアクセスメモリ装置が提供され
る。

発明の実施例本発明の第１の実施例としての不揮発性ランダ
ムアクセスメモリ装置に用いられるメモリセルの
回路図が第２図ａに示される。このメモリセルは
揮発性スタテイツクメモリセル部１および不揮発
性メモリセル部３を具備する。

揮発性スタテイツクメモリセル部１は従来形の
スタテイツクメモリセルと同様であるので説明を
省略する。

不揮発性メモリセル部３は、第１のトランジス
タとしてのMISトランジスタT₁₄、第２のトラン
ジスタとしてのMISトランジスタT₁₁、第３のト
ランジスタとしてのMISトランジスタT₁₃、ダイ
オード素子として用あられるMISトランジスタ
T₁₂、第１のキヤパシタとしてのトンネルキヤパ
シタTC₁₁、第２のキヤパシタとしてのキヤパシ
タC₁₃、キヤパシタC₁₁、およびキヤパシタC₁₂を
具備する。

揮発性スタテイツクメモリセル部１のフリツプ
フロツプの交差接続された１つの接続点、すなわ
ち第１のノードN₁はトランジスタT₁₁およびキヤ
パシタC₁₁を介して電源V_SS（通常接地）へ接続さ
れる。該フリツプフロツプの交差接続された他方
の接続点すなわち第２のノードN₂はキヤパシタ
C₁₂を介して電源V_SSへ接続される。トンネルキヤ
パシタTC₁₁の一方の電極からはキヤパシタC₁₃の
他の電極およびトランジスタT₁₁のゲートへ接続
される。第１の高電圧電源V_H1からは、トランジ
スタT₁₂のゲートおよびドレインへ電圧が供給さ
れ、トランジスタT₁₂のソースからはトンネルキ
ヤパシタTC₁₁の他方の電極へ接続される。トン
ネルキヤパシタTC₁₁の他方の電極はさらにトラ
ンジスタT₁₃のドレインへ接続される。トランジ
スタT₁₃のソースはトランジスタT₁₄を介して電
源V_SSへ接続される。トランジスタT₁₄のゲート
はノードN₁に接続され、トランジスタT₁₃のゲー
トにはプログラム信号PGMが供給される。第２
の高電圧電源V_H2からの電圧はキヤパシタC₁₃の
一方の電極に印加される。トランジスタT₁₁のゲ
ートに通ずるノードをノードFG₁₁とする。キヤ
パシタC₁₃の静電容量はフローテイングゲート回
路素子としてのトンネルキヤパシタTC₁₁の静電
容量よりも充分大きく選択される。キヤパシタ
C₁₁はキヤパシタC₁₂よりも静電容量が大きくなる
よう決められている。

上述のメモリセルの動作を説明する。まず揮発
性スタテイツクメモリセル部１のデータを不揮発
性メモリセル部３に転送する場合は次のように行
われる。信号PGMを低レベル（ほぼ0V）、電源
V_H2を低レベルとし、電源V_H1を０から約20Vへ上
昇する。これにより約20Vの電圧はトランジスタ
T₁₂を通つてトンネルキヤパシタTC₁₁とキヤパシ
タC₁₃の直列回路に印加される。トンネルキヤパ
シタTC₁₂とキヤパシタC₁₃の静電容量の大きさの
関係から電圧の大部分はトンネルキヤパシタ
TC₁₁に印加される。トンネルキヤパシタTC₁₁
は、その両電極間に20V程度の電圧が印加される
と、約150オングストロームの絶縁層に10MV／
cm以上の電界が加わることになりトンネル効果を
生ずる。トンネル効果によりトランジスタT₁₁の
フローテイングゲート回路、すなわちノード
FG₁₁から電子が抜き取られ、ノードFG₁₁は正電
荷で充電される。

次に、電源V_H1を低レベルとし、信号PGMを
高レベル（約5V）とすると、トランジスタT₁₄の
ゲートすなわちノードN₁が高レベルであれば前
述のトランジスタT₁₂のソースおよびトランジス
タT₁₃のドレインのノードに充電された約20Vの
電荷はT₁₄を通つて抜け、トンネルキヤパシタ
TC₁₁の電極のバルク側は低レベル（0V）とな
る。ノードN₁が低レベルであればトランジスタ
T₁₄はオフ状態であるからトンネルキヤパシタ
TC₁₁のバルク側の電極の電圧はほぼ20Vを保持
する。この時同時に電源V_H2を０から約20Vに上
昇させると、ノードN₁が高レベルであればトン
ネルキヤパシタTC₁₁には前述の場合と逆極性の
電圧が印加され、ノードFG₁₁は負電荷で充電さ
れる。ノードN₁が低レベルであれば、トンネル
キヤパシタTC₁₁のバルク側の電圧を約20Vであ
るほで、ノードFG₁₁の状態に変化はなく、正電
荷が充電された状態である。すなわち、ノード
N₁が高レベルであればノードFG₁₁に負電荷が充
電され、ノードN₁が低レベルであればノード
FG₁₁に正電荷が充電される。上記充電された電
荷は電源が遮断されても長期間保持される。

不揮発性メモリセル部３からデータが揮発性ス
タテイツクメモリセル部１へ転送される場合は次
のように行われる。電源V_CCが０から5Vへ上昇さ
れると、ノードFG₁₁の状態によつて次のように
フリツプフロツプがセツトされる。すなわち、ノ
ードFG₁₁が正電荷で充電されていれば、トラン
ジスタT₁₁がオン状態となり、キヤパシタC₁₁が
ノードN₁に接続され、ノードFG₁₁が負電荷で充
電されていると、トランジスタT₁₁がオフ状態と
なり、キヤパシタC₁₁がノードN¹から切離され
る。キヤパシタC₁₁の静電容量はキヤパシタC₁₂の
静電容量よりも大きいから、キヤパシタC₁₁がノ
ードN₁に接続されている時はノードN₁の負荷容
量が大きく、フリツプフロツプはノードN₁が低
レベルにセツトされ、キヤパシタC₁₁がノードN₁
に接続されていない時は、ノードN₂の負荷容量
が大きく、フリツプフロツプはノードN₁が高レ
ベルにセツトされる。結局ノードFG₁₁が正電荷
で充電されている時は、ノードN₁が低レベルに
セツトされ、負電荷で充電されている時はノード
N₁が高レベルにセツトされる。

第２図ｂには第１の実施例の変形が示される。
この回路はキヤパシタC₁₁の代りにトランジスタ
T₁₅をトランジスタT₁₁とノードN₁との間に設け、
トランジスタT₁₅のゲートにアレイリコール信号
ARを加えるようにしたものである。トランジス
タT₁₅は不揮発性メモリセル部のデータを揮発性
メモリセル部へ転送する場合に短時間だけオンに
される。すなはち、アレイリコール用信号は電源
V_CCの投入時に短時間だけ印加される。これによ
り、不揮発性メモリセル部のデータを揮発性メモ
リセル部に転送する場合、もしトランジスタT₁₁
のゲート回路に正電荷が充電されており該トラン
ジスタT₁₁がオンとなつている場合にはトランジ
スタT₁₅が短時間だけオンすることによつてノー
ドN₁の電圧を引き下げる働きとする。このよう
な動作により、リコール用キヤパシタC₁₁を省略
することができる。これにより半導体基板上にお
けるメモリセルの専有面積を少なくすることが可
能になる。またトランジスタT₁₅がカツトオフし
ている時はトランジスタT₁₁のドレイン電圧が低
レベルとなるためドレインからゲートにホツトエ
レクトロンが飛び込むことがなくなりフローテイ
ングゲート回路の電荷量の変動が防止され長時間
にわたり安定にデータ保持を行うことが可能とな
る。

本発明の第２の実施例としての不揮発性ランダ
ムアクセスメモリ装置に用いられるメモリセルの
回路図が第３図に示される。このメモリセルは揮
発性ダイナミツクメモリセル部４および不揮発性
メモリセル部５を具備する。

揮発性ダイナミツクメモリセル部４はワード線
からゲートに接続されたトランスフアゲートとし
てのMISトランジスタT₂₁、およびダイナミツク
メモリのキヤパシタ部および第１のトランジスタ
として機能するMISトランジスタT₂₂を具備す
る。ビツト線BLからはトランジスタT₂₁を介し
てトランジスタT₂₂のゲートへ接続される。

不揮発性メモリセル部５は第２のトランジスタ
そしてのMISトランジスタT₂₃、アレイリコール
用MISトランジスタT₂₄、ダイオード素子として
用いられるMISトランジスタT₂₅、第３のトラン
ジスタそしてのMISトランジスタT₂₆、キヤパシ
タC₂₁、およびフローテイングゲート素子として
のトンネルキヤパシタTC₂₁を具備する。キヤパ
シタC₂₁の静電容量はトンネルキヤパシタTC₂₁の
静電容量よりも充分大きい値に選択されている。

電源V_CC（通常5V）はトランジスタT₂₃およびト
ランジスタT₂₄を介してトランジスタT₂₁とT₂₂の
接続点であるノードN₂₁に接続される。トランジ
スタT₂₄のゲートにはアレイリコール信号ARが
供給される。第１の高電圧電源V_H1からの電圧
は、トランジスタT₂₅のゲートおよびドレインへ
供給される。トランジスタT₂₅のソースはキヤパ
シタC₂₁の一方の電極へ接続される。キヤパシタ
C₂₁の一方の電極はさらにトランジスタT₂₆およ
びT₂₂を介して電源V_SS（通常0V）へ接続される。
トランジスタT₂₅のゲートにはプログラム信号
PGMが供給される。トンネルキヤパシタTC₂₁の
一方の電極はキヤパシタC₂₁の他方の電極および
トランジスタT₂₃のゲートへ接続され、第２の高
電圧電源V_H2からの電圧はトンネルキヤパシタ
TC₂₁の他方の電極に供給される。

第３図のメモリセルの動作を説明する。揮発性
ダイナミツクメモリセル部４は、ワード線および
ビツト線からの信号のよりノードN₂₁を充電して
高レベルとするか、または充電しないで低レベル
の状態を保持するかによつて１ビツトのデータを
蓄積する。まず上述の蓄積されたデータを不揮発
性メモリセル部５へ転送する場合について説明す
る。

信号PGMおよび電源V_H2の電圧を低レベル
（ほぼ0V）にしておき、電源V_H1の電圧を０から
約20Vに上昇させる。これにより、トランジスタ
T₂₅はオン状態となり、トランジスタT₂₆はオフ
状態となる。従つて約20Vの電圧はキヤパシタ
C₂₁とトンネルキヤパシタTC₂₁の直列回路に印加
される。２つのキヤパシタの静電容量の大小の関
係から約50Vの電圧は大部分トンネルキヤパシタ
TC₂₁の両極間に印加される。この結果、トンネ
ル効果により電子が、トランジスタT₂₃のゲート
に通じるノードFG₁へ注入され、ノードFG₂₁は
負電荷で充電される。次に、電源V_H1を0Vに降下
すると、トランジスタT₂₅はオフ状態となりトラ
ンジスタT₂₅のソースおよびトランジスタT₂₆の
ドレインのノードは約20Vの電荷で充電された状
態を続ける。次いで、信号PGMを高レベルにす
ると、ノードN₂₁が高レベルであれば前記電荷は
抜け、キヤパシタC₂₁の一方の電極は低レベルと
なる。ノードN₂₁が低レベルであればトランジス
タT₂₂がオフ状態であるから電荷の充電状態はそ
のまま保持される。この時、同時に電源V_H2の電
圧を０から約20Vへ上昇させると、ノードN₂₁が
高レベルであればキヤパシタC₂₁の一方の電極
（バルク側）の電圧は0Vであるから、電源V_H2の
電圧はTC₂₁とC₂₁の直列回路に印加され、C₂₁の
容量がTC₂₁の容量より充分大きいので、ほとん
どの電圧はTC₂₁に印加されるから、先ほどとは
逆のトンネルが起こり、ノードFG₂₁の電子が抜
き取られ、ノードFG₂₁は正電荷で充電される。
ノードN₂₁が低レベルであればC₂₁の一方の電極
も約20VのままであるからノードFG₂₁は負電荷
の充電状態を続ける。結局ノードN₂₁が高レベル
であればノードFG₂₁が正電荷で充電され、ノー
ドN₂₁が低レベルであればノードFG₂₁が負電荷で
充電される。この充電された電荷は電源が遮断さ
れても長期間保持される。

不揮発性メモリセル部５に蓄積されたデータを
揮発性ダイナミツクメモリセル部４へ転送する場
合は次のように行なわれる。ノードFG₂₁が正電
荷で充電されていれば、トランジスタT₂₃はオン
状態となり、アレイリコール信号ARが高レベル
になるとトランジスタT₂₄もオン状態となり、電
源V_CCがノードN₂₁に供給されダイナミツクメモ
リセルのキヤパシタを充電し、ノードN₂₁を高レ
ベルにする。ノードFG₂₁が負電荷で充電されて
いれば、トランジスタT₂₃はオフ状態となり、信
号ARが高レベルになつても電源V_CCがノードN₂₁
の供給されず、ダイナミツクメモリセルのキヤパ
シタが充電されず、ノードN₂₁は低レベルを続け
る。

なお第２の実施例においては、トランジスタ
T₂₂を第１のトランジスタおよびダイナミツクメ
モリセルのキヤパシタ部（ゲートの静電容量を利
用）として共用したが、トランジスタT₂₂は第１
のトランジスタ専用とし別に第３図破線で示すよ
うにキヤパシタを加えてもよい。

第２の実施例のメモリセルは第１の実施例に比
較して、揮発性メモリセル部の構成要素が少なく
てすみ、さらに回路の簡単化、セルの面積の縮少
を図ることができる。

発明の効果本発明によれば、揮発性メモリセル部と不揮発
性メモリセル部を組合わせることによつて構成さ
れる不揮発性ランダムアクセスメモリ装置におい
て、不揮発性メモリセル部に用いるキヤパシタの
数を１個とすることができ、それによりメモリセ
ルの大きさを小さくすることができる。

【図面の簡単な説明】

第１図は従来形の不揮発性スタテイツクランダ
ムアクセスメモリ装置に用いられるメモリセルの
回路図、第２図ａは本発明の第１の実施例として
の不揮発性ランダムアクセスメモリ装置に用いら
れるメモリセルの回路図、第２図ｂは第２図ａの
回路における変形例を示す部分的な回路図、およ
び第３図は本発明の第２の実施例としての不揮発
性ランダムアクセスメモリ装置に用いられるメモ
リセルの回路図である。１……揮発性スタテイツクメモリセル部、２，
３……不揮発性メモリセル部、４……揮発性ダイ
ナミツクメモリセル部、５……不揮発性メモリセ
ル部、BL……ビツト線、C₁，C₂，C₃，C₁₁，C₁₂，
C₁₃，C₂₁……キヤパシタ、CM₁……キヤパシタモ
ジユール、D₁，D₂，D₃……電極、T₁，T₂，T₃，
T₄，T₅，T₆，T₇，T₁₁，T₁₂，T₁₃，T₁₄，T₁₅，
T₂₁，T₂₂，T₂₃，T₂₄，T₂₅，T₂₆……MISトラン
ジスタ、TC₁，TC₁₁，TC₂₁……トンネルキヤパ
シタ、WL……ワード線。

Claims

【特許請求の範囲】１揮発性メモリセル部と、該揮発性メモリセル
部の記憶情報を待避させるための不揮発性メモリ
セル部とが対になつて１つのメモリセルが構成さ
れ、前記不揮発性メモリセル部は、前記揮発性メ
モリセル部の記憶情報に応じてオン、オフする第
１のトランジスタと、電極間でトンネル効果を生
ずる第１のキヤパシタと、該第１のキヤパシタの
一方の電極にゲートが接続されかつ該ゲートがフ
ローテイング状態である第２のトランジスタと、
該第２のトランジスタのゲートに接続された第２
のキヤパシタと、該第１のキヤパシタの他方の電
極に接続されたダイオード素子と、該ダイオード
素子と該第１のトランジスタとの間に接続された
第３のトランジスタとを具備し、前記ダイオード
素子を介して前記第１のキヤパシタに第１の書込
み電圧を印加し、しかる後前記第３のトランジス
タを導通せしめて前記第２のキヤパシタへ第２の
書込み電圧を印加することで前記揮発性メモリセ
ル部の記憶情報を前記不揮発性メモリセル部へ書
込み、前記第２のトランジスタからの信号を前記
揮発性メモリセル部へ与えることによつて前記不
揮発性メモリセル部の記憶情報をリコールする様
にしたことを特徴とする不揮発性ランダムアクセ
スメモリ装置。２前記揮発性メモリセル部は、交差接続された
一対のトランジスタを有するフリツプフロツプを
具備し、該フリツプフロツプの一方の端子が前記
第１のトランジスタのゲートに接続され、前記一
方の端子が前記第２のトランジスタのオン、オフ
に応じた信号を受ける様に構成されていることを
特徴とする特許請求の範囲第１項記載の不揮発性
ランダムアクセスメモリ装置。３前記揮発性メモリセル部は、記憶すべき情報
に応じた電荷量を蓄積するキヤパシタ部と、該キ
ヤパシタ部とビツト線との間に接続されたトラン
スフアゲートトランジスタとを具備し、前記第１
のトランジスタのゲートが該キヤパシタ部に接続
され、前記第２のトランジスタのオン、オフに応
じた信号がリコール用トランジスタを介して該キ
ヤパシタ部へ与えられる様に構成されていること
を特徴とする特許請求の範囲第１項記載の不揮発
性ランダムアクセスメモリ装置。４前記キヤパシタ部は前記第１のトランジスタ
のゲート容量で構成されることを特徴とする特許
請求の範囲第３項記載の不揮発性ランダムアクセ
スメモリ装置。