JPS60185299A - 不揮発性ランダムアクセスメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は不揮発性ランダムアクセスメモリ装置に関し、
特に揮発性メモリセルにフローティングゲート回路素子
を用いた不揮発性メモリセル部を組合わせて構成された
不揮発性ランダムアクセスメモリ装置に関する。

技術の背景 最近、スタティック形ランダムアクセスメモリ装置にお
いて、揮発性メモリセルに７０一テインググート回路素
子を組合わせることにより不揮発性メモリセルを作成し
、このような不揮発性メモリセルを用いて不揮発性メモ
リ装置を構成することが行われて込る。このようなスタ
ティックランダムアクセスメモリ装置においては、各メ
モリセルの回路構成が複雑になシ各メモリセルの大きさ
が大きくなる傾向にある。このような傾向はメモリ装置
の信頼性および集積度の低下を招くので、回路構成の工
夫によって、その改善が望まれる。

従来技術と問題点 第１図には従来形の不揮発性スタティックランダムアク
セスメモリ装置に用いられているメモリセルが示される
。このメモリセルは揮発性のスタティックメモリセル部
１および不揮発性メモリセル部２を具備する。

揮発性スタティックメモリセル部１は通常の揮発性スタ
ティックランダムアクセスメモリ装置に用いられている
ものと同様なフリップフロップ形の構成である。′スタ
ティックメモリセル部１はノードＮｌおよびＮ２に接続
されたトランス７アダート用トランジスタを介して、デ
ータの書き込みおよび読み出しが行われる。

不揮発性メモリセル部２ば、ＭＩＳ（金属−絶縁物一金
鵜）トランジスタＴ５　、Ｔ６およびＴ７、キャパシタ
モジュールＣへ／１１１キャ／’ＰシタＣ１１”２およ
びＣ３、およびフローディングゲート回路素子としての
トンネルギヤ・ぐシタＴＣ１を具備する。

ギヤ・ぐシタモジュールＣＭ！は電極Ｄｌと他の電極Ｄ
２およびＤ３′の間に静電容量を有する。ギヤ・やシタ
モジュールＣＭ、の電極間容量およびキャパシタＣ３の
容量はトンネルキャパシタＴＣ１の静電容量もメ モリセル部１のデータを不揮発性メモリセル部２へ転送
する場合の動作を説明する。例えば、ノードＮ、が低レ
ベル、ノードＮ２が高レベルであるとする。この状態で
、電源ｖＨＨをＯＶから２０ないし３０Ｖに引き上げる
。この時、ノードＮ、が低レベルであるからトランジス
タＴ７はカットオフ状態になっており、ノードＮ２が高
レベルであるからトランジスタＴ５はオン状態となって
いるＯ従って、ノードＮ４の電位は低レベル（はぼＶＳ
Ｓに等しい）になりておシ、電源Ｖｌ（＋（はギヤ・ぐ
シタモジュールＣＭ１の電極り、とＤ２０間の容量、電
極Ｄ１とＤ３の間の容量およびトンネルギヤ・ぐシタＴ
Ｃ１の容量の直列回路に印加される。前述のようにギヤ
・ぐシタモジュールＣＭｌの静電容量はトンネルギヤ・
ぐシタＴＣ１の静電容量よシ充分太きいから、電源ＶＨ
Ｈの大部分の電圧はトンネルキャパシタＴＣ１に印加さ
れる。従って、トンネル効果により／−ドＦＧ、へ電子
が注入され、トランジスタＴ６のフローティングｒ−）
回路に負の電荷が充Ｖ電され、トランジスタＴ・がオフ
状態となシ、揮発性スタティックメモリセル部１から不
揮発性メモリセル部２へのデータの退避が完了する。

これに対して、揮発性スタティックメモリセル部１のノ
ードＮ１が高レベル、ノードＮ２が低レベルの場合は、
トランジスタＴ７がオン、トランジスタＴ５がオフ状態
になる。従って、ギヤ・ぞシタＣ３、トンネルギヤ・母
シタＴＣ１およびギヤ・ぐシタモジュールＣＭｌの電極
Ｄ３とＤｌの間の容量の直列回路に電源ＶＨＨが印加さ
れ、各ギヤ・々シタの容量間’ＤＩ；から電源ＶＢＨの
電圧の大部分はトンネル効果・ぐシタＴＣ３に印加され
る。この場合は、ノードＮ４側がノードＮ１側よυ高電
圧であるから、トンネル効果によυトランジスタＴ６の
フローティングダート回路の電子がノードＮ４側に抜き
取られる。従って、フローティングゲート回路すなわち
ノードＦＧ、が正電荷で充電されトランジスタＴ６がオ
ン状態になシ、揮発性スタティックメモリセル部１から
不揮発性メモリセル部２への退避が完了する。

次に、不揮発性メモリセル部２のデータを揮発性スタテ
ィックメモリセル部１に転送する場合の動作を説明する
。まず、電源ＶＣＣおよびＶＩＩＨが共にＱＶの状態か
ら電源ＶＣＣのみを５Ｖに上昇させる。もしノードＦＧ
、に負電荷が充電されておればトランジスタＴ６がノー
ドＮ２　とギヤノ母シタＣ２の間を遮断する。一方ノー
ドＮｌはギヤノ４シタＣ１が接続されているため、電源
ＶＣＣの引き上げによって負荷容量の太きいノードＮ１
側が低レベル、ノードＮ２側が高レベルにフリップフロ
ップ回路がセットされる。

逆に、もしトランジスタＴ６のフローティングゲートか
ら電子が抜き取られておシ、正電荷で充電されヤおれば
、トランジスタＴ６がオン状態とされ、ノードＮ２　と
ギヤ・ぐシタＣ２とが接続されている。ギヤ・ぐシタＣ
２の容量はギヤ・千シタＣ１の容量よシ犬きく選んであ
るから、電源ＶＣＣの引き上げによってノードＮ２が低
レベル、ノードＮ１が高レベルになるよう揮発性スタテ
ィックメモリセル部１のフリップフロップ回路がセット
される。上述の不揮発性スタティックランダムアクセス
メモリ装置については、特願昭５８−１９１０３９号の
明細書に記載されている。

しかしながら前述の第１図の不揮発性メモリセル部は大
きい静電容量を必要とするギヤ・ぐシタを３個必要とし
、このため基板上にこのメモリセル部を形成する際大き
な面積を必要とし、セルサイズが大きくなるという問題
点があった。

発明の目的 本発明の目的は、前述の従来形の装置における問題点に
かんがみ、高電圧電源として電圧供給タイミングの異な
る２つの電源を用いるという着想に基づき、不揮発性メ
モリセル部に用いるギヤ・ヤシタの数を１個とし、それ
によυメモリセルの大きさを小さくすることにある。

発明の構成 本発明においては、揮発性メモリセル部と、該揮発性メ
モリセル部の記憶情報を待避させるための不揮発性メモ
リセル部とが対になって１つのメモリセルが構成され、
前記不揮発性メモリセル部は、前記揮発性メモリセル部
の記憶情報に応じて“オン、オフする第１のトランジス
タと、電極間でトンネル効果を生ずる第１のギヤノ＋シ
タと、該第１のギヤノぞシタの一方の電極にダートが接
続されかつ該デートがフローティング状態である第２の
トランジスタと、該第２のトランジスタのダートに接続
された第２のギヤノＪ？シタと、該第１のキャパシタの
他方の電極に接続されたダイオード素子と、該ダイオー
ド素子と該第１のトランジスタとの間に接続された第３
のトランジスタとを具備し、前記ダイオード素子を介し
て前記第１のキャパシタに第１の書込み電圧を印加し、
しかる後前記第３のトランジスタを導通せしめて前記第
２のギヤ・やシタへ第２の書込み電圧を印加することで
、前記揮発性メモリセル部の記憶情報を前記不揮発性メ
モリセル部へ書込み、前記第２のトランジスタからの信
号を前記揮発性メモリセル部へ与えることによって前記
不揮発性メモリセル部の記憶情報をリコールする様にし
たことを特徴とする不揮発性ランダムアクセスメモリ装
置が提供される。

発明の実施例 本発明の第１の実施例としての不揮発性ランダムアクセ
スメモリ装置に用いられるメモリセルの回路図が第２図
（−）に示される。このメモリセルは揮発性スタティッ
クメモリセル部１および不揮発性メモリセル部３を具備
する。

揮発性スタティックメモリセル部ｌは従来形のスタティ
ックメモリセルと同様であるので説明を省略する。

不揮発性メモリセル部３は、第１のトランジスタとして
のＭＩＳ）ランジスタＴ１４、第２のトランジスタとし
てのＭＩＳ）ランジメタＴ１１％第３のトランジスタと
してのＭＩＳ）ランジスタＴ１３、ダイオード素子とし
て用いられるＭＩＳ）ランジスタＴ１２、第１のギヤ・
でシタとしてのトンネルギヤ・やシタＴＣ１１、第２の
ギヤ・ぐシタとしてのギヤ・母シタＣ１３、ギヤ・やシ
タＣ１＋、およびギヤノ臂シタＣ１２を具備する。

揮発性スタティックメモリセル部１のフリツプフロツプ
の交差接続された１つの接続点、すなわち第１０ノード
Ｎ１はトランジスタＴ１１およびギヤ・七シタＣ１１を
介して電源Ｖｓｓ（通常接地）へ接続される。該フリッ
プフロップの交差接続された他方の接続点すなわち第２
のノードＮ２はギヤ・ぐシタＣ１２を介して電源ＶＳＳ
へ接続される。トンネルキャパシタＴＣ１１の一方の電
極からはキャパシター３の他の電極およびトランジスタ
Ｔｌｌのダートへ接続される。第１の高電圧電源ＶＨ１
からは、トランジスタＴ１２のｒ−）およびドレインへ
電圧が供給され、トランジスタＴ１２のソースからはト
ンネルギヤ・９シタＴＣ１１の他方の電極へ接続される
Ｏトンネル効果・やシタＴｅ１ｌの他方の電極はさらに
トランジスタＴ１３のドレインへ接続される。トランジ
スタＴ！３のソースはトランジスタＴ１４を介して電源
ＶＳ８へ接続される。トランジスタＴ１４のダートはノ
ードＮ１に接続され、トランジスタＴ１３のｒ−）には
プログラム信号ＰＧＭが供給される。第２の高電圧電源
ｖＨ２からの電圧はギヤ・ぐシタ自３の一方の電極に印
加される。トランジスタＴｌｌのデートに通ずるノード
をノードＦＧ１１とする。キャパシター３の静電容量は
フローティングダート回路素子としてのトンネルキャパ
シタ’ｒｃｔｔの静電容量よシも充分大きく選択される
。ギヤ・９シタ自１はキャパシタＣｔＺよｐも静電容量
が大きくなるよう決められている。

上述のメモリセルの動作を説明する。まず揮発性スタテ
ィックメモリセル部１のデータを不揮発性メモリセル部
３に転送する場合は次のように行われる。信号ＰＧＭを
低レベル（はぼＯＶ）、電源ｖＨ２を低レベルとし、電
源ｖ、ＨをＯから約２０Ｖへ上昇する。これによシ約２
０Ｖの電圧はトランジスタＴ１２を通ってトンネルキャ
パシタＴＣ１ｌとギヤ・ヤシタＣＩ３の直列回路に印加
される。トンネルギヤ・ぐシタＴＣ１，とギヤ・母シタ
ＣｔＳの静電容量の大きさの関係から電圧の大部分はト
ンネルギヤ・ぐシタＴＣ１１に印加される。トンネルキ
ャパシタＴＣＩ。

は、その両電極間に２０Ｖ程度の電圧が印加されると、
約１５０オングストロームの絶縁層に１０ＭＶ／ｃｍ以
上の電界が加わることにな、１トンネル効果を生ずる。

トンネル効果によシトランジスタＴｌｌのフローティン
グダート回路、すなわちノードＦＧ１１から電子が抜き
取られ、ノードＦＧＬ１は正電荷で充電される。

次に、電源ＭＨＩを低レベルとし、信号ＰＧＭを高レベ
ル（約５ｖ）とすると、トランジスタＴ１４のダートす
なわちノードＮｌが高しセルであれば前述のトランジス
タＴ１２のノースおよびトランジスタＴ！３のドレイン
のノードに充電された約２０Ｖの電荷はＴ１４を通って
抜け、トンネルキャパシタ’ｒｃ、ｌの電極のバルク側
は低レベル（Ｏｖ）となる。ノードＮ４が低レベルであ
ればトランジスタＴ１４はオフ状態であるからトンネル
ギヤ／ぐシタ’ｒｃｔｔのバルク側の電極の電圧はほぼ
２０Ｖを保持する。この時同時に電源ｖＨ２をＯから約
２０Ｖに上昇させると、ノードＮ１が高レベルであれば
トンネルキャ／４’シタ’ｒｃ、ｌには前述の場合と逆
極性の電圧が印加され、ノードＦＧ１□は負電荷で充電
される。ノードＮ１が低レベルであれば、トンネルギヤ
・ぐシタＴＣ１１のバルク側の電圧も約２０Ｖであるの
で、ノードＦＧ１１の状態に変化はなく、正電荷が充電
された状態である。すなわち、ノードＮ！が高レベルで
あればノー１−”ＦＧ、１に負電荷が充電され、ノード
Ｎ１が低レベルであればノードＦＧ１１に正電荷が充電
される。上記充電された電荷は電源が遮断されても長期
間保持される。

不揮発性メモリセル部３からデータが揮発性スタティッ
クメモリセル部１へ転送される場合は次のように行われ
る。電源ＶＣＣがＯから５Ｖへ上昇されると、ノードＦ
ＧＩＩの状態によって次のように７リツプフロツプがセ
ットされる。すなわち、ノードＦＧ１ｔが正電荷で充電
されて、い・れば、トランジスｐ　Ｔｌ、がオン状態と
なシ、ギヤ・ぐシタＣｔｔがノードＮｌに接続され、ノ
ードＦＧ１１が負電荷で充電されていると、トランジス
タＴｌｌがオフ状態となり、キャパシタＣ１１がノード
Ｎ１から切離される。

キイ・クシタＣ１ｌの静電容量はギヤ・母シタ自２の静
電容量よシも大きいから、ギヤ・母シタ自ｌがノードＮ
１に接続されている時はノードＮ１の負荷容量が大きく
、フリップフロップはノードＮｌが低レベルにセットさ
れ、キャパシタＣ１ｌがノードＮｌに接続されていない
時は、ノードＮ２の負荷容量が大きく、フリップフロッ
プはノードＮ１が高レベルにセットされる。結局ノード
ＦＧ、□が正電荷で充電されている時は、ノードＮ工が
低レベルにセットされ、負電荷で充電されている時はノ
ードＮ！が高レベルにセットされる。

第２図（ｂ）には第１の実施例の変形が示される。

この回路はギヤ・母シタＣ１ｌの代シにトランジスタＴ
ｌｓヲトランジスタＴｌｌとノードＮ１との間に設け、
トランジスタＴ１５のゲートにアレイリコール信号ＡＲ
を加えるようにしたものである。トランジスタＴ１５は
不揮発性メモリセル部のデータを揮発性メモリセル部へ
転送する場合に短時間だけオンにされる。すなわち、ア
レイリコール用信号は電源ＶＣＣの投入時に短時間だけ
印加される。これによシ、不揮発性メモリセル部のデー
タを揮発性メモリセル部に転送する場合、もしトランジ
スタ’Ｉ’ｌｌのダート回路に正電荷が充電されておシ
該トランジスタＴｌｌがオンとなっている場合にはトラ
ンジスタＴ１５が短時間だけオンすることによってノー
ドＮ１の電圧を引き下げる働きをする。このような動作
によシ、リコール用ギヤ・ぐシタＣ１＋を省略すること
ができる。これによυ半導体基板上におけるメモリセル
の専有面積を少なくすることが可能になる。またトラン
ジスタＴｌｌ、がカットオフしている時はトランジスタ
Ｔｌｌのドレイン電圧が低レベルとなるためドレインか
らダートにホットエレクトロンが飛び込むことがなくな
シフローティングゲート回路の電荷量の変動が防止され
長時間にわた多安定にデータ保持を行うことが可能とな
る。

本発明の第２の実施例としての不揮発性ランダムアクセ
スメモリ装置に用いられるメモリセルの回路図が第３図
に示される。このメモリセルは揮発性ダイナミックメモ
リセル部４および不揮発性メモリセル部５を具備する。

揮発性ダイナミックメモリセル部４はワード線からダー
トに接続されたトランスファｒ−トとしてのＭ工Ｓトラ
ンジスタＴ２１％およびダイナミックメモリのギヤ・ぐ
シタ部および第１のトランジスタとして機能するＭＩＳ
トランジスタＴ２□を具備する。

ビット線ＢＬからはトランジスタＴ２１を介してトラン
ジスタＴ２２のダートへ接続される。

不揮発性メモリセル部５は第２のトランジスタとしての
ＭＩＳ）ランジスタＴ２３、アレイリコール用ＭＩＳ）
ランジスタＴ２４、ダイオード素子として用いられるＭ
ＩＳ）ランジスタＴ　２１５１．ｔｌ’ｔ　３のトラン
ジスタとしてのＭＩＳ　）ランジスタＴ２６、ギヤＡ’
シタＣ２１、およびフローティングダート素子としての
トンネルギヤ・ｐシタＴＣ２１を具備する。ギヤ・、０
シタＣ２１の静電容量はトンネルギヤ・ぐシタＴＣ２１
の静電容量よシも充分大きい値に選択されている。

′電源Ｖｃｃ　（通常５ｖ）はトランジスタＴ２３およ
びトランジスタＴ２４を介してトランジスタＴ２１とＴ
２２の接続点であるノードＮ２１に接続される。トラン
ジスタＴ２４のダートにはアレイリコール信号ＡＲが供
給される。第１の高電圧電源ＶＨ１からの電圧は、トラ
ンジスタＴ２５のダートおよびドレインへ供給される。

トランジスタＴ２５のソースはキャパシタＣ２１の一方
の電極へ接続される。ギヤ・やシｌ’ｃ２ｔの一方の電
極はさらにトランジスタＴ２６およびＴ２２を介して電
源Ｖｓｓ　（通常ＯＶ）へ接続される。トランジスタＴ
２６のダートにはプログラム信号ＰＧＭが供給される。

トンネルギヤ・ぐシタＴＣ２１の一方の電極はキャパシ
タＣ２１の他方の電極およびトランジスタＴ２３のダー
トへ接続され、第２の高電圧電源ＶＨ２からの電圧はト
ンネルキャ／４′シタＴＣ２１の他方の電極に供給され
る。

第３図のメモリセルの動作を説明する。揮発性ダイナミ
ックメモリセル部４は、ワード線およびビット線からの
信号によシノードＮ２１を充電して高レベルとするか、
寸たけ充電し々いて低レベルの状態を保持するかによっ
て１ビツトのデータを蓄積する。まず上述の蓄積された
データを不揮発性メモリセル部５へ転送する場合につい
て説明する。

信号ＰＧＭおよび電源ＶＨ２の電圧を低レベル（はぼＯ
Ｖ）にしておき、電源ＶＨ１の電圧をＯから約２０Ｖに
上昇させる。これにより、トランジスタＴ２５はオン状
態となシ、トランジスタＴ２ｇはオフ状態となる。従っ
て約２０Ｖの電圧はギヤ・やシタＣ２１とトンネルキャ
パシタ’ｒｃ２１の直列回路に印加される。２つのキャ
パシタの静電容量の大小の関係から約２０Ｖの電圧は大
部分トンネル効果・やシタＴＣ２１の両極間に印加され
る。この結果、トンネル効果によシミ子が、トランジス
タＴ２３のダートに通じるノードＦＧ２１へ注入され、
ノードＦＧ２１　は負電荷で充電される。次に、電源Ｖ
Ｈ１をＯＶに降下すると、トラン・ジスタＴＬＩはオフ
状態となりトランジスタＴ２５のソースおよびトランジ
スタＴ２６のドレインのノードは約２０Ｖの電荷で充電
された状態を続ける。次いで、信号ＰＧＭを高レベルに
すると、ノードＮ２□が高レベルであれば前記電荷は抜
け、キャパシタＣ２１の一方の電極は低レベルとなる。

ノードＮ２１が低レベルであればトランジスタＴ２２が
オフ状態であるから電荷の充電状態はその″！、貰保持
される。この時、同時に電源ＶＨ２の電圧をＯから約２
０Ｖへ上昇させると、ノードＮ２１が高レベルであれば
キャパシタＣ２□の一方の電極（バルク側）の電圧はＯ
ｖであるから、電源ｖＨ２の電圧はＴＣ２１とＣ２１の
直列回路に印加され、Ｃ２１の容量がＴＣ２１の容量よ
シ充分大きいので、はとんどの電圧は’ｒｃ２１に印加
されるから、先はどとは逆のトンネルが起とシ、ノード
ＦＧ２′１の電子が抜き取られ、ノードＦＧ２１は正電
荷で充電される。ノードＮ２１が低レベルであればＣ２
１の一方の電極も約２０ＶのままであるからノードＦＧ
２．は負電荷の充電状態を続ける。結局ノードＮ２１が
高レベルであればノードＦＧ２１　が正電荷で充電され
、ノードＮ２１が低レベルであればノードＦＧ２１が負
電荷で充電される。この充電された電荷は電源が遮断さ
れても長期間保持される。

不揮発性メモリセル部５に蓄積されたデータを揮発性ダ
イナミックメモリセル部４へ転送する場合は、次のよう
に行われる。ノードＦＧ２．が正電荷で充電されていれ
ば、トランジスタＴ２３はオン状態となシ、アレイリコ
ール信号ＡＲが高レベルになるとトランジスタＴ２４も
オン状態となり、電源ＶＣＣがノードＮ２１に供給され
ダイナミックメモリセルのギヤ・やシタを充電し、ノー
ドＮ２１を高レベルにする。ノードＦＧ２１が負電荷で
充電されていれば、トランジスタＴ２Ｂはオフ状態とな
シ、信号ＡＲが高レベルになっても電源ＶＣＣがノード
Ｎ２１に供給されず、ダイナミックメモリセルのギヤ・
ぐシタが充電されず、ノードＮ２１は低レベルを続ける
。

なお第２の実施例においては、トランジスタＴ２２を第
１のトランジスタおよびダイナミックメモリセルのギヤ
・ぐシタ部（ダートの静電容量を利用）として共用した
が、トランジスタＴ２２は第１のトランジスタ専用とし
別に第３図破線で示すようにギヤノ母シタを加えてもよ
い。

第２の実施例のメモリセルは第１の実施例に比較して、
揮発性メモリセル部の構成要素が少なくてすみ、さらに
回路の簡単化、セルの面積の縮少を図ることができる。

発明の効果 本発明によれば、揮発性メモリセル部と不揮発性メモリ
セル部を組合わせることによって構成される不揮発性ラ
ンダムアクセスメモリ装置において、不揮発性メモリセ
ル部に用いるギヤ・ヤシタの数を１個とすることができ
、それにょシタモリセルの大きさを小さくすることがで
きる。

【図面の簡単な説明】

第１図は従来形の不揮発性スタティックランダムアクセ
スメモリ装置に用いられるメモリセルの回路図、第２図
（ａ）は本発明の第１の実施例としての不揮発性ランダ
ムアクセスメモリ装置に用いられるメモリセルの回路図
、第２図（ｂ）は第２図（ａ）の回路における変形例を
示す部分的な回路図、および第３図は本発明の第２の実
施例としての不揮発性ランダムアクセスメモリ装置に用
いられるメモリセルの回路図である。 １・・・揮発性スタティックメモリセル部、２，３・・
・不揮発性メモリセル部、４・・・揮発性ダイナミック
メモリセル部、５・・・不揮発性メモリセル部、ＢＬ・
・・ビット線、自　＊　ｃ２ｔ　ｃ３ｔ　Ｃ１ｌ　ｒ　
Ｃ１２ｒＣ１３＊　Ｃ２１・・・キャパシタ、ＣＭｌ・
・・ギヤノ平シタモジュール、ＤＩ　、Ｄ２　ｐ　Ｄ３
　・・・電極、Ｔ１＋　Ｔ２　＋’ｒ、　’ｔＴ４　ｐ
Ｔｓ　、’ｒ６ＴＴ？　＋　Ｔｌｌ　ｌＴ１２νＴ１３
１ＴＩ４１Ｔ１５１Ｔ２１　１Ｔ２２　＃Ｔ２３１Ｔ２
４１Ｔ２５１Ｔ２６・・・Ｍｉｓ　トランジスタ、ＴＣ
，、’ｒｃ、し’ｒｅ、・・・トンネルギヤ・ぐシタζ
ＷＬ・・・ワード線。 築２図（Ｑ）゛ 第２図（ｂ）

Claims (1)

1. 【特許請求の範囲】 ■、揮発性メモリセル部と、該揮発性メモリセル部の記
   憶情報を待避させるための不揮発性メモリセル部とが対
   になって１つのメモリセルが構成され、前記不揮発性メ
   モリセル部は、前記揮発性メモリセル部の記憶情報に応
   じてオン、オフする第１のトランジスタと、電極間でト
   ンネル効果を生ずる第１のキャパシタと、該第１のキャ
   ノやシタの一方の電極にゲートが接続されかつ該ダート
   が７０−ティング状態である第２のトランジスタと、該
   第２のトランジスタのダートに接続された第２のキャパ
   シタと、該第１のキャノ４シタの他方の電極に接続され
   たダイオード素子と、該ダイオード素子と該第１のトラ
   ンジスタとの間に接続された第３のトランジスタとを具
   備し、前記ダイオード素子を介して前記第１のキヤ・ぐ
   シタに第１の書込み電圧を印加し、しかる後前記第３の
   トランジスタを導通せしめて前記第２のキヤ・ぞシタへ
   第２の書込み電圧を印加することで前記揮発性メモリセ
   ル部の記憶情報を前記不揮発性メモリセル部へ書込み、
   前記第２のトランジスタからの信号を前記揮発性メモリ
   セル部へ与えることによって前記不揮発性メモリセル部
   の記憶情報をリコールする様にしたことを特徴とする不
   揮発性ランダムアクセスメモリ装置。 ２、前記揮発性メモリセル部は、交差接続された一対の
   トランジスタを有するフリップフロップを具備し、該フ
   リップフロップの一方の端子が前記第１のトランジスタ
   のダートに接続され、前記−４の端子が前記第２のトラ
   ンジスタのオン）オフに応じた信号を受ける様に構成さ
   れていることを特徴とする特許請求の範囲第１項記載の
   不揮発性ランダムアクセスメモリ装量。 ３、前記揮発性メモリセル部は、記憶すべき情報に応じ
   た電荷量を蓄積するキヤ・ぐシタ部と、該キャパシタ部
   とビット線との間に接続されたトランスファダートトラ
   ンジスタとを具備し、前記第■のトランジスタのダート
   が該ギヤ・ぐシタ部に接続され、前記第２のトランジス
   タのオン、オフに応じた信号がリコール用トランジスタ
   を介して該ギヤ・ぐシタ部へ与えられる様に構成されて
   いることを特徴とする特許請求の範囲第１項記載の不揮
   発性ランダムアクセスメモリ装置。 ４、前記キャパシタ部は前記第１のトランジスタのケ゛
   −ト容量で構成されることを特徴とする特許請求の範囲
   第３項記載の不揮発性ランダムアクセスメモリ装置。