JPH0332882B2 - - Google Patents

Info

Publication number
JPH0332882B2
JPH0332882B2 JP20920184A JP20920184A JPH0332882B2 JP H0332882 B2 JPH0332882 B2 JP H0332882B2 JP 20920184 A JP20920184 A JP 20920184A JP 20920184 A JP20920184 A JP 20920184A JP H0332882 B2 JPH0332882 B2 JP H0332882B2
Authority
JP
Japan
Prior art keywords
electrode
manufacturing
voltage nonlinear
guide film
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20920184A
Other languages
English (en)
Other versions
JPS6188502A (ja
Inventor
Koichi Tsuda
Shigenori Takayasu
Ikuo Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP20920184A priority Critical patent/JPS6188502A/ja
Publication of JPS6188502A publication Critical patent/JPS6188502A/ja
Publication of JPH0332882B2 publication Critical patent/JPH0332882B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は避電器、サージアブソーバなどに用い
られる電圧非直線抵抗器の製造方法に関する。
〔従来技術とその問題点〕
第8図は避電器、サージアブソーバなどの電圧
非直線抵抗器の構造を示した縦断面図であり、電
圧非直線抵抗素子(以下素子とする)1を単体と
して用いた場合を示し、素子1の両主面に被着さ
れた電極2にそれぞれ電極板3をとりつけ、これ
ら電極板3で電極2をもつた素子1が挾持された
構造となつているのが一般的である。第9図は同
様に複数個の素子1を積み重ね各素子1はそれら
の両主面に設けられた電極2同志で互に密着して
おり、電極板3は積層された素子1の両端の電極
2のみにとりつけられる。電極2はアルミニウム
の溶射や銀などのスクリーン印刷によつて形成さ
れるが場合によつては電極板−電極間にアルミニ
ウムなどの金属板を挿入して用いることもある。
このような構造の電圧非直線抵抗器を組立てる
ときは、上記の構成部材が樹脂などで埋め込まれ
るので、樹脂などの流れによつて組立中に例えば
素子1や電極板3などが押しやられて横方向への
位置ずれを起こしやすく、そのために得られる抵
抗器は有効電極面積が小さくなつて、放電耐量が
低下するなどの問題があつた。
〔発明の目的〕
本発明の目的は組立中に素子などが位置ずれを
起こすことなく、放電耐量の低下を防止すること
ができる電圧非直線抵抗器の製造方法を提供する
ことにある。
〔発明の要点〕
本発明は素子の一方または両方の電極形成面に
位置合わせ用ガイドを用いることにより、電極板
と素子の位置ずれ、または積み重ねた素子同志の
位置ずれをなくすようにし、部材のずれによつて
生ずる電圧非直線抵抗器の有効電極面積の減少が
もたらす放電耐量の低下を防止したものである。
〔発明の実施例〕
以下本発明を実施例に基づき説明する。
第1図、第2図は電圧非直線抵抗素子を組み立
てるに際して、本発明による位置合わせ用ガイド
をセツトしたときの部材との位置関係を表わし、
第1図は縦断面図、第2図は第1図のA−Aにお
ける横断面図であり、いずれも第8図、第9図と
共通部分は同一符号を用いてある。第1図、第2
図において本発明では素子1の電極2が形成され
た両端面にリング状のガイド4を電極2の外周に
沿つて設けてある。したがつて電極板3を電極2
の上に載置するときはガイド4が案内となつて正
しい位置にセツトされるとともに、電圧非直線抵
抗器の組み立てに際してガイド4が電極2と電極
板3を押えているのでこの両者がずれることがな
くなる。電極2と電極板3との間に金属板をはさ
んだ構造の場合にも電極板3は電極2と金属板の
いずれに対してもずれを生ずることはない。
このガイド4は種々な方法で設けることができ
以下その例について述べる。
1) 例えば0.5mm厚さのテフロン板を第1図、
第2図に示すようなリング状に切断し、その片面
に接着剤を塗布して素子1に貼りつけることによ
りガイド4を形成することができる。テフロン板
の厚さは電極2、電極板3あるいはこれらの間に
挿入される金属板の厚さによつて決定すればよ
く、0.5mm厚さに限る必要はなく、また材料もテ
フロン以外にもガイドとしての役割を果す強さを
もつており、素子1の特性に悪影響を与えるもの
でなければ使用できる。また接着剤の代りに両面
テープを用いても同じ効果が得られる。
2) 素子1の電極形成面にスピンナーを用いて
ポリイミド系ワニスを塗布する。例えば日立化成
社製の半導体表面コート用超耐熱特殊ポリイミド
系ワニス(商品名PIQ)を塗布した後、十分に熱
処理しPIQエツチング剤を用いて通常のホトエツ
チング法により、第1図、第2図に示したリング
状ガイド4を素子1の表面に形成することができ
る。
3) 液状エポキシ樹脂を素子1の電極形成面に
筆で塗布し、リング状ガイド4を設けることがで
きるが、この際エポキシ樹脂がガイド4の内側に
流れて電極2を覆うことがないように、ガイド4
の内径と同じ径を有する円板状もしくは円筒状の
金属などをマスクとして電極2の上にセツトして
おく必要がある。またシート状のエポキシ樹脂を
所望のリング形状に切断し、これを素子1の電極
形成面に載置して熱処理することにより貼着し、
ガイド4とすることも可能である。これらの場合
もガイドとして必要な強さをもち、素子1の特性
を損うものでなければエポキシ樹脂に限ることな
く、他の樹脂を用いてもよい。
以上は樹脂材料を用いてガイド4を形成した場
合であるが、ガイド4は、次のように無機材料を
用いて設けることもできる。
4) 例えば、ほう硅酸亜鉛ガラスの粉末をバイ
ンダーとよく混合したペーストとし、これを素子
1の電極形成面にリング状にスクリーン印刷し、
150℃でバインダーを乾燥した後、650℃で15分間
熱処理することにより、第1図、第2図に示した
ガイド4を形成することができる。この際ガラス
粉末の材料はほう硅酸亜鉛ガラスに限らず、ほう
硅酸鉛ガラスなどの低融点ガラスやその他のもの
でも素子1の特性を劣化させるものでなければ何
を用いてもよい。またスクリーン印刷でなく、塗
布法によつてガイド4を形成してもなんら差支え
ない。
5) 素子1の電極面をマスクしてアルミン酸マ
グネシア(MgAl2O4)をプラズマ溶射により所
望のリング状ガイド4を設けることができる。プ
ラズマ溶射する材料は、ガイドとしての強さと素
子特性を堪案してアルミン酸マグネシアのほかに
もプラズマ溶射に適したものなら何を用いてもよ
い。
6) 例えば、住友化学社製の商品名スミセラム
のようなアルミ系の無機接着剤を塗布することに
より、第1図、第2図のようにリング状ガイド4
を形成することもできる。
次にガイド4の形状は必ずしも第1図、第2図
に示したようなリング状である必要はなく、電極
2をもつた素子1と電極板3とが互にずれないよ
うに押えている役割を果せばよいから、ガイド4
はリング状の一部が欠けたものであつてもよい。
第3図は第2図の変形を示したものであり、同一
符号を用いてあるが第3図のガイド4は第2図の
ガイド4の一部を除去した二つの円弧状からなつ
ている。このようにしてもこれら円弧状のガイド
4は素子1や電極板3の位置ずれを防ぐ効果は十
分である。すなわち、第2図のガイド4は複数個
の円弧状に分割した形状とすることができ、その
数は作業性と経済性などを堪案して実状に応じて
決めるのがよい。
第4図は複数個の素子を積み重ねて組み立てる
場合、すなわち第9図に示したものが適用される
場合のガイドの使い方を示したものであり、第4
図も第1図〜第3図と同一符号で表わしてある
が、第4図における最下端にある素子1に対して
はガイド4がこの素子1の両面に設けられてお
り、これより上に積み重ねる素子1にはいずれも
ガイド4は一面にのみ形成してある。このように
複数個の素子を積み重ねて用いるときは、一方の
端の素子にのみガイドを両面に設け、その他の素
子にはガイドは一面だけに設けた方が組み立ては
容易である。
第5図は同じく複数個の素子を堆積する場合で
あつて、同一符号を用いてあるが、第4図と異な
る所は各素子間に電極板5を介在させてあること
である。このような場合には金属板5にガイド効
果を与えやすくするために、ガイド4は各素子の
両面に設ける方が組み立てが容易である。なお、
この際第5図に示したように電極板3が取りつけ
られる面は他の面よりガイド4の厚さが大きくな
るのは当然である。
第6図と第7図は電極板の大きさによつてガイ
ドを設ける位置を変えることができることを示し
た例であり、いずれも前記各図と同一符号を用い
てある。第6図は電極板3が電極2よりもやや小
さい面積でこの両者が接する場合であり、ガイド
4は素子1と電極2の双方に跨つて形成される
が、電極板3が電極2よりもある程度小さい面積
で接するときは、第7図のようにガイド4は完全
に電極2の表面に形成され、素子1には達してい
ない。このように電極板3の電極2との接続面積
の大きさに応じてガイド4は任意の位置に設ける
ことが可能であり、その効果は十分に発揮され
る。
以上のように電圧非直線抵抗器を組み立てると
きに各構成部材の位置ずれを生じないように設け
られるガイドは樹脂材料や無機材料などを用いて
種々な方法で形成され、またガイドの形状や設置
個所なども、素子や電極板に応じて適宜決めるこ
とができる。
〔発明の効果〕
以上説明してきたように、電圧非直線抵抗器を
組み立てるに当り、従来電極を備えた素子に電極
板を取りつけるときに、これらの動きが拘束され
ていないために、樹脂で埋め込まれるときなどの
外力により互に位置ずれを起こし、複数個の素子
を積み重ねた場合は素子同志の間も正しい位置に
整合し難く、いずれの場合もこのことが原因とな
つて、組立後の電圧非直線抵抗器は放電耐量が低
下するという欠点をもつていたのに対し、本発明
によれば実施例で説明したように、樹脂材料が無
機材料などを用いて、電極が被着された素子が単
体のときも、積層体としたときも、素子や電極板
の形状に応じて適切なガイドを電極形成面の片面
または両面に設けたために、組立時の各構成部材
のセツトから組み立てを終了するまでの過程を通
して、このガイドが電極を備えた素子や電極板を
正しく整合するように拘束し、外力などによる移
動を抑止しているから、これらが互に横方向の位
置がずれた状態で組み立てられるということがな
くなり、したがつて得られる電圧非直線抵抗器は
最大限に有効電極面積が確保され、その結果放電
耐量が低下するという欠点も排除される。またこ
のガイドを設けることにより組立作業が行ないや
すくなり、作業効率も一段と向上する。
【図面の簡単な説明】
第1図はガイドを設けた単体電圧非直線抵抗器
の縦断面図、第2図は第1図のA−Aにおける横
断面図、第3図は異なるガイド形状を示した第2
図の変形図、第4図はガイドを設けた積層体電圧
非直線抵抗器の縦断面図、第5図は同じく金属板
が介在した場合の縦断面図、第6図、第7図はい
ずれもガイドの設置個所の例を示した単体電圧非
直線抵抗器の縦断面図、第8図は従来の単体電圧
非直線抵抗器の縦断面図、第9図は同じく積層体
電圧非直線抵抗器の縦断面図である。 1……電圧非直線抵抗素子、2……電極、3…
…電極板、4……ガイド、5……金属板。

Claims (1)

  1. 【特許請求の範囲】 1 上下両面にそれぞれ電極が被着された電圧非
    直線抵抗素子の単体または積層体からなる電圧非
    直線抵抗器を製造するに当り、該抵抗器の端面に
    位置する電極面には電極板が当接し、積層される
    素子間は電極面同志または金属板を介してこれら
    が互に当接するように、各素子の少なくとも一方
    の電極形成面にガイド膜を設けて素子と電極板の
    位置合わせを行なうことを特徴とする電圧非直線
    抵抗器の製造方法。 2 特許請求の範囲第1項記載の方法において、
    ガイド膜の内径が電極板の外径と同じ大きさを有
    する円環状にガイド膜を形成することを特徴とす
    る電圧非直線抵抗器の製造方法。 3 特許請求の範囲第1項記載の方法において、
    ガイド膜の内径が電極板の外径と同じ大きさの円
    環を複数個に分割した円弧状にガイド膜を形成す
    ることを特徴とする電圧非直線抵抗器の製造方
    法。 4 特許請求の範囲第1項ないし第3項に記載の
    方法においてガイド膜は樹脂材料からなるものを
    接着して形成することを特徴とする電圧非直線抵
    抗器の製造方法。 5 特許請求の範囲第1項ないし第3項に記載の
    方法において、ガイド膜は樹脂材料を塗布して形
    成することを特徴とする電圧非直線抵抗器の製造
    方法。 6 特許請求の範囲第1項ないし第3項に記載の
    方法において、ガイド膜は樹脂材料を塗布した
    後、ホトエツチングにより成形することを特徴と
    する電圧非直線抵抗器の製造方法。 7 特許請求の範囲第1項ないし第3項に記載の
    方法において、ガイド膜は無機材料を焼き付けて
    形成することを特徴とする電圧非直線抵抗器の製
    造方法。 8 特許請求の範囲第1項ないし第3項に記載の
    方法において、ガイド膜は無機材料をプラズマ溶
    射して形成することを特徴とする電圧非直線抵抗
    器の製造方法。 9 特許請求の範囲第1項ないし第3項に記載の
    方法において、ガイド膜は無機系接着材料を塗布
    して形成することを特徴とする電圧非直線抵抗器
    の製造方法。
JP20920184A 1984-10-05 1984-10-05 電圧非直線抵抗器の製造方法 Granted JPS6188502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20920184A JPS6188502A (ja) 1984-10-05 1984-10-05 電圧非直線抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20920184A JPS6188502A (ja) 1984-10-05 1984-10-05 電圧非直線抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPS6188502A JPS6188502A (ja) 1986-05-06
JPH0332882B2 true JPH0332882B2 (ja) 1991-05-15

Family

ID=16569023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20920184A Granted JPS6188502A (ja) 1984-10-05 1984-10-05 電圧非直線抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPS6188502A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106108U (ja) * 1986-12-26 1988-07-08
JPH0547447Y2 (ja) * 1986-12-26 1993-12-14

Also Published As

Publication number Publication date
JPS6188502A (ja) 1986-05-06

Similar Documents

Publication Publication Date Title
US6147587A (en) Laminated-type varistor
JPH0732273B2 (ja) 電歪効果素子
JP2000082603A (ja) チップ型サ―ミスタおよびその製造方法
JP4074299B2 (ja) 積層型チップバリスタ
JPH0332882B2 (ja)
US7705708B2 (en) Varistor and method of producing the same
JPH0661084A (ja) 積層ビーズインダクタの製造方法
WO2020194812A1 (ja) 積層バリスタ
JPS62262472A (ja) 電歪効果素子
JP2000243534A (ja) チップ型サージアブソーバ及びその製造方法
JP5076312B2 (ja) 積層型圧電素子
US8143992B2 (en) Multilayer chip varistor
JPS6332911A (ja) ノイズ吸収素子
JP3008568B2 (ja) チップバリスタ
JPS5969902A (ja) 三端子型積層バリスタ
JPH0534122Y2 (ja)
JPH08153606A (ja) 積層バリスタ
JP4276231B2 (ja) バリスタ素子
US7639470B2 (en) Varistor element
JPH0322883Y2 (ja)
JPH0745971Y2 (ja) 電歪効果素子
JP3265667B2 (ja) チップサーミスタ
JP3132313B2 (ja) 積層バリスタ
JPH05110156A (ja) 積層圧電効果素子
JPH07220908A (ja) 積層型電圧非直線抵抗器