JPH0332226A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオーディオ信ぢ等のアナログ信号を
ディジタル信号に変換するＡ／Ｄ変換装置に関する。

〔従来の技術〕

従来のＡ／Ｄ変換装置においては、一般に変換ビット数
の制約からくるダイナミックレンジの不足、Ｓ／Ｎの不
足という問題があった。例えば、一般に用いられている
１６ビツ１−のＡ／Ｄ変換装置のダイナミックレンジは
理論値で９６ｄＢ程度しかないが、現在実現可能なアナ
ログ回路のダイナミックレンジは１２０ｄＢ程度にまで
達しており、これからみると、１６ビツ１〜のＡ／Ｄ変
換装置の性能は遠く及ばないものであった。すなわち、
Ａ／Ｄ変換した後のディジタル信号処理段階を考えれば
、２４ビツト、３２ピツＩ〜等のピッＩ〜数で処理を行
なうことは容易であるが、その入口であるＡ／Ｄ変換装
置における制約が大きなネックとなっていた。Ａ／Ｄ変
換装置の変換ピッ１〜数をハード的にこれ以上増やすこ
とは、現在のところＩ・リミング技術等の面から、相当
の困難が伴うものであるといえる。そこで回路構成上、
フローティングというダイナミックレンジの拡大等のた
めの工夫が提案されている。

これは、変換すべきアナログ入力信号のレベルの大小に
応じアナログレベルを適宜シフトしてＡ／Ｄ変換すると
ともに、その際のＡ／Ｄ変換値とシフＩ−値の双方を情
報として得、これらに基づき後段側で再び逆シフトする
ことによりリニアな連続的な信号として再構成するもの
である。一般に、後段のディジタル信号処理が、記録と
か単純なデイレイ等の場合には上記Ａ／Ｄ変換値とシフ
ト値の双方の情報のままで処理しても良いが、信号処理
が数値演算等の場合にはＡ／Ｄ変換直後に拡張されたビ
ット数のリニアなディジタルデータとして再構成してお
く方が好都合である。第２図に従来のフローティングＡ
／Ｄ変換装置の例を示す。

第２図において、ＩＡ、ＩＢ・・・は、同一のアナログ
入力信号に所定の係数ゲインＧｌ、Ｇ２・・・（Ｇｌ＞
０２＞・・・）を付与してそのレベルを順次大きくさせ
るレベル調整器、６Ａ、６Ｂ・・・は、レベル調整器Ｉ
Ａ、１１３・・・の出力をそれぞれサンプリングして保
持するサンプリングホールド回路、４は、サンプリンタ
ホール１〜回路６Ａ、６Ｂ・・・の出力のいずれかを選
択して出力するセレクタ、５はレベル調整器ＩＡ、ＩＢ
・・・の出力をモニタし、そのレベルを検出してセレク
タ４の切り換え動作を制御するレベル検出器である。２
は、セレクタ４で選択された出力をアナログ／ディジタ
ル変換するＡ／Ｄ変換器、３は、Ａ／Ｄ変換器２のディ
ジタル出力をｎビットだけ下位にシフトしてディジタル
的にレベル減衰させるｎビットシフタであり、そのビッ
トシフト数は、セレクタ４の切り換えと連動している。

すなわち、シフトさせるビット数は、レベル検出器５に
より制御されており、選択された信号のレベル調整器（
例えば１ｎとする）のレベル増大量（例えばＯｎとする
）に対応して−Ｏｎとなるように対応づけられている。

しかして、入力信号は、各レベル調整器ＩＡ、１Ｂ・・
・において、所定の係数ゲインＧ１、Ｇ３− ２・・・が付与される。レベル検出器５は、レベル調整
器１Ａ、ＩＢ・・・の出力をモニタし、予め設定した所
定の基準レベルを超えない範囲で、最も大きいレベルの
信号を検出し、その信号のサンプルホールド値を選択す
るようにセレクタ４を切り換える。その結果レベル調整
器工ｎにより最適な量だけ増幅された後、Ａ／Ｄ変換器
２によりＡ／Ｄ変換され、その後再びｎビット−シフタ
３により元のレベルに戻されたディジタル信号がｎビッ
トシフタ３から出力される。このようにすることにより
、例えば第３図に示すような入出力特性のダイナミック
レンジを有するＡ／Ｄ変換器２を用いて、第４図に示す
ように、より広い範囲の信号をＡ／Ｄ変換することがで
きる。すなわち、ダイナミックレンジが等価的に拡大さ
れていることになる。また、信号をより高いレベルに増
幅した後、Ａ／Ｄ変換しているので、Ｓ／Ｎを改善する
ことができる。

〔発明が解決しようとする課題〕

従来装置の構成では、単一のＡ／Ｄ変換器を時− 量的に切り換えて使用するため、アナログ段での信号経
路切り換えが必要となる。一般に、アナログ信号切り換
え回路は切り換え時、大なり小なりアナログ歪を生じて
しまう。

また、従来の装置の構成では、−旦増大した信号レベル
を元に戻すのに、ビットシフタを用いているので、信号
レベルの変化は１／２倍または２倍というように、６ｄ
Ｂを単位としなければならないが、アナログ段のレベル
調整器を正確に２倍または１／２倍というように設定す
ることは現実的には不可能で多少のばらつきが生じる。

このようにディジタル段のレベル調整能力が実質的に所
定値固定では、結果として、出力のレベル連続性確保は
困難である。

〔課題を解決するための手段〕

この発明は、同一のアナログ信号にそれぞれ異なるゲイ
ンを付与した異なるレベルのアナログ信号をそれぞれＡ
／Ｄ変換したディジタル信号のうち、前記Ａ／Ｄ変換の
際に適正な動作範囲にあるディジタル信号を選択し、こ
れに基づいて単一のリニアな出力ディジタル信号を合成
出力するようにしたＡ／Ｄ変換装置において、Ａ／Ｄ変
換の処理手段の後段に、ディジタル信号処理手段を接続
し、Ａ／Ｄ変換の際に適正な動作範囲にあるディジタル
信号を選択する処理、及び、前記単一のりニアなディジ
タル信号を合成出力する処理を、全てこのディジタル信
号処理回路で行なうことを特徴とする・。

〔作用〕

信号経路ごとに個別に設けられたＡ／Ｄ変換器が、常に
並列的に動作し、その全出力は後段のディジタル信号処
理回路に入力され、このディジタル信号処理回路で、デ
ィジタル信号のレベル判断及び出力信号合成のための信
号切り換え等の処理が行なわれるので、アナログ段での
信号切り換えが必要なくなり、ディジタル信号処理によ
る信号切り換えは簡単、正確かつ極めて高速に処理でき
、また、ディジタル段のレベル調整はディジタル数値演
算によるので６ｄＢ単位等の制約がなく、処理データの
最下位ビット相当の微細値まで区分できアナログ段にお
ける付与ゲインに正確に一致させることが可能である。

〔実施例〕

第１図は、この発明の裁本構成を表わしている。１同図
に示すように、１．１　Ａ、ＩＩＢ・・・１１Ｎは同一
のアナログ入力信号に所定の係数ゲインＧ１、Ｇ２・・
・（Ｇｌ＞０２＞・・・）を付与してそのレベルを順次
大きくさせるレベル調整器、１２Ａ、１２Ｂ・・・、１
２Ｎは、レベル調整器１↓Ａ、ＩＩＢ・・・の出力をそ
れぞれアナログ／ディジタル変換するＡ／Ｄ変換器、工
３は、Ａ／Ｄ変換器１２Ａ、１２Ｂ・・・、１２Ｎの出
力が供給されるディジタル信号処理回路（ＤＳＰ）であ
り、その内部には供給された入力ディジタル信号の各レ
ベルをディジタル演算により判断するレベル判断部１４
、及びその結果に基づいてこれらから単一のリニアなデ
ィジタル出力信号をディジタル演算により合成出力する
出力信号合或部工５を有している。

第５図は、この発明の第１の実施例を表わしている。第
１図に示す基本構成と比べ、この実施例は、アナログ信
号を２つの異なるレベルに分岐させて処理する例を示し
、さらに、アナログ信号を分岐した一方の経路の信号は
そのままのレベルで処理する場合、すなわち、ゲイン１
のレベル調整器を介したことと等価の場合を示している
。

ディジタル信号処理回路１３は、その処理機能として、
乗算器２１と、オーバーフロー検出器２２と、セレクタ
２３を有するようにハードウェアまたはソフトウェアで
構成されている。

レベル調整器１１Ａは、同一のアナログ入力信号から分
岐された一方の糸路の信号に係数ゲインＧを付与して出
力し、このレベル調整された信号は、Ａ／Ｄ変換器１２
ＡによりＡ／Ｄ変換される。

もう一方の糸路のアナログ入力信号はそのままのレベル
でＡ／Ｄ変換器１２Ｂに入力される。

これらＡ／Ｄ変換器１２Ａ、１２Ｂのディジタル出力は
、双方ともディジタル信号処理回路１３に供給される。

ディジタル信号処理回路１３内で、Ａ／Ｄ変換器１２Ａ
の出力は、ディジタル乗算器２工により、前記レベル調
整器１］−Ａで付与された係数ゲインＧの逆数ゲイン−
〇に相当する量の係数を乗算され、元のレベルに戻され
、セレクタ２３の一方の入力端子に供給される。このデ
ィジタル演算の精度は、拡大されたダイナミックレンジ
を上まわるダイナミックレンジが要求される。

すなわち、ディジタルレベル調整等により生ずる１　／
　２　Ｌ　Ｓ　Ｂ以下の丸め雑音が、拡大されたダイナ
ミックレンジに現われてこない程度のダイナミックレン
ジを有する必要がある。この例では、乗算器２１による
ディジタル数値演算は、演算ビット数２４ビツトで行な
われ、この内部の演算ダイナミックレンジは約１４．４
．　ｄ　Ｂとなる。また、Ａ／Ｄ変換器１２Ｂの出力は
、そのままセレクタ２３の一方の入力端子に供給される
。

オーバーフロー検出器２２は、第１図のレベル判断処理
部１４に相当するもので、Ａ／Ｄ変換器１２Ａの出力レ
ベルをディジタル演算により検出する。ここではデータ
のオーバフローの有無を検出している。この検出器２２
は、Ａ／Ｄ変換器工２Ａの出力信号がオーバーフローし
ているとき、セレクタ２３を図中下側に切り換え、オー
バーフローしていないとき、セレクタ２３を図中上側に
切り換えるようなセレクタ制御信号を出力するものであ
る。これにより、Ａ／Ｄ変換器１．２Ａの出力信号がオ
ーバーフローしていなければ、このＡ／Ｄ変換器１２Ａ
の出力信号を乗算器２１を介して得た出力、すなわちよ
り高いレベルでＡ／Ｄ変換されより良好なＳ／Ｎを有す
る信号が選択出力され、また、Ａ／Ｄ変換器１２Ａの出
力信号がオーバーフローしているときには、Ａ／Ｄ変換
器１２Ｂの出力信号、すなわちより低いレベルでＡ／Ｄ
変換された信号（オーバーフローしていない）が選択出
力される。この信号選択切り換え時には、セレクタ２３
に供給される各信号のレベルが上述した乗算器２１の作
用により双方同一レベルとなっているため、その切り換
え後の出力ディジタル信号はレベル連続性が確保された
単一のリニアなディジタル出力信号となる。以上から、
セレクタ２３は、単一のリニアなディジタル信号を合成
出力する手段を構成していることになる。

この実施例によれば、ダイナミックレンジの拡大および
Ｓ／Ｈの改善がなされるとともに、信号レベル判断およ
び出力信号合成のための信吐切り換え等の一切の処理を
デイジタル信号処理回路でディジタル演算により行なう
ため、アナログ段での信号切り換えが不要となり、アナ
ログ歪等の発生は最小限に防止でき、また、ディジタル
レベル調整、すなわち、乗算器２１でのゲイン−〇のイ
・」与がディジタル数値演算で行なわれるので、処理デ
ータ（例えば１６ビツｌ−）のＬＳＢ相当の微細饋オー
ダーまで充分調整可能であり、アナログ１ノベル調整量
のばらつき、例えばレベル調整器１１Ａの調整量のばら
つき、あるいは素子定数のばらつき等を完全に吸収する
ことができ、アナログレムル調整量とディジタルレベル
調￥３１量を正確に一致させることが可能となり出力レ
ベル連続性は高精度に確保される。

第６図は、この発明の第２の実施例を表わしている。第
５図のものと比べ、この実施例では、同一アナログ信号
から分岐させた２系統のいずれにもレベル調整部を設け
である点、ディジタル信号処理回路１−３内のレベル判
断方式に変更を加えた点、およびディジタル乗算器を用
いた出力信号合成構成を示した点である。

レベル調整器１１Ａ、ＩＩＢは、同一アナログ入力信号
から分岐させた２系統の信号のそれぞれに、係数ゲイン
Ｇ１、Ｇ２（Ｇｌ＞０２）を付与して出力し、このレベ
ル調整された信号は、Ａ／Ｄ変換器１２Ａ、１．２Ｂに
よりそれぞれＡ／Ｄ変換される。

デイジタル信号処理回路王３に供給されたＡ／Ｄ変換器
１．２Ａ、１−２Ｂの各出力は、ディジタル乗算器２１
．　Ａ、２王Ｂにより、前記レベル調整器１１Ａ、１１
．Ｂで付与されたゲインＧ１、Ｇ２の逆数ゲイン−Ｇ１
、−０２に相当する量の乗算係数をそれぞれ乗算され、
その出力段階では両者とも元のレベル段階に戻され、デ
ィジタル乗算器２６Ａ、２６Ｔ３に入力される。

レベル判断回路２５Ａ、２５Ｂは、第１図のレベル判断
部に相当するもので、Ａ／Ｄ変換器１２Ａ、１２Ｂがそ
れぞれ出力するディジタル信号のレベルが所定の適正範
囲にあるか否かをディジタル演算により判断しその結果
を出力するものである。レベル判断回路２５Ａは、Ａ　
／　ＩＤ変換器１２Ａの出力するディジタル信号のレベ
ルをＤ□とするとき、このＤ□が上限レベル■工、以下
で下限レベルＶＴＭｚより大きければ出力係数を１とし
、それ以外はＯを出力するものである。また、レベル判
断回路２５Ｂは、Ａ／Ｄ変換器１２Ｂの出力するディジ
タル信号のレベルをＤ２とするとき、このＤ２が上限レ
ベルＶｌａ以下で下限レベルＶ　Ｔｅｌ　、＋より大き
ければ出力係数を１とし、それ以外はＯを出力するもの
である。これらレベル判断における閾値の設定は、各Ａ
／Ｄ変換器１２Ａ、１２Ｂが動作特性の良好な範囲に動
作するように、前述の増幅器１１Ａ、１．１１３で付与
するゲインＧ１．６２等を考慮して任意に設定できる。

ただし、全体としてのＡ／ｌ）変換可能範囲の連続性を
面像するためには、（Ｖｖ＋２／Ｇｌ）＝（ｖＴ＋３／
Ｇ２）をｉ？４１：する必要がある。

乗算器２６Ａ、２６Ｂは、レベル判断回路２５Ａ、２５
■３の出力係数（工またはＯ）をそれぞれ乗算器２１−
Ａ、２１Ｂの出力に乗算するものであり、これら両出力
を加算する加算器２７とともに、第５図におけるセレク
タ２３と実質的に同様の機能を果たす。これにより、Ｄ
、が上限レベルＶＴＨ□以下で下限レベルＶＴＨ２より
大きくなるようなアナログ入力信号レベルであれば、よ
り高いレベルでＡ／Ｄ変換されより良好なＳ／Ｎを有す
る乗算器２　］、　Ａの出力が選択され、また、より大
きなレベルのアナログ入力信号レベルであれば、より小
さいゲインＧ２を付与されより低いレベルでオーバフロ
ーすることなくＡ／Ｄ変換された乗算器２１Ｂの出力が
選択されて合成された出力となる。

この実施例においても、乗算器２６Ａ、２６Ｂに供給さ
れる各信号のレベルが、乗算器２１Ａ、２１Ｂの作用に
より、同一レベルとなっているため、出力合成演算後の
ディジタル信号はレベル連続性が確保された単一のリニ
アな信号となる。

第７図は、この発明の第３の実施例の構成を表わしてい
る。この実施例は、ディジタル信号処理回路１３内で、
ディジタルレベル調整量をアナログ段で付与されるゲイ
ン相当量に正確に一致するよう自動追従させるもので、
ユーザがアナログレベル調整量を外部から調整すれば、
ダイナミックレンジの任意拡大もできるものである。

同図において、１１は、アナロクレベル調整を行なう増
幅器であり、アナログ入力信号を所定の係数ゲインＧで
増幅し出力するものである。なお、この増幅器１１は、
可変ゲイン構成とされ、ユーザが外部からゲイン調整可
能に構成されている。

１２Ａ、１２Ｂは、Ａ、　／　Ｄ変換器であり、増幅器
１工により係数ゲインＧが伺与された信号または付与さ
れない（係数ゲイン１が付与されたとみなし得る）信号
を、それぞれアナログ／ディジタル変換する。］−３は
、ディジタル信号処理回路であり、そのうち、２１Ｃは
、Ａ／Ｄ変換器］−２Ａのディジタル出力に所定の係数
ゲイン（−Ｇ）を付与する乗算器であり、その係数ゲイ
ン（−Ｇ）は、し５ ベル差演算回路２８により制御される。２２は、Ａ／Ｄ
変換器１２Ａの出力をモニタしその信号のオーバーフロ
ーの有無を検出するオーバーフロー検出器であり、セレ
クタ２３の切り換えを制御する。

しかして、アナログ入力信号は、増幅器１１により所定
の係数ゲインＧが付与され、そのレベルが増大された後
、Ａ／Ｄ変換器１２Ａに入力され、ディジタル信号に変
換される。また、Ａ／Ｄ変換器１２Ｂには、アナログ入
力信号がそのままのレベルで入力され（係数ゲイン１を
付与する図示せぬ増幅器を介して入力されるとみなし得
る）、ディジタル信号に変換される。レベル差演算回路
２８は、まず、Ａ／Ｄ変換器１２Ａの出力とＡ／Ｄ変換
器１２Ｂの出力のレベル差を求めるディジタル演算を行
なう。次に、求めたレベル差に基づき、この差を零とす
るように１乗算器２工Ｃの乗算係数を制御して、Ａ／Ｄ
変換器１２Ａからのディジタル出力信号のレベルを減衰
させ、その結果、減衰後のＡ／Ｄ変換器１２Ａのディジ
タル出力信号６ のレベルが、Ａ／Ｄ変換器１２Ｂのディジタル出力信号
のレベルに一致するようになる。すなわち。

乗算器２１Ｃは、Ａ／Ｄ変換器１２Ａの出力に係数ゲイ
ン（−Ｇ）に相当する乗算係数を乗算して出力している
ことになり、乗算器１３の出力は、増幅器１１により係
数ゲインＧが伺与される前の元のレベルに戻されること
になる。

上述した動作は、Ａ／Ｄ変換器１２Ａ、１２Ｂのいずれ
にもオーバーフローが生じていないとすれば、増幅器工
１の付与する係数ゲインＧの値によらず成立するもので
あり、従って、ディジタルレベル調整量はアナログレベ
ル調整量に常に自動追従し、これらを一致させることに
なる。

また、オーバーフロー検出器２２がオーバーフローを検
出していないときセレクタ２３は図中上側に切り換わり
、オーバーフローを検出したときセレクタ２３は図中下
側に切り換わる。その結果、オーバーフローが検出され
ない限り、元のアナログ入力信号を増幅してその信号レ
ベルを増大させた側の信号をＡ／Ｄ変換したディジタル
信号が選択、出力されるので、結果としてＡ／Ｄ変換の
ダイナミックレンジが拡大され、また動作のＳ／Ｎも向
上する。

また、増幅器１１が付与する係数ゲインＧを外部から強
制的に変化させた場合でも、ディジタルレベル調整量は
アナログレベル調整量に自動追従するから、ユーザが係
数ゲインＧを任意に調整しても、セレクタ２３に供給さ
れる２系統の信号レベルは常に同一レベルとなり、これ
らを選択的に切り換えて合成される出力信号もそのレベ
ル連続性が保証される。従ってユーザは、出力のリニア
リティを確保しつつ、そのダイナミックレンジを任意に
拡大（または縮小）し所望のものとすることができる。

尚、オーバーフロー検出器２２がオーバーフローを検出
している期間は、レベル差演算回路２８のＡ／Ｄ変換器
１２Ａ、１２Ｂの出力レベル差を求めるディジタル演算
、及びレベル差に基づきこの差を零とするように乗算器
２１Ｃの乗算係数を制御する処理を停止し、オーバーフ
ロー以前の状態を維持させるようにしており、異常なオ
ーバーフローデータによりそれまでのレベル調整量自動
追従動作の平衡状態が大きく乱れることを防止している
。

また、この実施例においては、係数−Ｇを乗算する乗算
器２１をＡ／Ｄ変換器１２ハの出力系統に介挿しこの出
力系統の信号レベルを減衰させる構Ｊ戊とすることで、
入力信号と出力信号のレベル比が１一対土となるように
したが、特にこれに限られる必要はなく、逆に、Ａ／Ｄ
変換器１２Ｂの出力系統に乗算器を介挿しこの出力系統
の信号レベルを増大させる構成とすることもできる。そ
の際には、入力信号と出力信号のレベル比は王対Ｇとな
る。いずれの場合にも出力合成信号のリニアリティ、す
なわち出力レベルの連続性は全く同様に確保される。

第８図は、この発明の第４の実施例の構成を表わしてい
る。この実施例は、第７図の構成に加えディジタル信号
処理回路１３を用いて、出力信号合成時のクロスフェー
ト処理、および切り換え動９− 作のヒステリシス特性付与処理を行なわせたものである
。

同図において、第７図と同様のものには同一符号を付し
である。２９は、ディジタル信号処理回路１３内に形成
されるディジタル演算によるディジタル単安定マルチバ
イブレータ相当の時定数回路である。これは、オーバー
フロー検出器２２Ａからのオーバーフロー検出出力が１
となったとき、自己の出力が１になっていないことを条
件として自己の出力を１に立ち上げ、所定時間この状態
を保持した後、自己の出力をＯに立ち下げるものである
。３０は、同じくディジタル信号処理回路１３内に形成
されるディジタル演算によるクロスフェーダである。こ
れは、２系統のディジタル信号を入力とし、これら各入
力に対しそれぞれ漸次逆変化する係数を乗算することに
より、２つの入力を切り換え合成していきこれらを緩や
かに入れ換えつつ出力していく機能、及び瞬時に入れ換
えることもできるようになっている。

次に、第８図の実施例の動作のうち、特に第７０ 図のものに追加された部分の動作を第９図の波形図を参
照して説明する。

当初、Ａ／Ｄ変換器１２Ａの出力が適正な動作範囲にあ
り、この出力が乗算器２１Ａで元のレベルに戻されクロ
スフェーダ３０を介してそのまま出力されているとする
。この時オーバーフロー検出器２２Ａの出力はＯであり
、時定数回路２９の出力もＯであるとする。

ここで、第９図（ａ）に示すように、アナログ入力信号
のレベルが変化してＡ／Ｄ変換器１２Ａの出力がオーバ
ーフローしたとすると、まず、オーバーフロー検出器２
２Ａの出力が、第９図（ｂ）に示すように、１に変化し
これが時定数回路２９に入力され、時定数回路２９の出
力は、第９図（ｃ）に示すように、瞬時に１゜どなる。

クロスフェーダ３０は、時定数回路２９の出力がＯから
１に変化した時には瞬時にその出力すべき信号をＡ／Ｄ
変換器１２Ｂの出力に変更するように設定されており、
かつ、この変更動作はＩＡ／Ｄ変換サイクルより短い時
間で完了するようになっているから、クロスフェーダ３
０の次の出力サンプルには、オーバーフローしたＡ、　
／　Ｄ変換器１２Ａの出力サンプルが現われることなく
、同一レベルのＡ／Ｄ変換器１２Ｂの出力サンプルに置
き換えられる。従って出力レベルに不連続は生しない。

時定数回路２９は、その出力が一旦１になるとその時点
から所定時間Ｔの間これを保持するようになっており、
その間オーバーフロー検出器２２Ａの出力がＯに戻って
もまた再び土となっても何らこれらには応答しない（第
９図（ｃ）参照）。

所定時間経過後オーバーフローが検出されていなければ
、時定数回路２９の出力はＯとなる。時定数回路２９の
出力がｌから○に変化すると、クロスフェーダ３０は、
第９図（ｄ）に示すように、Ａ／Ｄ変換器１２１３の出
力からＡ／Ｄ変換器１２Ａの出力へと、クロスフェート
を伴って、時間ｔをかけて漸次その出力を切り換えてい
く。これにより、Ａ／Ｄ変換器１２Ａ、１２Ｂの変換動
作レベルの相違による雑音レベルの変化は、聴感」二は
とんど目立つことがない（信号そのものは同一レベルで
処理されているから、クロスフェード処理の右前によっ
て出力状態が変化することはない）、。

ところで、クロスフェーダ３０が、時定数回路２９の出
力が○から１へ変化する際には、クロスフニー１〜させ
ることなく瞬時にその出力を切り換えているのは、最終
的な出力に絶対にオーバーフローした異常ねサンプルの
影響を及ぼさないため必要であるが、この場合、出力を
瞬時に切り換えるわけであるから、上述した雑音レベル
の変化はそのまま現われてしまう。これがあまり頻繁に
生しることは望ましくない。特に、アナログ入力信号が
、Ａ、　／　Ｄ変換器１２Ａの出力がオーバーフローす
るか否かの境界前後のレベルで頻繁に変化するような場
合、切り換えが頻繁に生し出力における雑音レベルが何
回も急変を繰り返すことは大きな問題となる。この実施
例によれば、時定数回路２９の作用により、−旦Ａ／Ｄ
変換器１２Ａの出力に切り換わったら、その直後にアナ
ログ入力信号のレベルが低下しても再度の出力切り換え
は行なわず、ある程度の時間Ａ／Ｄ変換器１２Ａの出３ 力を用い続けるという構成とすることにより、この問題
を解決している。

一１＝述したいくつかの実施例では、ディジタル信号処
理回路１３で行なう機能構成として、レベル差の判断、
クロスフェートを含む種々の出力信号合成、及びレベル
調整量の自動追従処理等を挙げたが、これ以外にも、例
えば、ディジタルフィルタによる信号へのエンファシス
特性の付与処理とか、ノイズリダクション等に応用でき
るティジタルコンプレッサ処理とかΔΣ形等のエビット
Ａ／Ｄ変換器を用いた際の後段デシメーション処理とか
というように、いわゆるディジタル信号処理といわれる
ものは全て融合させることが可能であり、その実用的効
果は極めて大きい。

〔発明の効果〕

この発明によれば、フローティング形式のＡ／Ｄ変換構
戊構成りダイナミックレンジの拡大及びＳ／Ｎの改善が
なされるとともに、信号経路ごとにＡ／Ｄ変換器が個別
に設けられ、これらが常に並列的に動作し、その全出力
は後段のディジタル４ 信号処理回路に入力されてこのディジタル信号処理回路
で、信号レベル判断および出力信号合成のための信号切
り換え等の一切の処理をディジタル的に行なうところの
ディジタルフローティング構成であるため、アナログ段
での信号切り換え等は一切不要で、アナログ歪等の発生
は最小限に防止でき、また、ディジタル段のレベル調整
はディジタル数値演算で行なうので、従来のように６ｄ
Ｂ単位等の制約は一切なく、処理データの最下位ビット
相当の微細値まで区分でき、アナログ段における付与ゲ
インに正確に一致させることが可能である。また、ディ
ジタル信号処理でのレベル判断および信号切り換えは、
簡単かつ極めて高速に処理できる。

【図面の簡単な説明】

第１図は、この発明のＡ／Ｄ変換装置の基本構成を示す
ブロック図、 第２図は、従来のＡ　／、　Ｄ変換装置を示すブロック
図、 第３図は、Ａ／Ｄ変換装置の特性図、 第４図は、ダイナミックレンジを拡大した場合のＡ／Ｄ
変換装置の特性図、 第５図は、この発明のＡ　／　Ｄ変換装置の第１の実施
例を示すブロック図、 第６図は、この発明のＡ／Ｄ変換装置の第２の実施例を
示すブロック図、 第７図は、この発明のＡ／Ｄ変換装置の第３の実施例を
示すブロック図、 第８図は、この発明のＡ／Ｄ変換装置の第４の実施例を
示すブロック図、 第９図は、第８図の装置の動作を説明するタイミングチ
ャートである。 １１Ａ、ＩＩＢ・・・レベル調整器 １２Ａ、１２Ｂ・・・Ａ／Ｄ変換器 １３・・・ディジタル信号処理回路 １４・・・レベル判断部 １５・・・出力信号合成部 ２１Ａ、２１Ｂ・・・ディジタル乗算器２２・・・オー
バーフロー検出器 ２３・・・セレクタ ２８　・ ２９　・ ３０　・ ・レベル差演算回路 ・時定数回路 ・クロスフェーダ

Claims (1)

1. 【特許請求の範囲】 同一のアナログ信号にそれぞれ異なるゲインを付与した
   異なるレベルのアナログ信号をそれぞれＡ／Ｄ変換した
   ディジタル信号のうち、前記Ａ／Ｄ変換の際に適正な動
   作範囲にあるディジタル信号を選択し、これに基づいて
   単一のリニアなディジタル信号を合成出力するようにし
   たＡ／Ｄ変換装置において、 前記Ａ／Ｄ変換の処理手段の後段には、ディジタル信号
   処理手段が接続されてなり、 前記Ａ／Ｄ変換の際に適正な動作範囲にあるディジタル
   信号を選択する手段、及び、前記単一のリニアなディジ
   タル信号を合成出力する手段が、前記ディジタル信号処
   理回路により構成されていることを特徴とするＡ／Ｄ変
   換装置。