JPH0344115A - D/a変換装置 - Google Patents
D/a変換装置Info
- Publication number
- JPH0344115A JPH0344115A JP17963889A JP17963889A JPH0344115A JP H0344115 A JPH0344115 A JP H0344115A JP 17963889 A JP17963889 A JP 17963889A JP 17963889 A JP17963889 A JP 17963889A JP H0344115 A JPH0344115 A JP H0344115A
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- digital
- level adjustment
- adjustment means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばディジタル信号に変換されたオーデ
ィオ信号を元のアナログ信号に変換するD/A変換装置
に関する。
ィオ信号を元のアナログ信号に変換するD/A変換装置
に関する。
従来のD/A変換装置は、一般に、変換ピッ1〜数の制
約から、ダイナミックレンジやS/Nが不足する欠点が
あった。
約から、ダイナミックレンジやS/Nが不足する欠点が
あった。
例えば、一般に用いられている16ビツトのD/A変換
装置のダイナミックレンジは、理論的には96dB程度
しかないが、現在実現可能なアナログ回路のダイナミッ
クレンジは120dB8度にまで達している。これから
みると、16ビノトのD/A変換装置の性能は遠く及ば
ないものである。
装置のダイナミックレンジは、理論的には96dB程度
しかないが、現在実現可能なアナログ回路のダイナミッ
クレンジは120dB8度にまで達している。これから
みると、16ビノトのD/A変換装置の性能は遠く及ば
ないものである。
すなわち、ディジタル信号の処理段階を考えれば、24
ビツト、32ピツ1〜等のビット数で処理を行なうこと
は容易であるが、その出口であるD/A変換装置におけ
る制約が多ビット化の大きなネックになっていた。
ビツト、32ピツ1〜等のビット数で処理を行なうこと
は容易であるが、その出口であるD/A変換装置におけ
る制約が多ビット化の大きなネックになっていた。
D/A変換装置の変換ビット数をハード的にこれ以上増
やすことは、現在のところ、トリミング技術等の面から
、相当の困難が伴うものである。
やすことは、現在のところ、トリミング技術等の面から
、相当の困難が伴うものである。
そこで、回路構成上、フローティングというダイナミッ
クレンジの拡大等のための工夫が提案されている。
クレンジの拡大等のための工夫が提案されている。
これは、変換すべきディジタル入力信号を、そのレベル
の大小に応じてディジタルレベルを適宜シフトして、D
/A変換するとともに、その際のD/A変換値とシフト
値の双方を情報として得、これらに基づき後段側で再び
逆シフトすることにより、リニアな連続的な信号として
再構成するものである。
の大小に応じてディジタルレベルを適宜シフトして、D
/A変換するとともに、その際のD/A変換値とシフト
値の双方を情報として得、これらに基づき後段側で再び
逆シフトすることにより、リニアな連続的な信号として
再構成するものである。
第2図は従来のD/A変換装置の構成を表わしている。
同図において1は入力されたディジタル信号のレベルを
ディジタル的に検出するレベル検出器、2は入力された
ディジタル信号のレベルを調整するために、そのビット
をシフトするビットシフタ、3は入力されたディジタル
信号をアナログ信号に変換するD/A変換器である。4
.5はアナログスイッチ等よりなる相互に連動して動作
するセレクタである。6.7.8は入力されたアナログ
信号に所定の係数ゲイン(−Gl)、(−02)、(−
03)(−Gl<−G2<−03)を付与して、所定の
レベルに調整する増幅器である。
ディジタル的に検出するレベル検出器、2は入力された
ディジタル信号のレベルを調整するために、そのビット
をシフトするビットシフタ、3は入力されたディジタル
信号をアナログ信号に変換するD/A変換器である。4
.5はアナログスイッチ等よりなる相互に連動して動作
するセレクタである。6.7.8は入力されたアナログ
信号に所定の係数ゲイン(−Gl)、(−02)、(−
03)(−Gl<−G2<−03)を付与して、所定の
レベルに調整する増幅器である。
しかしてディジタル入力信号はレベル検出器1を介して
ビットシフタ2に入力される。レベル検出器1は入力信
号のレベルをディジタル的に検出し、入力信号のレベル
が所定の基準値より小さいときは大きいレベルになるよ
うに、その検出結果に対応してビットシフタ2のビット
シフト量を制御する。ビットシフタ2によりディジタル
的に所定のレベルに増大、調整された信号はD/A変換
器3に入力され、アナログ信号に変換される。
ビットシフタ2に入力される。レベル検出器1は入力信
号のレベルをディジタル的に検出し、入力信号のレベル
が所定の基準値より小さいときは大きいレベルになるよ
うに、その検出結果に対応してビットシフタ2のビット
シフト量を制御する。ビットシフタ2によりディジタル
的に所定のレベルに増大、調整された信号はD/A変換
器3に入力され、アナログ信号に変換される。
セレクタ4.5は、ビットシフタ2によるレベル増大分
を補償する係数ゲインを有する増幅器を選択するように
、レベル検出器1の出力により制御される。例えば、ビ
ットシフタ2により1ビットシフトが行なわれたとき増
幅器6が、また、2ビツト又は3ビツトシフトのとき増
幅器7又は8が、各々選択される。従って、D/A変換
器3より出力されたアナログ信号は、増幅器6.7,8
のいずれかにより元のレベルに戻された後、出力される
。
を補償する係数ゲインを有する増幅器を選択するように
、レベル検出器1の出力により制御される。例えば、ビ
ットシフタ2により1ビットシフトが行なわれたとき増
幅器6が、また、2ビツト又は3ビツトシフトのとき増
幅器7又は8が、各々選択される。従って、D/A変換
器3より出力されたアナログ信号は、増幅器6.7,8
のいずれかにより元のレベルに戻された後、出力される
。
このようにすることにより、例えば、第3図に示すよう
な入出力特性のダイナミックレンジを有するD/A変換
器3を用いて、第4図に示すように、より広い範囲の信
号をD/A変換することができる。すなわち、ダイナミ
ックレンジが等価的に拡大されていることになる。また
、信号をより高いレベルに増幅した後、D/A変換して
いるので、S/Nを改善することができる。
な入出力特性のダイナミックレンジを有するD/A変換
器3を用いて、第4図に示すように、より広い範囲の信
号をD/A変換することができる。すなわち、ダイナミ
ックレンジが等価的に拡大されていることになる。また
、信号をより高いレベルに増幅した後、D/A変換して
いるので、S/Nを改善することができる。
従来の装置では、D/A変換の前後に行なわれるディジ
タル段のレベル調整量とアナログ段のレベル調整量とを
、予め正確に対応づけておく必要がある。これが正確に
なされていないと、出力信号におけるリニアリティが確
保されず、出力信号のレベルがセレクタ4.5の切り換
え時に、不連続になってしまう欠点があった。
タル段のレベル調整量とアナログ段のレベル調整量とを
、予め正確に対応づけておく必要がある。これが正確に
なされていないと、出力信号におけるリニアリティが確
保されず、出力信号のレベルがセレクタ4.5の切り換
え時に、不連続になってしまう欠点があった。
また、調整に際しては、アナログ素子のバラツキ等に対
処しなければむらないばかりでなく、仮りに、当初良好
に調整されていたとしても、経年変化による特性変化、
動作環境の温度変化による特性変化等が生じるため、調
整に完全を期するのは困難であった。
処しなければむらないばかりでなく、仮りに、当初良好
に調整されていたとしても、経年変化による特性変化、
動作環境の温度変化による特性変化等が生じるため、調
整に完全を期するのは困難であった。
従って、このような構成のD/A変換装置においてダイ
ナミックレンジの拡大範囲を変化させようとしても、出
力信号のレベルの連続性確保、すなわち、リニアリティ
の維持が極めて困難であった。
ナミックレンジの拡大範囲を変化させようとしても、出
力信号のレベルの連続性確保、すなわち、リニアリティ
の維持が極めて困難であった。
この発明は斯かる状況に鑑みなされたもので、上述した
調整の手間を一切不用にするとともに、使用者がダイナ
ミックレンジを任意の値に自由に設定、変更できるよう
にするものである。
調整の手間を一切不用にするとともに、使用者がダイナ
ミックレンジを任意の値に自由に設定、変更できるよう
にするものである。
請求項1に記載のD/A変換装置は、同一のディジタル
信号を、ディジタル演算により、異なるレベルのディジ
タル信号に調整して、各経路に出力するディジタルレベ
ル調整手段と、ディジタルレベル調整手段から出力され
る異なるレベルのディジタル信号を、各経路毎にアナロ
グ信号に変換するD/A変換手段と、D/A変換手段か
ら出力される異なるレベルのアナログ信号を、各経路毎
に所定のレベルにアナログ的に調整するアナログレベル
調整手段と、アナログレベル調整手段より出力される各
経路のアナログ信号のレベル差を求め、その差が零にな
るように、ディジタルレベル調整手段によるレベルの調
整を制御する制御手段と、アナログレベル調整手段より
出力される各経路のアナログ信号の1つを選択して出力
する選択手段とを備える。
信号を、ディジタル演算により、異なるレベルのディジ
タル信号に調整して、各経路に出力するディジタルレベ
ル調整手段と、ディジタルレベル調整手段から出力され
る異なるレベルのディジタル信号を、各経路毎にアナロ
グ信号に変換するD/A変換手段と、D/A変換手段か
ら出力される異なるレベルのアナログ信号を、各経路毎
に所定のレベルにアナログ的に調整するアナログレベル
調整手段と、アナログレベル調整手段より出力される各
経路のアナログ信号のレベル差を求め、その差が零にな
るように、ディジタルレベル調整手段によるレベルの調
整を制御する制御手段と、アナログレベル調整手段より
出力される各経路のアナログ信号の1つを選択して出力
する選択手段とを備える。
請求項2に記載のD/A変換装置は、アナログレベル調
整手段が、設定するレベルを外部から任意の値に調整可
能に構成されている。
整手段が、設定するレベルを外部から任意の値に調整可
能に構成されている。
請求項1に記載のD/A変換装置においては、同一のデ
ィジタル入力信号が、ディジタルレベル調整手段により
異なるレベルに調整された後、各々D/A変換手段によ
りD/A変換される。D/A変換手段の出力レベルはア
ナログレベル調整手段により再度調整される。ディジタ
ルレベル調整手段によるレベル調整量は、各アナログ信
号のレベル差が零となるように、制御手段により自動的
に制御される。
ィジタル入力信号が、ディジタルレベル調整手段により
異なるレベルに調整された後、各々D/A変換手段によ
りD/A変換される。D/A変換手段の出力レベルはア
ナログレベル調整手段により再度調整される。ディジタ
ルレベル調整手段によるレベル調整量は、各アナログ信
号のレベル差が零となるように、制御手段により自動的
に制御される。
従って、ディジタルレベル調整手段とアナログレベル調
整手段を対応させる調整が不用になる。
整手段を対応させる調整が不用になる。
また、請求項2に記載のD/A変換装置においては、ア
ナログレベル調整手段の設定レベルが外部から調整可能
であるので、使用者がレベル調整量を自由に設定、変更
して、ダイナミックレンジを可変とすることができる。
ナログレベル調整手段の設定レベルが外部から調整可能
であるので、使用者がレベル調整量を自由に設定、変更
して、ダイナミックレンジを可変とすることができる。
第i図はこの発明のD/A変換装置の第1の実施例の構
成を表わしている。同図においてIIA。
成を表わしている。同図においてIIA。
11Bは、ディジタル信号のレベルをディジタル演算に
より調整するディジタルレベル調整手段であり、各々入
力されるディジタル信号に所定の係数ゲインを付与して
出力する。12A、↓2BはD/A変換器であり、各々
ディジタルレベル調整手段LIA、IIBより出力され
るディジタル信号をアナログ信号に変換して出力する。
より調整するディジタルレベル調整手段であり、各々入
力されるディジタル信号に所定の係数ゲインを付与して
出力する。12A、↓2BはD/A変換器であり、各々
ディジタルレベル調整手段LIA、IIBより出力され
るディジタル信号をアナログ信号に変換して出力する。
13A。
13Bはアナログレベル調整手段であり、可変ゲイン構
成とされ、その係数ゲイン(−Ga)、(G b )
(G a < −G b )は、使用者が外部から任意
の値に設定、変更できるようになっている。
成とされ、その係数ゲイン(−Ga)、(G b )
(G a < −G b )は、使用者が外部から任意
の値に設定、変更できるようになっている。
14は選択手段であり、ディジタルレベル調整手段11
A、IIBの出力に対応して、アナログレベル調整手段
13A、13Bの出力を選択し、出力する。15は制御
手段であり、アナログレベル調整手段13A、13Bの
出力に対応してディジタルレベル調整手段11A、II
Bの調整レベルを制御する。
A、IIBの出力に対応して、アナログレベル調整手段
13A、13Bの出力を選択し、出力する。15は制御
手段であり、アナログレベル調整手段13A、13Bの
出力に対応してディジタルレベル調整手段11A、II
Bの調整レベルを制御する。
しかして所定ビット数のディジタル人力信すは、ディジ
タルレベル調整手段11A、IIBに入力され、ディジ
タル演算により、所定の係数ゲインが付与され、異なる
より大きいレベルに調整される。ディジタルレベル調整
手段LIA、LIBにより、各々異なるレベルに調整さ
れたディジタル信号は、対応する経路のD/A変換器1
2A、12Bによりディジタル信号からアナログ信号に
変換された後、アナログレベル調整手段13A、、13
Bに入力される。
タルレベル調整手段11A、IIBに入力され、ディジ
タル演算により、所定の係数ゲインが付与され、異なる
より大きいレベルに調整される。ディジタルレベル調整
手段LIA、LIBにより、各々異なるレベルに調整さ
れたディジタル信号は、対応する経路のD/A変換器1
2A、12Bによりディジタル信号からアナログ信号に
変換された後、アナログレベル調整手段13A、、13
Bに入力される。
アナログレベル調整手段13A、■3Bは、入力された
アナログ信号に、所定の係数ゲイン(−Ga)、(−G
b)を付与し、そのレベルを減衰させた後、選択手段1
4に出力する。
アナログ信号に、所定の係数ゲイン(−Ga)、(−G
b)を付与し、そのレベルを減衰させた後、選択手段1
4に出力する。
制御手段15は、アナログレベル調整手段13A、13
Bが出力するアナログ信号のレベルの差を検出し、その
検出結果に対応して、アナログレベル調整手段13A、
13Bのアナログ出力のレベル差が零になるように、デ
ィジタルレベル調整手段11A、IIBの調整レベル(
係数ゲイン)を制御する。
Bが出力するアナログ信号のレベルの差を検出し、その
検出結果に対応して、アナログレベル調整手段13A、
13Bのアナログ出力のレベル差が零になるように、デ
ィジタルレベル調整手段11A、IIBの調整レベル(
係数ゲイン)を制御する。
これにより、ディジタルレベル調整手段11A。
11Bの係数ゲインは、アナログレベル調整手段13A
、13Bの係数ゲイン(−Ga)、(−Gb)と相補的
な値Ga、Gbに、各々自動的に設定される。
、13Bの係数ゲイン(−Ga)、(−Gb)と相補的
な値Ga、Gbに、各々自動的に設定される。
一方、選択手段14は、ディジタルレベル調整手段11
A、IIBの出力をモニタし、歪が生じない範囲で、よ
り高いレベルの信号がいずれであるかを検出する。そし
て、その検出結果に対応して、アナログレベル調整手段
13A又は13Bの出力のうちの一方を選択し、出力す
る。
A、IIBの出力をモニタし、歪が生じない範囲で、よ
り高いレベルの信号がいずれであるかを検出する。そし
て、その検出結果に対応して、アナログレベル調整手段
13A又は13Bの出力のうちの一方を選択し、出力す
る。
上述したように、ディジタルレベル調整手段IIA、I
IBの係数ゲインは、アナログレベル調整手段13A、
1311の係数ゲインと相補的な値に設定される。従っ
て、ディジタルレベル調整手段11A、ILBにより増
大されたレベルは、アナログレベル調整手段13A、1
3Bによりその増大分だけ戻され、元のレベルになる。
IBの係数ゲインは、アナログレベル調整手段13A、
1311の係数ゲインと相補的な値に設定される。従っ
て、ディジタルレベル調整手段11A、ILBにより増
大されたレベルは、アナログレベル調整手段13A、1
3Bによりその増大分だけ戻され、元のレベルになる。
これにより、アナログレベル調整手段13A、13Bが
出力するアナログ信号のレベルは同一となる。
出力するアナログ信号のレベルは同一となる。
第5図はこの発明のD/A変換装置の第2の実施例の構
成を示している。
成を示している。
この実施例においては、第1図の実施例におけるディジ
タルレベル調整手段11Bとアナログレベル調整手段1
3Bが省略されている。換言すれば、ディジタルレベル
調整手段11Bとアナログレベル調整手段13Bの係数
ゲインが、各々1に設定されている。また、ディジタル
レベル調整手段11Aとして乗算器21Aが、アナログ
レベル調整手段13Aとして増幅器23Aが、各々用い
られている。
タルレベル調整手段11Bとアナログレベル調整手段1
3Bが省略されている。換言すれば、ディジタルレベル
調整手段11Bとアナログレベル調整手段13Bの係数
ゲインが、各々1に設定されている。また、ディジタル
レベル調整手段11Aとして乗算器21Aが、アナログ
レベル調整手段13Aとして増幅器23Aが、各々用い
られている。
さらに、選択手段14は、増幅器23Aの出力と、D/
A変換器12Bの出力の一方を選択するセレクタ14A
と1乗算器21Aのディジタル出力のオーバーフローの
有無(又はオーバーフロー状態に近づいたか否か)を検
出するオーバーフロー検出器14Bとにより構成されて
いる。例えばアナログスイッチ等よりなるセレクタ14
Aは、オーバーフロー検出器14Bの出力に対応して切
り換えられるようになっている。
A変換器12Bの出力の一方を選択するセレクタ14A
と1乗算器21Aのディジタル出力のオーバーフローの
有無(又はオーバーフロー状態に近づいたか否か)を検
出するオーバーフロー検出器14Bとにより構成されて
いる。例えばアナログスイッチ等よりなるセレクタ14
Aは、オーバーフロー検出器14Bの出力に対応して切
り換えられるようになっている。
その他の構成は第1図における場合と同様である。
しかして、ディジタル入力信号は1乗算器2↓Aにより
所定の係数ゲインが付与され、そのレベルが増大された
後、D/A変換器12Aに人力され、アナログ信号に変
換される。D/A変換器12Aの出力は増幅器23Aに
入力され、所定の係数ゲイン(−0a)が付与され、そ
のレベルが減衰された後、セレクタ14Aの一方の入力
に但給される。
所定の係数ゲインが付与され、そのレベルが増大された
後、D/A変換器12Aに人力され、アナログ信号に変
換される。D/A変換器12Aの出力は増幅器23Aに
入力され、所定の係数ゲイン(−0a)が付与され、そ
のレベルが減衰された後、セレクタ14Aの一方の入力
に但給される。
また、D/A変換器12Bには、ディジタル入力信号が
そのままのレベル(係数ゲイン1が付与されたレベル)
で入力され、アナログ信号に変換される。このアナログ
信号はセレクタ14Aの他方の入力に供給される。
そのままのレベル(係数ゲイン1が付与されたレベル)
で入力され、アナログ信号に変換される。このアナログ
信号はセレクタ14Aの他方の入力に供給される。
制御手段上5は、先ず、D/A変換器12Bのアナログ
出力と増幅器23Aのアナログ出力のレベル差を求める
。次に、制御手段15は、求めたレベル差に基づき、そ
の差が零となるように1乗算器2LAの係数ゲインを制
御する。この制御手段15は、例えば、差動増幅器と、
その出力をディジタル信珍量として乗算器2LA側へ知
らしめる構成とから成る。その結果、′増幅器23Aの
出力信号のレベルが、D/A変換器12Bの出力信号の
レベルに一致するようになる。換言すれば、増幅器23
Aの係数ゲインを(−Ga)とするとき、乗算器2LA
の係数ゲインは相補的にGaとなり、増幅器23Aの出
力は、乗算器21Aにより係数ゲインGaが付与される
前の元のレベルに戻されることになる。
出力と増幅器23Aのアナログ出力のレベル差を求める
。次に、制御手段15は、求めたレベル差に基づき、そ
の差が零となるように1乗算器2LAの係数ゲインを制
御する。この制御手段15は、例えば、差動増幅器と、
その出力をディジタル信珍量として乗算器2LA側へ知
らしめる構成とから成る。その結果、′増幅器23Aの
出力信号のレベルが、D/A変換器12Bの出力信号の
レベルに一致するようになる。換言すれば、増幅器23
Aの係数ゲインを(−Ga)とするとき、乗算器2LA
の係数ゲインは相補的にGaとなり、増幅器23Aの出
力は、乗算器21Aにより係数ゲインGaが付与される
前の元のレベルに戻されることになる。
乗算器21Aにおけるディジタル演算の精度は、拡大さ
れたダイナミックレンジを上回るダイナミックレンジが
要求される。すなわち、ディジタルレベル調整等により
生ずる1/2LSr3以下の丸め雑音が、拡大されたダ
イナミックレンジに現われてこない程度のダイナミック
レンジを有する必要がある。例えば、入力されるディジ
タル信号のビット数が16ビツトである場合、乗算器2
LAの内部における演算を、24ビツトで行なう。
れたダイナミックレンジを上回るダイナミックレンジが
要求される。すなわち、ディジタルレベル調整等により
生ずる1/2LSr3以下の丸め雑音が、拡大されたダ
イナミックレンジに現われてこない程度のダイナミック
レンジを有する必要がある。例えば、入力されるディジ
タル信号のビット数が16ビツトである場合、乗算器2
LAの内部における演算を、24ビツトで行なう。
上述した動作は、D/A変換滞12A、12Bのいずれ
の入力にもオーバーフローが発生していないとすれば、
乗算器21Aと増幅器23Aが付与する係数ゲインの値
の如何に拘らず、正しく行むわれる。従って、ディジタ
ルレベル調″N量はアナログレベル調整量に常に自動的
に追従し、乗算器2LAの前の信号レベルと、増幅器2
3Aの出力の信号レベルは一致する。
の入力にもオーバーフローが発生していないとすれば、
乗算器21Aと増幅器23Aが付与する係数ゲインの値
の如何に拘らず、正しく行むわれる。従って、ディジタ
ルレベル調″N量はアナログレベル調整量に常に自動的
に追従し、乗算器2LAの前の信号レベルと、増幅器2
3Aの出力の信号レベルは一致する。
D/A変換器12Aの入力にオーバーフローが発生して
いるとき、オーバーフローした入力は、最!ト、D/A
変換器12Aが本来処理しようとしている入力信号の真
のレベルを反映していない。
いるとき、オーバーフローした入力は、最!ト、D/A
変換器12Aが本来処理しようとしている入力信号の真
のレベルを反映していない。
その結果、信号レベルの差を求め、かつこのレベル差に
対応して乗算器21Aの係数ゲインを調整すること自体
に何等意味が無くなるばかりでなく、むしろ回路動作の
平衡状態を乱すため悪影響が大きくなる。
対応して乗算器21Aの係数ゲインを調整すること自体
に何等意味が無くなるばかりでなく、むしろ回路動作の
平衡状態を乱すため悪影響が大きくなる。
従って、このような場合には、係数ゲインGaとしてオ
ーバーフロー直前の値が保持され、その値を用いて演算
が行なわれるようになっている。
ーバーフロー直前の値が保持され、その値を用いて演算
が行なわれるようになっている。
オーバーフローが回復するまでの間、オーバーフロー直
前の自動追従状態が保持されることにむるが、実用上不
都合は発生しない。
前の自動追従状態が保持されることにむるが、実用上不
都合は発生しない。
オーバーフロー検出器上4Bがオーバーフローを検出し
ていないとき、セレクタ14Aは図中上側に切り換わり
、オーバーフローが検出されたとき、図中下側に切り換
わる。その結果、オーバーフローが検出されない限り、
ディジタル入力信号のレベルを増大させてD/A変換し
たアナログ信号が選択、出力されるので、結果としてD
/A変換のダイナミックレンジが拡大され、また、動作
のS/Nも向上する。
ていないとき、セレクタ14Aは図中上側に切り換わり
、オーバーフローが検出されたとき、図中下側に切り換
わる。その結果、オーバーフローが検出されない限り、
ディジタル入力信号のレベルを増大させてD/A変換し
たアナログ信号が選択、出力されるので、結果としてD
/A変換のダイナミックレンジが拡大され、また、動作
のS/Nも向上する。
増幅器23Aが付与する係数ゲイン(−Ga)を外部か
ら強制的に変化させた場合でも、ディジタルレベル調整
量はアナログレベル調整量に自動追従するから、使用者
が係数ゲイン(−Gb)を任意。
ら強制的に変化させた場合でも、ディジタルレベル調整
量はアナログレベル調整量に自動追従するから、使用者
が係数ゲイン(−Gb)を任意。
の値に調整しても、セレクタ↓4Aに供給される2系統
の信号レベルは;;tに同一となる。これにより、これ
らを選択的に切り換えて合成される出力信号は、そのレ
ベルの連続性が保証される。すなわち、使用者は、出力
のりニアリティを確保しつつ、そのダイナミックレンジ
を任意に拡大又は縮小し、所望のものとすることができ
る。
の信号レベルは;;tに同一となる。これにより、これ
らを選択的に切り換えて合成される出力信号は、そのレ
ベルの連続性が保証される。すなわち、使用者は、出力
のりニアリティを確保しつつ、そのダイナミックレンジ
を任意に拡大又は縮小し、所望のものとすることができ
る。
このように、第5図の構成によれば、アナログレベル調
整量にディジタルレベル調整量が内勤追従するフローテ
ィング型り/A変換装置が実現できるが、この構成は、
さらに次のような効果も有している。
整量にディジタルレベル調整量が内勤追従するフローテ
ィング型り/A変換装置が実現できるが、この構成は、
さらに次のような効果も有している。
第2図に示した従来の構成では、ディジタル的に信号の
レベルを増大するのに、ビットシフタを用いているので
、信号レベルはl/2倍又は2倍というように、6dB
を単位としなければならす、それより微細に区分するこ
とができなかった。これにより、ダイナミックレンジの
調整に際して、分解能をそれ程細かくすることができな
かった。
レベルを増大するのに、ビットシフタを用いているので
、信号レベルはl/2倍又は2倍というように、6dB
を単位としなければならす、それより微細に区分するこ
とができなかった。これにより、ダイナミックレンジの
調整に際して、分解能をそれ程細かくすることができな
かった。
また、アナログ段のレベル調整を正確に2倍。
l/2倍というように設定することは実際には不可能で
、多少のバラツキが発生してしまうことは避けられない
ところであるにも拘らず、ディジタル段のレベル調整能
力が実質的に所定値に固定されており、結果として、出
力レベルの連続性を確保することが困難になる。
、多少のバラツキが発生してしまうことは避けられない
ところであるにも拘らず、ディジタル段のレベル調整能
力が実質的に所定値に固定されており、結果として、出
力レベルの連続性を確保することが困難になる。
これに対して、第5図のような構成によれば、ディジタ
ル段のレベル調整をディジタル数値演算により行なって
いるので、6dB単位等の制約は一切然く、処理データ
の最下位ビット相当の微細値まで区分することができる
。このことは、上辻したレベル調vi量の内勤追従機能
とも相俟って、出力レベルの連続性を高精度で確保する
ことができろ根拠にもなっている。
ル段のレベル調整をディジタル数値演算により行なって
いるので、6dB単位等の制約は一切然く、処理データ
の最下位ビット相当の微細値まで区分することができる
。このことは、上辻したレベル調vi量の内勤追従機能
とも相俟って、出力レベルの連続性を高精度で確保する
ことができろ根拠にもなっている。
第6図はこの発明のD/A変換装置の第3の実施例の構
成を表わしている。この実施例においては、第5図の実
施例における増幅A’rt 23Aが省略され、その代
わりに、増幅器23BがD/A変換器12Bの出力に接
続されている。その他の構成は第5図における場合と同
様である。
成を表わしている。この実施例においては、第5図の実
施例における増幅A’rt 23Aが省略され、その代
わりに、増幅器23BがD/A変換器12Bの出力に接
続されている。その他の構成は第5図における場合と同
様である。
この場合、制御手段15は、増幅R) 2313の出力
とD/A変換器1.2Aの出力とを比較し、両省の差が
零になるように、乗算!!72 L Aの係数ゲインを
制御する。すなわち、増11d器23■3の係数ゲイン
をGbとするとき、乗算m 21 Aの係数ゲインGa
は、Gbと等しい値に設定される。
とD/A変換器1.2Aの出力とを比較し、両省の差が
零になるように、乗算!!72 L Aの係数ゲインを
制御する。すなわち、増11d器23■3の係数ゲイン
をGbとするとき、乗算m 21 Aの係数ゲインGa
は、Gbと等しい値に設定される。
第1図及び第5図の実施例の場合、入力信シ)と出力信
号のレベル比は1対■になる。これに対して、この実施
例の場合、入力信号と出力信号のレベル比はl対Gbと
なる。しかしながらこの場合も、セレクタ14Aに入力
される2経路の信号のレベルが同一となるので、出力レ
ベルが不連続になるようなことはない。
号のレベル比は1対■になる。これに対して、この実施
例の場合、入力信号と出力信号のレベル比はl対Gbと
なる。しかしながらこの場合も、セレクタ14Aに入力
される2経路の信号のレベルが同一となるので、出力レ
ベルが不連続になるようなことはない。
以上のように、請求頂上に記載の1〕/A変換装置によ
れば、ディジタルレベル調整手段とアナログレベル調整
手段により、所謂フローティング形式の構成としたので
、ダイナミックレンジの拡大とS/Nの改善がなされる
とともに、ディジタルレベル調整量をアナログレベル調
整量に常に自動追従させるようにしたので、従来のよう
に、これらを予め正確に対応づけておく必要がなく、蝕
調整にすることができる。また、出力信号のリニアリテ
ィも極めて良好にすることができる。
れば、ディジタルレベル調整手段とアナログレベル調整
手段により、所謂フローティング形式の構成としたので
、ダイナミックレンジの拡大とS/Nの改善がなされる
とともに、ディジタルレベル調整量をアナログレベル調
整量に常に自動追従させるようにしたので、従来のよう
に、これらを予め正確に対応づけておく必要がなく、蝕
調整にすることができる。また、出力信号のリニアリテ
ィも極めて良好にすることができる。
さらに、請求項2に記載のD/A変換装置によれば、ア
ナログレベル調整量を外部から強制的に変更することが
できるようにしたので、使用者がD/A変換のダイナミ
ックレンジを任意に拡大。
ナログレベル調整量を外部から強制的に変更することが
できるようにしたので、使用者がD/A変換のダイナミ
ックレンジを任意に拡大。
縮小することが可能になる。
第1図はこの発明のD/A変換装置の第1の実施例の構
成を示すブロック図、 第2図は従来のD/A変換装置の一例の構成を示すブロ
ック図、 第3図は第2図のD/A変換器の特性図、第4図は第2
図のD/A変換装置の特性図、第5図はこの発明のD/
A変換装置の第2の実施例の構成を示すブロック図、 第6図はこの発明のD/A変換装置の第3の実施例の構
成を示すブロック図である。 l・・・レベル検出器 2・・・ビットシフタ 3・・・D/A変換器 4.5・・・セレクタ 6.7.8・・・増幅器 11A、IIB・・・ディジタルレベル調整手段12A
、12B・・・D/A変換器 13A。 14 ・ ・ 14A ・ 14B ・ l 5 ・ ・ 2LA ・ 23A。 13B・・・アナログレベル調整手段 ・選択手段 ・・セレクタ ・・オーバーフロー検出器 ・制御手段 ・・乗算器 23B・・・増幅Pl+
成を示すブロック図、 第2図は従来のD/A変換装置の一例の構成を示すブロ
ック図、 第3図は第2図のD/A変換器の特性図、第4図は第2
図のD/A変換装置の特性図、第5図はこの発明のD/
A変換装置の第2の実施例の構成を示すブロック図、 第6図はこの発明のD/A変換装置の第3の実施例の構
成を示すブロック図である。 l・・・レベル検出器 2・・・ビットシフタ 3・・・D/A変換器 4.5・・・セレクタ 6.7.8・・・増幅器 11A、IIB・・・ディジタルレベル調整手段12A
、12B・・・D/A変換器 13A。 14 ・ ・ 14A ・ 14B ・ l 5 ・ ・ 2LA ・ 23A。 13B・・・アナログレベル調整手段 ・選択手段 ・・セレクタ ・・オーバーフロー検出器 ・制御手段 ・・乗算器 23B・・・増幅Pl+
Claims (2)
- (1)同一のディジタル信号を、ディジタル演算により
、異なるレベルのディジタル信号に調整して、各経路に
出力するディジタルレベル調整手段と、前記ディジタル
レベル調整手段から出力される異なるレベルのディジタ
ル信号を、各経路毎にアナログ信号に変換するD/A変
換手段と、 前記D/A変換手段から出力される異なるレベルのアナ
ログ信号を、各経路毎に所定のレベルにアナログ的に調
整するアナログレベル調整手段と、前記アナログレベル
調整手段より出力される各経路のアナログ信号のレベル
差を求め、その差が零になるように、前記ディジタルレ
ベル調整手段によるレベルの調整を制御する制御手段と
、前記アナログレベル調整手段より出力される各経路の
アナログ信号の1つを選択して出力する選択手段とを備
えるD/A変換装置。 - (2)前記アナログレベル調整手段は、設定するレベル
を外部から任意の値に調整可能に構成されている請求項
1に記載のD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17963889A JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | D/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17963889A JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | D/a変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0344115A true JPH0344115A (ja) | 1991-02-26 |
JPH0793579B2 JPH0793579B2 (ja) | 1995-10-09 |
Family
ID=16069268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17963889A Expired - Fee Related JPH0793579B2 (ja) | 1989-07-11 | 1989-07-11 | D/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0793579B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027482B1 (en) | 1999-06-02 | 2006-04-11 | Nec Corporation | Transmitter with means for complementarily scaling the input and output signals of a D/A converter |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214183A (ja) * | 1998-01-22 | 1999-08-06 | Hochiki Corp | 発光回路 |
JP3726574B2 (ja) | 1999-08-05 | 2005-12-14 | ヤマハ株式会社 | D/a変換装置 |
US9425747B2 (en) * | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
-
1989
- 1989-07-11 JP JP17963889A patent/JPH0793579B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027482B1 (en) | 1999-06-02 | 2006-04-11 | Nec Corporation | Transmitter with means for complementarily scaling the input and output signals of a D/A converter |
Also Published As
Publication number | Publication date |
---|---|
JPH0793579B2 (ja) | 1995-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH065819B2 (ja) | A/d変換装置 | |
US7595692B2 (en) | Automatic gain control circuit | |
JP2005167380A (ja) | 音声信号処理装置及び音声信号処理方法 | |
EP1148637A2 (en) | Level adjustment circuit | |
JPH0332226A (ja) | A/d変換装置 | |
JPH0344115A (ja) | D/a変換装置 | |
JPH10233628A (ja) | フィードフォワード増幅器 | |
US6121830A (en) | Regulating the gain of a circuit including a programmable current amplifier using a control signal | |
JPS60212013A (ja) | 多段増幅器 | |
JPH04354202A (ja) | 再生音レベル自動制御回路及びその方法 | |
KR20010092678A (ko) | 가변 이득 전력 증폭기에 이득 제어 신호를 제공하는 방법및 가변 이득 전력 증폭기 출력 시스템 | |
JPH09153748A (ja) | 音量可変装置 | |
JPH01293011A (ja) | ゲイン可変d/a変換装置 | |
JPH07105679B2 (ja) | オーディオ装置 | |
US6246279B1 (en) | Output amplitude control circuit | |
JPH04288716A (ja) | 自動レベル制御回路の出力レベル可変装置 | |
JP2629386B2 (ja) | 自動利得制御回路 | |
JP2009207083A (ja) | 増幅回路 | |
JPH0690124A (ja) | 自動利得制御装置 | |
JPH0786943A (ja) | 利得制御機能付ad変換装置 | |
JPH0650821B2 (ja) | D/a変換器 | |
JPH0445006B2 (ja) | ||
JP2712183B2 (ja) | 振幅圧縮伸長回路 | |
JP2003188741A (ja) | 通信装置の送信出力制御回路及び方法 | |
JP2001211125A (ja) | 検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |