JP2009207083A - 増幅回路 - Google Patents

Abstract

【課題】効率的に小ステップの出力制御を行う。
【解決手段】所定のステップでゲインが変更可能なアナログのゲイン可変アンプ（ＰＧＡ）１０の出力をＡ／Ｄ変換器１２でデジタルデータに変換する。Ａ／Ｄ変換器１２から出力されるデジタルデータから、小ステップ変更部（＋０．５ｄＢ回路）１４により前記ゲイン可変アンプ１０のステップより小さなステップで変更した出力を得る。そして、小ステップ変更部１４の出力と、Ａ／Ｄ変換器の出力を選択手段（スイッチ回路）１６において、選択する。これによって、ゲイン可変アンプ１０のステップより小さなステップでの出力制御を行う。
【選択図】図１

Description

本発明は、増幅回路のゲイン調整に関する。

従来より、出力信号の振幅が設定された振幅になるようにアンプの増幅率を自動的に調整するオートレベルコントロール（ＡＬＣ）が知られており、音声信号の増幅回路などに広く採用されている。なお、ＡＬＣは、オートゲインコントロール（ＡＧＣ）とも呼ばれる。

このＡＬＣでは、制御信号に応じてゲインがコントロールされるプログラマブルゲインアンプ（ＰＧＡ）のゲインを出力信号のレベルに応じて変更することで出力信号の振幅を所定値に制御する。

特開２００６−４１７３２号公報

ここで、アナログのＰＧＡでは、スイッチで回路を切り換えアンプの増幅率を制御している。従って、ステップを細かくするとそれだけ回路規模が大きくなり、寄生容量が増大して特性が劣化し、またコストアップとなる。

本発明は、所定のステップでゲインが変更可能なアナログのゲイン可変アンプと、ゲイン可変アンプの出力をデジタルデータに変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力されるデジタルデータについて、前記ゲイン可変アンプのステップより小さなステップの変更を行う小ステップ変更部と、この小ステップ変更部の出力と、この小ステップ変更部による変更を行っていないＡ／Ｄ変換器の出力のいずれかを選択する選択手段と、を有し、ゲイン可変アンプのステップより小さなステップでの出力制御を行うことを特徴とする。

また、前記Ａ／Ｄ変換器は、デルタシグマ（ΔΣ）変調器とこのΔΣ変調器の出力を処理する複数のデシメーションフィルタからなるΔΣタイプであり、前記小ステップ変更部は１段目のデシメーションフィルタの出力について、小ステップの変更を行うことが好適である。

本発明によれば、アナログのゲイン可変アンプについてのステップを比較的大きめにしておいて、デジタルの変更により細かなゲインコントロールが行える。

以下、本発明の実施形態について、図面に基づいて説明する。

図１は、実施形態の構成を示す図である。アナログの入力信号（例えば、オーディオ信号）は、ゲイン可変アンプであるＰＧＡ１０に入力され、増幅後の出力信号が出力端に得られる。ＰＧＡは、増幅率がステップ的に切り換えられる増幅回路であって、各種の公知の回路が利用できる。例えば、スイッチで入力抵抗または／および帰還抵抗の抵抗値を切り換えるものなどが採用可能である。

ＰＧＡ１０の出力は、Ａ／Ｄ変換器１２に入力され、デジタル信号に変換される。Ａ／Ｄ変換器１２の出力であるデジタル信号は、＋０．５ｄＢ回路１４に入力される。この＋０．５ｄＢ回路１４は、デジタル信号に対し所定の係数（約１．０６）を乗算して、＋０．５ｄＢの信号を生成する。なお、この乗算は、どのような回路で行ってもよく、演算速度についての要求が厳しくなく、回路規模を縮小したい場合には、ビットシフトと加算によって行うことが好適である。

Ａ／Ｄ変換器１２の出力と＋０．５ｄＢ回路１４の出力は、スイッチ回路１６に入力される。このスイッチ回路１６は、２つの入力のいずれかを選択して出力する。このスイッチ回路１６の出力は、例えばデジタル信号プロセッサ（ＤＳＰ）などに入力され、各種の処理が施される。

ＰＧＡ１０の出力は、デジタル検波回路１８に入力され、ここで信号レベルが検波される。検波されて得られた信号レベル値は制御回路２０に入力される。制御回路２０は、デジタル検波回路１８からの信号レベル値を予め設定された基準値と比較し、ＰＧＡ１０のステップを制御する第１制御信号およびスイッチ回路１６の切り換えを制御する第２制御信号を発生する。

信号レベル値の方が基準値より大きい場合で、スイッチ回路１６がＡ／Ｄ変換器１２の出力を選択していた場合には、ＰＧＡ１０にゲインを１ステップ下げる第１制御信号を送り、スイッチ回路１６に＋０．５ｄＢ回路１４の出力を選択する第２制御信号を送る。信号レベル値の方が基準値より大きい場合で、スイッチ回路１６が＋０．５ｄＢ回路１４出力を選択していた場合には、ＰＧＡ１０にゲインをそのまま維持する第１制御信号を送り、スイッチ回路１６にＡ／Ｄ変換器１２の出力を選択する第２制御信号を送る。

信号レベル値の方が基準値より小さい場合で、スイッチ回路１６がＡ／Ｄ変換器１２の出力を選択していた場合には、ＰＧＡ１０にゲインを維持する第１制御信号を送り、スイッチ回路１６に＋０．５ｄＢ回路１６の出力を選択する第２制御信号を送る。信号レベル値の方が基準値より小さい場合で、スイッチ回路１６が＋０．５ｄＢ回路１４出力を選択していた場合には、ＰＧＡ１０にゲインを１ステップ上げる第１制御信号を送り、スイッチ回路１６にＡ／Ｄ変換器１２の出力を選択する第２制御信号を送る。なお、＋０．５ｄＢではなく、−０．５ｄＢでも同様の処理を行うことができる。

ここで、第２制御信号をスイッチ回路１６に送る経路には、遅延回路２２が配置されている。これは、Ａ／Ｄ変換器１２における遅延時間を考慮して、ＰＧＡ１０のゲイン変更とスイッチ回路１６の切り換えのタイミングを合致させるためである。すなわち、Ａ／Ｄ変換器１２における遅延時間分遅延回路２２が第２制御信号を遅らせることで、ＰＧＡ１０のゲイン変更とスイッチ回路１６の切り換えを同期して、出力の信号レベルが２度に渡って変化することを防止することができる。なお、遅延回路は、アナログでもデジタルでもよく、各種の回路を利用することができる。

このようにして、ＰＧＡ１０の１ステップを１ｄＢとしておいても、＋０．５ｄＢ回路１４を利用することで、出力信号を１ステップ０．５ｄＢで調整することが可能となる。従って、アナログ回路であるＰＧＡ１０の回路規模を増大させずに、細かいステップでのＡＬＣ制御が行える。

また、Ａ／Ｄ変換器１２としては、デルタシグマ（ΔΣ）タイプの好適である。このデルタΣタイプのＡ／Ｄ変換器では、図２に示すように、まずΔΣ変調部２４において、ΔΣ変調がなされる。また、このΔΣ変調部２４の後に複数段（例えば４段）のデシメーションフィルタ２６が設けられるが、本実施形態では、ΔΣ変調部２４の後で１段目のデシメーションフィルタ２６の後にスイッチ回路１６を挿入配置している。そして、１段目のデシメーションフィルタ２６の出力について＋０．５ｄＢ回路１４に入力し、その出力をスイッチ回路１６に入力している。このため、スイッチ回路１６において、１段目のデシメーションフィルタ２６の出力について、＋０．５ｄＢとするか否かを制御することができる。そこで、デシメーションフィルタ２６による遅延時間を最小限に抑えることができ、遅延回路２４を設けなくても、ＰＧＡ１０のゲインの変更と＋０．５ｄＢのタイミングをほぼ合わせることができる。

なお、小ステップは、０．５ｄＢの１つとしたが、ＰＧＡ１０のステップを３以上に分割する小ステップを設け、アナログの１ステップの中において複数のデジタルによる小ステップの変更を行うことで、より細かな調整を行ってもよい。

実施形態の構成を示す図である。 Ａ／Ｄ変換器１２の構成例を示す図である。

符号の説明

１０ ＰＧＡ、１２ Ａ／Ｄ変換器、１４ ＋０．５ｄＢ回路、１６ スイッチ回路、１８ デジタル検波回路、２０ 制御回路、２４ ΔΣ変調部、２６ デシメーションフィルタ。

Claims (2)

1. 所定のステップでゲインが変更可能なアナログのゲイン可変アンプと、
   ゲイン可変アンプの出力をデジタルデータに変換するＡ／Ｄ変換器と、
   Ａ／Ｄ変換器から出力されるデジタルデータについて、前記ゲイン可変アンプのステップより小さなステップの変更を行う小ステップ変更部と、
   この小ステップ変更部の出力と、この小ステップ変更部による変更を行っていないＡ／Ｄ変換器の出力のいずれかを選択する選択手段と、
   を有し、
   ゲイン可変アンプのステップより小さなステップでの出力制御を行うことを特徴とする増幅回路。
2. 請求項１に記載の増幅回路において、
   前記Ａ／Ｄ変換器は、デルタシグマ（ΔΣ）変調器とこのΔΣ変調器の出力を処理する複数のデシメーションフィルタからなるΔΣタイプであり、前記小ステップ変更部は１段目のデシメーションフィルタの出力について、小ステップの変更を行うことを特徴とする増幅回路。

Images