JP2006350754A - 基準電圧供給回路および電子機器 - Google Patents

Abstract

【課題】基準電圧を被供給回路５に供給する基準電圧供給回路において、供給電流による基準電圧変動を抑圧できるようにする。
【解決手段】基準電圧Ｖrefoutを各被供給回路５に供給する際に流れる供給電流Ｉrefoutを相殺電流判定部４２で監視し、供給電流Ｉrefoutに対応した検知電流を取得し、相殺電流供給部４４にて、供給電流Ｉrefoutと同じ大きさのキャンセル電流を生成する。これを逆相でバッファアンプ２０の出力側に流すことで供給電流Ｉrefoutを相殺する。供給電流Ｉrefoutがバッファアンプ２０側に流れることを抑圧でき、バッファアンプ２０の出力インピーダンスとの積が小さくなり、結果として、大元の基準電圧Ｖrefoutに対する基準電圧Ｖrefoutの変動を抑圧できる。
【選択図】図２

Description

本発明は、基準電圧供給回路と、この基準電圧供給回路を利用した、増幅回路などの信号処理回路を搭載した撮像装置を始めとする各種の電子機器に関する。より詳細には、単一電源での使用を前提とする増幅回路を始めとする各種の信号処理回路に所定の大きさの精度のよい安定した基準電圧を供給する仕組みに関する。

増幅回路などの各種の信号処理回路を搭載した撮像装置を始めとする各種の電子機器においては、動作点を設定するべく、信号処理回路に接地電位とは異なる基準電圧を仮想接地電位として供給する仕組みが採られることがあり、この場合、その基準電圧を供給する基準電圧供給回路が設けられる。

基準電圧を信号処理回路に供給するに当たっては、先ず、抵抗分割回路やＳｉ半導体のバンドキャップ電圧を利用するなどして大元の基準電圧を生成し、これを各信号処理回路に供給するべく緩衝増幅回路を介して出力する構成が採られる（たとえば特許文献１，２を参照）。

特開平７−２３０３３３号公報 特開平１０−２７３０８号公報

しかしながら、緩衝増幅回路の出力インピーダンスはゼロではなく有限値を持つ。このため、基準電圧の被供給先と緩衝増幅回路との間に流れる供給電流が出力インピーダンスにも流れ、緩衝増幅回路の入力側で生成した大元の基準電圧に対して、緩衝増幅回路の出力側の基準電圧（出力基準電圧ともいう）が変動する不具合が発生してしまう。

そして、その結果が当該被供給先に自己再帰的に現われ、その被供給先での処理出力結果に様々な不具合が生じることになる。また、基準電圧は１つの被供給先に供給されるだけでなく、その他の被供給先にも共通に供給されるので、それぞれとの間で発生する各供給電流によって、大元の基準電圧に対する出力基準電圧の変動がさらに大きくなるとともに、１つの被供給先との間での供給電流の影響が、その他の被供給先での処理出力結果に様々な影響を与えてしまうことにもなる。

これらの問題を避けるには、各被供給先に個別の緩衝増幅回路を介して供給することが考えられるが、緩衝増幅回路のバラツキにより、各出力基準電圧が同じにならないという問題が発生する。

また、緩衝増幅回路の出力端子に大容量のコンデンサを安定化容量として設けることも考えられるが、このような大容量の安定化容量は外形が大きく、採用するのは現実的でない。

本発明は、上記事情に鑑みてなされたものであり、緩衝増幅回路と被供給先の信号処理回路との間に流れる電流により、基準電圧が供給される被供給先の信号処理回路における処理結果に悪影響が発生する現象を抑制することのできる仕組みを提供することを目的とする。

緩衝増幅部の出力端における出力基準電圧の変動要因は、基準電圧を被供給回路に供給する際に、両者間に電流が流れ、この電流と緩衝増幅部の出力インピーダンスとの積が、緩衝増幅部の入力側に供給される大元の基準電圧に対する変動として現われることにある。したがって、緩衝増幅部と被供給回路との間に電流が流れる場合であっても、その電流が緩衝増幅部に流れないようにすれば、出力インピーダンスとの積による電圧変動生じないことになる。

本発明に係る仕組みは、この点に着目してなされたものであり、基準電圧が供給される被供給先の信号処理回路（被供給回路ともいう）と緩衝増幅部との間に生じ得る供給電流を相殺する相殺電流源を備えものとした。

本発明によれば、基準電圧が供給される被供給回路と緩衝増幅部との間に生じ得る供給電流を相殺電流源により相殺するようにしたので、供給電流が緩衝増幅部側に流れることを抑圧できる。緩衝増幅部側に流れる供給電流を抑圧できれば、緩衝増幅部の出力インピーダンスとの積が小さくなり、結果として、大元の基準電圧に対する被供給回路に供給される出力基準電圧の変動を抑圧できる。出力基準電圧の変動を抑圧できれば、出力インピーダンスが有限であることに起因して被供給回路における処理結果に悪影響が発生する現象を抑制することができるようにもなる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜基準電圧供給回路の基本構成＞
図１は、本発明に係る基準電圧供給回路の基本的な構成例を説明する図である。なお、ここでは、基準電圧供給回路１がバイポーラプロセスで生成されるものとして説明するが、これに限らず、ＣＭＯＳプロセスによって構成することもできる。また、各トランジスタの極性は、等価回路とは逆極性の相補型の回路構成でもよい。

図１（Ａ）に示すように、基準電圧供給回路１は、大元となる基準電圧Ｖref を生成する基準電圧生成部１０と、基準電圧生成部１０により生成された基準電圧Ｖref を各種の処理機能部（供給先の回路）に低出力インピーダンスで供給するバッファアンプ（緩衝増幅部）２０とを備えている。基準電圧供給回路１の出力端子OUT から出力される基準電圧Ｖrefoutが各種の供給先の回路や目的に応じて定まる。なお、出力端子OUT には、必要に応じて、基準電圧Ｖrefoutをより安定化させるための安定化容量２が負荷容量として接続される。

基準電圧生成部１０としては、本構成例では、所定の大きさのプラスの電源電圧Ｖccと接地電位GND の間に縦続接続された抵抗１２，１４で構成されている。抵抗１２，１４の抵抗分圧比を調整することにより、任意の基準電圧Ｖref を発生することができる。なお、基準電圧Ｖref の大きさは、基準電圧Ｖrefoutの供給先の回路や目的に応じて定まる。ただしこの基準電圧生成部１０の構成は一例に過ぎず、たとえばＳｉ半導体のバンドギャップ電圧を利用した構成など、様々な構成を採ることができる。

バッファアンプ２０は、単一電源用のものであり、差動入力部２２と、出力部２４と、位相補正部２６とを備えている。基準電圧供給回路１をプラス電源とマイナス電源の２電源で構成すると、信号ゼロに相当する基準電圧は接地電位GND と定義することができるので、基準電圧の変動が起きないようにすることができるが、マイナス電源が必要となりマイナス電源部分のコストが増加する。これに対して、本実施形態のように、単一電源（本例ではプラス電源）とすることで、この問題を解消し得る。ただし、基準電圧は接地電位GND と定義することができず、所定の大きさ（≠０）の基準電圧Ｖrefoutを仮想接地電位（無信号相当の電位）として被供給先の回路に供給する必要が生じる。

一方、基準電圧Ｖrefoutの被供給先にて、単一電源による信号処理ができるようにするには、消費電力などの制約を考えずにアイドリング電流を多く流した強力な基準電源を設けることが考えられる。しかしながら、アイドリング電流を多く流すと、消費電力が増加するので現実的でない。この問題を解消するべく、本実施形態では、バッファアンプ２０を差動入力部２２と出力部２４とに分け、一方が他方に悪影響を及ぼささないようにするとともに、それぞれに適した直流バイアス電圧を供給する構成を採る。

差動入力部２２は、非反転入力端子（＋）に基準電圧生成部１０で生成された基準電圧Ｖref が入力され、反転入力端子（−）に出力部２４の出力（つまり基準電圧供給回路１の出力端子OUT ）から帰還した基準電圧Ｖrefoutが入力される非反転増幅回路で構成されたボルテージフォロワ（Voltage Follower）構成を採用している。

出力部２４は、その出力インピーダンスができるだけ低い回路で構成する。一例としては、直流バイアス段２４ａと、プッシュプルエミッタフォロワ出力段２４ｂとで構成する。プッシュプルエミッタフォロワ出力段２４ｂは、電源電圧Ｖccと接地電位GND の間にエミッタ同士が共通接続されるように縦続接続されたＮＰＮ型トランジスタ３０およびＰＮＰ型トランジスタ３２と、各トランジスタのコレクタ側に配された保護抵抗３４，３６で構成されている。共通接続されたエミッタが基準電圧供給回路１の出力端子OUT に接続される。バッファアンプ２０の出力端子（つまり基準電圧供給回路１の出力端子OUT ）には、エミッタ抵抗しか接続されないため、低インピーダンス出力が実現される。

直流バイアス段２４ａは、差動入力部２２と出力部２４を接続する段間信号線２３の電位（基準電圧Ｖref に相当）と同じ電位が共通エミッタに発生するようにするとともに、ＮＰＮ型トランジスタ３０およびＰＮＰ型トランジスタ３２のそれぞれに所定のバイアス電流を供給する。

位相補正部２６は、段間信号線２３に並列に接続される位相補正用の内部インピーダンス素子の並列回路でなる内部インピーダンス素子群で構成する。詳細な説明は割愛するが、各内部インピーダンス素子は、抵抗と容量の縦続回路で構成され、外付けされる安定化容量２の想定範囲と取扱い周波数とに応じて算出される複数個のポール周波数それぞれについて応じた定数のもので構成する。

＜バッファアンプに求められる性能＞
ここで、バッファアンプ２０が満たすべき安定条件など、バッファアンプ２０に求められる性能について考察する。バッファアンプ２０には、たとえば以下の４つの条件を満たすことが求められる。

１）取扱い周波数の範囲で安定であること（ゲイン＜１であり、かつ、位相余裕が９０°以下であること）、
２）インパルス応答が安定であること、
３）外付けする負荷容量値に関係なく、十分な位相余裕を確保できること、
４）出力インピーダンスＺout が十分に小さいこと、

上記１）〜３）に関しては、差動入力部２２と出力部２４とに分けるとともに、位相補正部２６による適正定数設定で位相補正能力の改善と容量性負荷による位相遅れの低減を図ることで対処することができる。これにより、単一電源でも安定した動作が可能なバッファアンプ２０、惹いては基準電圧供給回路１を実現することができる。これにより、従来型のバッファアンプには必須であったマイナス電源が不要となり、その分、回路構成を簡略化できるとともにコストの低減を実現できる。また、半導体集積回路を多数搭載するシステム（情報処理装置）についても単一電源で動作するため、システム構成の簡略化を実現できる。また、マイナス電源の使用分だけ消費電力を削減できる。

たとえば、単一電源で動作するカメラ信号処理回路に適用すれば、従来必要とされたプラス／マイナス電源を使わずに、マイナス電源のコストの削減を図る単一電源（プラス電源のみ）で動作する低インピーダンスのボルテージフォロワ構成のバッファアンプ２０を使用して仮想接地を設定できるようになる。

一方、上記４）に関しては、たとえばプッシュプルエミッタフォロワ出力段２４ｂを出力段に設けることである程度対処し得るが、それでも出力インピーダンスＺout をゼロにすることは不可能で、出力インピーダンスＺout が有限値になることは避けられない。

ここで、図１（Ｂ）に示すように、基準電圧Ｖrefoutの被供給先の回路（被供給回路５）の構成によっては、被供給先と出力端子OUT との間に供給電流Ｉrefoutが流れるようになる。シンク（仕込み）電流となるかソース（吐出し）電流となるか、つまり供給電流Ｉrefoutの向きは、被供給先の回路構成による。この場合において、出力インピーダンスＺout が有限値である場合、出力インピーダンスＺout がゼロの理想的な出力点の基準電圧Ｖref に対して、供給電流Ｉrefoutと出力インピーダンスＺout の積の分の差ΔＶが出力端子OUT に生じる。

つまり、基準電圧Ｖrefoutが、基準電圧Ｖref と異なる値になる不具合が生じることになる。その結果が当該被供給先に自己再帰的に現われ、その被供給先での処理出力結果に様々な不具合が生じることになる。また、基準電圧Ｖrefoutは１つの被供給先に供給されるだけでなく、その他の被供給先にも共通に供給されるので、それぞれとの間で供給電流Ｉrefoutが発生し、基準電圧Ｖref に対する基準電圧Ｖrefoutの変動が大きくなるとともに、１つの被供給先との間での供給電流Ｉrefoutの影響が、その他の被供給先での処理出力結果に様々な影響を与えてしまうことにもなる。

その他の被供給先で生じる影響に関しては、たとえばバッファアンプ２０を複数設置して基準電圧Ｖrefoutの変動を分散させることが考えられるが、ボルテージフォロワの出力バラツキ、特にプッシュプルエミッタフォロワ出力段２４ｂを構成するトランジスタ３０，３２のベース−エミッタ間電圧ΔＶbeバラツキのため、基準電圧が同じ値にならず共通の仮想接地として働かなくなる問題が生じてしまう。

また、被供給先の回路構成によっては、被供給先と出力端子OUT との間に流れる供給電流Ｉrefoutが静的なものとは限らず、処理対象の信号レベルに応じて動的に変化することも起こり得る。供給電流Ｉrefoutが動的に変化すると、各種の被供給先での処理出力結果に、動的に影響を与えてしまうことになる。この点に関しては、たとえば、出力端子OUT に大容量（たとえば１０００μＦなど）の安定化容量２を接続することが考えられるが、外形が大きくなり過ぎて、現実的でない。

本実施形態では、出力インピーダンスＺout に関するこれらの問題を解消するべく、新たな仕組みを採用する。以下、この点について詳細に説明する。

＜基準電圧変動抑制の基本原理；電子機器への応用の基本＞
図２および図３は、基準電圧Ｖref に対する基準電圧Ｖrefoutの変動を抑制するための回路構成の基本原理を説明する図である。ここでは、一般的な電子機器への応用事例で説明する。

図２に示すように、電子機器３は、基準電圧供給回路１の他に、所定の信号処理を行なう信号処理回路の一例であって、基準電圧供給回路１から基準電圧Ｖrefoutの供給を受けて動作する被供給回路５を複数備えている。また、電子機器３は、本実施形態の特徴部分として、相殺電流判定部４２および相殺電流供給部４４を具備し供給電流Ｉrefoutをキャンセル（相殺）する相殺電流源（以下キャンセル電流源ともいう）４０を備えている。本件とは関わりがないので図示を割愛しているが、電子機器３には、基準電圧供給回路１から基準電圧Ｖrefoutの供給を受けずに動作する機能部も存在するのはいうまでもない。

先にも説明したが、出力端子OUT における基準電圧Ｖref に対する基準電圧Ｖrefoutの変動は、被供給回路５と出力端子OUT との間に生じる供給電流Ｉrefoutが原因である。この点に着目すれば、基準電圧供給回路１としては、供給電流Ｉrefoutと同じ値の逆相電流（キャンセル（相殺）電流）“−Ｉrefout”を流すキャンセル電流源４０を出力端子OUT に接続すれば、バッファアンプ２０との間に生じる電流を抑圧でき、ほぼゼロにすることができる。その結果、基準電圧Ｖref に対する出力端子OUT における基準電圧Ｖrefoutの変動を抑圧でき、ほぼゼロにすることができる。

すなわち、被供給回路５にバッファアンプ２０から基準電圧Ｖrefoutを供給することで生じるバッファアンプ２０への電流成分を逆相の電流で相殺するようにすれば、仮想接地電圧である基準電圧Ｖrefoutの変動を大幅に減らすことができ、被供給回路５が入力波形に忠実に動作するようになるのである。バッファアンプ２０の出力インピーダンスＺout が有限であることに起因して、バッファアンプ２０と被供給先の信号処理回路（被供給回路５）との間に流れる供給電流Ｉrefoutにより、基準電圧Ｖrefoutが供給される被供給先の信号処理回路（被供給回路５）における処理結果に悪影響が発生する現象を抑制することができるのである。

たとえば、バッファアンプ２０の出力インピーダンスＺout を０．２Ωとした場合に、キャンセル電流源４０なしの場合のバッファアンプ２０への供給電流Ｉrefoutが２００μＡである場合には、０．２Ω＊２００μＡ（流入電流）＝４０μＶの変動が基準電圧Ｖrefoutに生じる。一方、キャンセル電流源４０を設けることで供給電流Ｉrefoutを相殺した場合に、キャンセル電流源４０の電流誤差が５％であれば、相殺しきれない残留流入電流が１０μＡとなり、０．２Ω＊１０μＡ（残留流入電流）＝２μＶの変動が基準電圧Ｖrefoutに生じる。両者の比から、キャンセル電流源４０有り／無しの効果は、２μＶ／４０μＶ＝１／２０となる。

ここで、図２（Ａ）に示すように、キャンセル電流源４０としては、複数ある被供給回路５_1，_2，…，_kの回路構成によって供給電流Ｉrefout_1，_2，…，_kがそれぞれ異なるのが基本であり、被供給回路５のそれぞれに対応して用意するのが基本である。なお、各被供給回路５_1，_2，…，_kと出力端子ＯＵＴ との間に流れ得る供給電流Ｉrefout_1，_2，…，_kが全て静的で予め決定可能なものである場合には、それらの合成成分ΣＩrefout（＝Ｉrefout_1＋Ｉrefout_2＋…＋Ｉrefout_k）と同じ値の逆相電流を流す相殺電流供給部４４のみを備えた１つの電流源を用意すればよい。被供給回路５の構成が決まり、供給電流Ｉrefoutが静的で予め回路構成によって設計的に決定できる場合には、動作状態を監視してキャンセルすべき電流量を実働状態に応じて決定する必要がないので、相殺電流判定部４２は不要だからである。

一方、供給電流Ｉrefoutが、被供給回路５における処理対象の信号レベルなどに応じて動的に変化する場合には、その動的に変化する供給電流Ｉrefoutと同じ値の逆相電流を流す必要があるので、図２（Ｂ）に示すように、キャンセル電流源４０を相殺電流判定部４２と相殺電流供給部４４とで構成し、相殺電流判定部４２により被供給回路５の動作状態をそれぞれ監視し、その監視結果に基づいて相殺電流供給部４４にて逆相で動的に変化する逆相電流を決定して流す構成を採るのがよい。こうすることで、供給電流Ｉrefoutが動的に変化する場合でも、出力端子OUT に大容量の安定化容量２を接続することなく、基準電圧Ｖref に対する出力端子OUT における基準電圧Ｖrefoutの変動を抑圧でき、ほぼゼロにできる。つまり、バッファアンプ２０への電流の流入を殆ど無くすことができるので、バッファアンプ２０の外付け容量値を少なくすることができるのである。

また、図３（Ａ）に示すように、被供給回路５の回路構成によっては、それぞれ基準電圧Ｖrefoutが供給される回路の縦続構成（図では被供給回路５ａ，５ｂの２段）を採り、これらを同時に動作させることがある。その典型例は、増幅回路における多段接続構成である。このような複数の回路を同時に動作させる構成の場合には、キャンセル電流源４０の構成としては、図２（Ａ）に示したと同様に被供給回路５ａ，５ｂのそれぞれについてキャンセル電流源４０の全体を設けることができる。この場合、個別にキャンセル電流源４０を設けるので、各被供給回路５の状況に応じた個別対応ができる利点があるものの、回路構成が大規模になる。

これに対して、相殺電流判定部４２のみをそれぞれに対して設けることで回路をコンパクトにすることもできる。たとえば、図３（Ａ）に示すように、相殺電流判定部４２を被供給回路５ａ，５ｂのそれぞれについて設け、相殺電流判定部４２ａ，４２ｂの判定結果を合成部４６で加算（合成）し、その加算成分に基づいて相殺電流供給部４４が動作する構成を採る。この場合、個別にキャンセル電流源４０を設ける訳ではないので、各被供給回路５の状況に応じた個別対応という点では劣るものの、より回路構成を簡易にすることができる利点がある。なお、個別対応の点は、各被供給回路５の構成を工夫することである程度対処することもできる（詳細は後述する）。

なお、図３（Ａ）に示すような、相殺電流判定部４２のみを各被供給回路５に対して設ける構成は、同様の機能を持つ回路の複数段縦続接続の場合に限らず、異なる機能を持つ回路の縦続接続とし、これらを同時に動作させる場合にも適用できる。また、回路の縦続接続構成の場合に限らず、任意の複数の回路（異なる機能を持つ回路も含む；図では点線で示す被供給回路５ｃ）を同時に動作させる場合にも適用でき、図中点線で示すように、相殺電流判定部４２ｃを設け、その判定結果を合成部４６で加算（合成）し、その加算成分に基づいて相殺電流供給部４４が動作する構成を採ることもできる。

また、図３（Ｂ）に示すように、被供給回路５の回路構成によっては、それぞれ基準電圧Ｖrefoutが供給される回路の並列配置構成（図では被供給回路５ａ，５ｂ，５ｃの３つ）を採り、これらを択一的に動作させることがある。その典型例は、それぞれ異なるゲインが設定されたゲインアンプを並列配置し何れか１つを選択して使用する（事実上択一的に動作させることになる）可変利得増幅回路の構成である。

このような複数の回路を択一的に動作させる構成の場合には、通常、複数の被供給回路５の出力側に、何れかの処理系統を選択する選択部６が設けられる。複数の被供給回路５の内の何れかを択一的に動作させるので、キャンセル電流源４０としては、実際に動作させる被供給回路５のみについて供給電流Ｉrefoutをキャンセルするのが基本である。したがって、キャンセル電流源４０をなす相殺電流判定部４２および相殺電流供給部４４は、選択部６の後段にそれぞれ１つ設ければよい。複数の被供給回路５のそれぞれにキャンセル電流源４０を設けなくても済むので回路構成を簡易にすることができる。

なお、この場合、選択部６によって選択された被供給回路５の取扱い信号レベルや供給電流Ｉrefoutがそれぞれ異なる場合には、選択部６の選択動作に連動してキャンセル電流源４０の電流検知感度やキャンセル電流の生成ゲインを切り替える機構を設けてもよい。あるいは、このような電流検知感度や生成ゲインを切り替える機構を設けなくても済む仕組みを講じてもよい（詳細は後述する）。

なお、図３（Ｂ）に示すような、キャンセル電流源４０（相殺電流判定部４２および相殺電流供給部４４）を選択部６の後段にそれぞれ１つ設ける構成は、可変利得増幅器のように同様の機能を持つ異ゲインが設定されたゲインアンプの択一的使用の構成の場合に限らず、たとえばモードによって使用する回路機能を切り替えるなど、異なる機能を持つ回路の並列配置とし、これらを択一的に動作させる場合にも適用できる。

＜撮像装置への応用例＞
図４は、キャンセル電流源４０を備えた基準電圧供給回路１を撮像装置に搭載する事例を説明する図である。ここで、図４（Ａ）は、撮像装置１００の内部構成例を示す。図４（Ｂ）は、撮像装置１００に内蔵される映像増幅回路の構成例を示す。

図４（Ａ）に示すように、撮像装置１００は、被写体像を光学的に取り込む撮像レンズなどを有して構成される入射光学系１１０と、入射光学系１１０で取り込まれた光学像に基づいて各原色信号ＳＲ，ＳＧ，ＳＢを取得する撮像部１２０と、撮像部１２０で取得された各原色信号ＳＲ，ＳＧ，ＳＢをそれぞれサンプルホールドするサンプルホールド部（ＳＨ；Sample Hold ）１３０とを備えている。

撮像部１２０は、３板方式を採用しており、入射光学系１１０で取り込まれた光学像を原色Ｒ，Ｇ，Ｂのそれぞれの波長成分に分光する分光プリズム１２２と、各原色Ｒ，Ｇ，Ｂに対応するＣＣＤ素子やＣＭＯＳセンサでなる撮像素子１２４Ｒ，１２４Ｇ，１２４Ｂとを有している。

また撮像装置１００は、絶対黒基準電圧を基準にサンプルホールド部１３０からのサンプルホールド出力を増幅する映像増幅部（ＶＡ；Video Amp ）１４０と、映像増幅部１４０による映像増幅後の映像信号をディジタル映像信号に変換するＡＤ変換部（Ａ／Ｄ）１５０と、ＡＤ変換部１５０で変換されたディジタル映像信号をディジタル信号処理して輝度信号や色信号に変換するディジタル信号処理部（ＤＳＰ；Digital Signal Processor）１６０とを備えている。

映像増幅部１４０は、図４（Ｂ）に示すように、基準電圧生成部１０、バッファアンプ２０、およびキャンセル電流源４０を有する基準電圧供給回路１を備えている。基準電圧供給回路１は５Ｖの単一電源で動作するようになっている。基準電圧生成部１０では、一例として、映像信号の黒信号に相当する１．５Ｖを基準電圧Ｖref として生成するようになっており、これがバッファアンプ２０を介して基準電圧Ｖrefoutとされ、この基準電圧Ｖrefoutは、絶対黒基準電圧として、映像増幅部１４０内の各機能部に供給されるようになっている。なを。図示を割愛するが、バッファアンプ２０の出力端子には、外部負荷容量Ｃが接続される。この外部負荷容量Ｃは、使用者や設計者の選択により相当広い範囲から選択される。

映像増幅部１４０は、基準電圧供給回路１の他に、前置増幅器（Pre AMP)１４２、加算器１４３、利得を調整可能な可変利得増幅器１４４、ホワイトバランス回路（ＷＢ；White Balance ）１４５、クランプ回路１４６、ブラックオフセット（ＢＯ；Black Offset）回路１４７、ニー回路（Ｋ）１４８、および出力バッファアンプ（ＯＢＡ；Output Buffer Amp ）１４９を有している。

このうち、１．５Ｖの絶対黒基準電圧（基準電圧Ｖrefout）は、可変利得増幅器１４４、ホワイトバランス回路１４５、クランプ回路１４６、およびブラックオフセット回路１４７に供給されるようになっている。また、このうち、絶対黒基準電圧（１．５Ｖ＝基準電圧Ｖrefout）をバッファアンプ２０から供給する際に流れる供給電流Ｉrefoutが問題となるのは可変利得増幅器１４４であり、キャンセル電流源４０は、可変利得増幅器１４４の動作を監視して逆相電流“−Ｉrefout”を生成するようになっている。

可変利得増幅器１４４は、夜景の撮影時など、映像信号が微弱な場合に、増幅率を適当な値に設定して映像信号の振幅を大きくする機能を持つ。たとえば、映像信号を数ｄＢ〜数１０ｄＢの範囲で増幅するのに使用される。

ここでは一例として、映像信号の大小に合わせてそれぞれ所定のゲイン（処理パラメータの一例）が設定され、この設定されたゲインでそれぞれ同様の信号増幅処理を行なう並列配置された複数のゲインアンプ（増幅回路）２００_1〜_k（図ではｋ＝６）を切替スイッチ（ＳＷ；選択部の一例）２１０により選択して、事実上何れか１系統のみを使用することで信号の最適化を図る。

何れのゲインアンプ２００_1〜_kを使用するかによって増幅率を段階的に変更するステップ増幅器(Step AMP ）の構成としている。このステップ増幅器では、切替制御信号ACSWに基づいて切替スイッチ２１０で随時ゲインアンプ２００_1〜_kの何れかを選択することで、所望のゲイン（増幅率）を意図した映像信号振幅を決めることができる。

たとえば、ゲインアンプ２００に設定するゲインの代表的な値としては、ゲイン＝０／３／６／９／１２／１８／２４／３０／３６ｄＢなどである。このうち、本実施形態では、０／６／１２／１８／２４／／３６ｄＢを採用している。

ホワイトバランス回路１４５は、撮像素子１２４の信号感度ムラを原因とする明るさのムラが均一になるように補正する機能を持つ。クランプ回路１４６は、絶対黒基準電圧（１．５Ｖ）と映像信号の中の黒基準電圧を一致させる機能を持つ。ブラックオフセット回路１４７は、映像信号の中の黒基準電圧を直流電位とすげ替えてＳ／Ｎを改善する機能を持つ。なお、すげ替える直流電位は微調整できるようになっている。ニー回路１４８は、高輝度信号を圧縮変換する機能を持つ。

以上のように、映像増幅部１４０で必要な絶対黒基準電圧を単一電源で動作する基準電圧供給回路１から供給できるため、映像増幅部１４０の回路構成を簡略化できる。これは、マイナス電源を必要としないためである。また、バッファアンプ２０は、外部負荷容量値によらず広帯域の周波数について安定する。すなわち、絶対黒基準電圧が変動しない。このため、この映像増幅部１４０は、フレームレートフリーの撮像装置にも搭載することができる。

また、基準電圧供給回路１にはキャンセル電流源４０が設けられているので、映像増幅部１４０内の各機能部に絶対黒基準電圧（１．５Ｖ＝基準電圧Ｖrefout）をバッファアンプ２０から供給する際に各機能部との間に供給電流Ｉrefoutが流れ得る場合であっても、その供給電流Ｉrefoutをキャンセルする大きさの逆相電流“−Ｉrefout”を生成することができるので、その供給電流Ｉrefoutの影響により絶対黒基準電圧が変動してしまう現象を抑制することができる。

＜ゲインアンプの構成例＞
図５は、可変利得増幅器１４４を構成する各ゲインアンプ２００の具体的な構成例を示す図である。ここで、図５（Ａ）では、ゲインアンプ２００の詳細構成例とともに、ボルテージフォロワ（ＶＦ；Voltage Follower）構成のバッファアンプ２０とゲインアンプ２００の接続態様を示している。また、図５（Ｂ）はその等価回路を示し、図５（Ｃ）は、高ゲイン化への対応を、等価ブロック図を用いて示している。

図５（Ａ）に示すように、ゲインアンプ２００は、差動対構成で接続された２つのＮＰＮ型のトランジスタ２０１，２０２と、トランジスタ２０１，２０２のエミッタ側に配され、各トランジスタ２０１，２０２に動作電流を供給する電流源２０３とを備えている。差動対の一方のトランジスタ２０１のコレクタは電源Ｖccに接続され、他方のトランジスタ２０２のコレクタと電源Ｖccとの間には負荷として電流源２０４が設けられている。

また、トランジスタ２０２のコレクタにはＮＰＮ型のトランジスタ２０５のベースが接続され、そのトランジスタ２０５のエミッタとトランジスタ２０２のベースとの間には抵抗値Ｒ１の帰還抵抗２０６が接続され、トランジスタ２０２のベースとバッファアンプ２０の出力（つまり基準電圧供給回路１の出力端子OUT ）との間にはゲイン設定に関わる抵抗値Ｒ２の入力抵抗２０７が接続されている。

全体としては、図５（Ｂ）に等価回路を示すように、トランジスタ２０１，２０２，２０５および電流源２０３，２０４で基本増幅回路が構成され、トランジスタ２０１のベースを信号入力端子とし、トランジスタ２０５のエミッタを出力端子とする非反転増幅回路が構成されており、トランジスタ２０１のベースに処理対象の電圧信号Ｖinが入力されると、所定のゲイン倍で増幅してトランジスタ２０５のエミッタに増幅信号Ｖout を出力するようになっている。

このような構成のゲインアンプ２００においては、ゲイン（Ｖout ／Ｖin）が帰還抵抗２０６と入力抵抗２０７の抵抗比によって規定される。すなわち、基準電圧Ｖrefoutに対する出力信号Ｖout の大きさは、抵抗２０６，２０７に流れる電流Ｉｏと合成抵抗値“Ｒ１＋Ｒ２”の積で決定され、トランジスタ２０１のベース（等価回路の非反転入力端子に相当）はトランジスタ２０２のベースに対してイマジナリーショートとなる。よって、入力信号Ｖinの大きさは抵抗２０７に流れる電流Ｉｏとその抵抗値Ｒ２の積と等価となり、これらからゲイン（Ｖout ／Ｖin）は、（Ｒ１＋Ｒ２）／Ｒ２となる。たとえば、ゲインを６ｄＢ（２倍）とする場合、合成抵抗値“Ｒ１＋Ｒ２”を１０ｋΩとするには、Ｒ１＝５ｋΩ，Ｒ２＝５ｋΩとすればよい。

ただし、このような構成のゲインアンプ２００を１つ用いて高ゲイン（たとえば３６ｄＢ）を得ようとすると、位相余裕が減り、発振するなどの事象が生じ易く不安定になる（図５（Ｃ１）参照）。これでは、発振などのリスクが大きく使い難い。この問題を避けつつ高ゲインを得ようとする場合には、その対策として、強力な位相補償を掛けることが考えられる。しかしながら、位相補償によって周波数特性が犠牲になり、高ゲインかつ広帯域の増幅器を実現できない。

これに対して、図５（Ｃ２）に示すように、比較的低ゲインの増幅器を縦続接続すれば（図では１８ｄＢの２段構成で３６ｄＢを実現）、合成ゲインは各段のゲイン（ｄＢ値）の加算値となる。それぞれは完全に分離されているので、低ゲインかつ広帯域の増幅器であり発振などのリスクを少なくでき、全体としては、高ゲインかつ広帯域の増幅器にすることができる。

なお、図５（Ｃ２）では同じゲインのゲインアンプ２００ａ，２００ｂを縦続接続しているが、図５（Ｃ３）に示すように、異なるゲインのものを縦続接続してもよいし、また、２段に限らず、３段以上の縦続接続とすることもできる。

＜可変利得増幅器の構成例＞
図６は、図５に示したゲインアンプ２００を用いてステップ増幅器構造の可変利得増幅器１４４を構成する事例を示す図である。図４を用いて説明したが、本実施形態の撮像装置１００は、０／６／１２／１８／２４／／３６ｄＢを切替スイッチ２１０により切り替える構成を採っている。

すなわち、先ず、図６（Ａ）では図示を割愛しているが、ゲインアンプ２００を使用せずに、入力信号Ｖinを直接に出力信号Ｖout として出力することで０ｄＢとする。また、第１のゲインアンプ２００_1には６ｄＢ、第２のゲインアンプ２００_2には９ｄＢ、第３のゲインアンプ２００_3には１２ｄＢ、第４のゲインアンプ２００_4には１８ｄＢを設定している。

また、２４ｄＢ用の第５のゲインアンプ２００_5としては、発振などのリスクを少なくするべく、図５（Ｃ２）に示したと同様に、それぞれ１２ｄＢが設定されたゲインアンプ２００_5a ，２００_5b の縦続接続としている。同様に、３６ｄＢ用の第６のゲインアンプ２００_6としては、それぞれ１８ｄＢが設定されたゲインアンプ２００_6a ，２００_6b の縦続接続としている。

なお、本実施形態では採用していないが、３０ｄＢ用のゲインアンプとする場合にも、発振などのリスクを少なくするべく、たとえばそれぞれ１５ｄＢが設定された２つのゲインアンプの縦続接続とするのがよい。

なお、基準電圧供給回路１からは、各ゲインアンプ２００_1〜_6に対して基準電圧Ｖrefoutが供給される。したがって、切替スイッチ２１０の選択動作によって、実際に使用される系統に関して基準電圧Ｖrefoutが供給されるだけでなく、事実上使用されない系統に関しても基準電圧Ｖrefoutが供給されることになる。この場合、事実上使用されない系統に関しても動作をさせてしまうと、それぞれ設定されたゲインで入力信号Ｖinを増幅し出力電圧Ｖout が入力信号レベルに応じて変化し、その結果として、使用されない系統によっても供給電流Ｉrefoutが動的に変化し、基準電圧Ｖrefoutの動的変動を招いてしまう。

これを避けるには、使用されない系統に関しても供給電流Ｉrefoutを抑制する機構を設ける、具体的には、各系統について個別に電流検知を行なって抑制するキャンセル電流源４０を設ける構成を採ることで対処することができる。あるいは、使用されない系統に関しては、動作を停止する機構を設けることで対処することもできる。

後者の場合、実際に使用される系統に関してのみ電流検知を行なって抑制するキャンセル電流源４０を設けるとよく、回路構成がコンパクトになり得る（後述する図８を参照）。なお、後者の場合、実際に使用されない系統に関しても基準電圧Ｖrefoutが供給され続けることに変りはなく、静的な基準電圧変動は存在するが、動的な基準電圧変動に比べると問題は少ないと考えてよい。なお、この静的な基準電圧変動も抑制する必要がある場合には、実際に使用される系統のみに基準電圧Ｖrefoutを供給する切替機構を設けるとよい。

図６（Ｂ）では、ゲインアンプ２００と切替スイッチ２１０との関わりをさらに詳しく示している。概念的には、切替スイッチ２１０としては、入力信号Ｖinおよび所定ゲインが設定された各ゲインアンプ２００の出力を受け、切替制御信号ACSWに基づいて何れかの出力を選択して出力する多入力−１出力型のスイッチを使用することができる。

この場合、所定ゲインが設定された各ゲインアンプ２００が同時並行的に動作することになり、選択されていないものまで動作することで消費電力が無駄になる。これを避けるには、たとえば、切替制御信号ACSWに基づいて何れかの出力を選択して出力するだけでなく、選択されないゲインのものの動作を無効にするのがよい。あるいは、図５（Ａ）におけるトランジスタ２０１，２０２，２０５および電流源２０３，２０４でなる基本増幅回路を共通に使用しつつ、ゲイン設定に関わる抵抗２０６，２０７の定数を切り替える構成を採用してもよい。

また、何れの構成を採る場合であっても、何れのゲインが選択されたのかに応じてキャンセル電流源４０の動作を制御するべく、切替制御信号ACSWの情報をキャンセル電流源４０に通知するのがよい。こうすることで、たとえば、０ｄＢ時にはキャンセル電流源４０の動作を停止することができるし、何れのゲインが選択されたのかに応じてキャンセル電流量を調整することもできる。

本例では、切替制御信号ACSWのそれぞれをＮＰＮ型のトランジスタ２３０_1〜２３０_6で受け、それらのエミッタを、コレクタとベースとが共通に接続され、エミッタ−接地間に制限抵抗２３４が設けられたトランジスタ２３２でなる駆動電流源に接続することで、ＳＷ１〜ＳＷ６の情報（実際には何れか１つのみがアクティブ）を一括してキャンセル電流源４０に通知するようにしており、キャンセル電流源４０は、どのゲインアンプ２００が動作しても、ゲイン設定に関わらず同じ条件で動作し、事実上同じキャンセル電流を生成するようになっている（その意味については後述する）。

＜可変利得増幅器と基準電圧変動抑制との関わり＞
図７および図８は、可変利得増幅器１４４との関わりにおける基準電圧Ｖref に対する基準電圧Ｖrefoutの変動を抑制するための仕組み説明する図である。ここで図７（Ａ）は、絶対黒基準電圧（１．５Ｖ＝基準電圧Ｖrefout）をバッファアンプ２０から可変利得増幅器１４４に供給する際に流れる供給電流Ｉrefout（ここでは特にＩｏと記す）を相殺するためのキャンセル電流源４０の配置態様を示している。また、図７（Ｂ）は、基準電圧変動に起因する障害の一例を説明する図である。また図８は、ステップ増幅器構成の可変利得増幅器１４４とキャンセル電流源４０との接続態様を示している。抑制対象となる供給電流Ｉrefoutは、処理対象信号レベルに応じて動的に変化するものであるとする。

図５を用いて説明したゲインアンプ２００におけるゲインの解析から分かるように、ゲインアンプ２００が増幅動作を行なう際には、基準電圧供給回路１に電流Ｉｏが流れ込む。すなわち、ゲインアンプ２００が動作すると、入力電圧Ｖinのゲイン倍した出力電圧Ｖout が出力端子（図５（Ａ）ではトランジスタ２０５のエミッタ）に現われると同時に、式（１）に示すような、出力電圧Ｖout に比例する電流Ｉｏが基準電圧供給回路１のバッファアンプ２０（ボルテージフォロワ構成）へ流れ込むことになる（図５（Ａ）参照）。

このとき、バッファアンプ２０の出力インピーダンスＺout がゼロ（Ω）でない限り、バッファアンプ２０の出力電圧、つまり基準電圧Ｖrefoutが基準電圧Ｖref よりもＩｏ＊Ｚout 分だけ上昇することになる。このような基準電圧変動があると、可変利得増幅器１４４や他の機能部における信号処理に対して様々な悪影響を与えてしまうことになる。たとえば、映像信号を処理対象とする場合には、たとえばストリーキング（streaking ）現象が生じてしまう。

ここで、ストリーキングとは、映像波形の歪の一種であって映像領域内に明るい部分がある場合に、その部分の右側水平方向に長く白または黒く尾を引く現象をいう。たとえば、図７（Ｂ）に示すように、画面の中央部が高輝度（白）でその周囲が低輝度（黒）である場合、本来、白信号の左右は、上下の黒信号のレベルと同じレベルで表示出力されなければならないのであるが、中央部の白信号により絶対黒基準電圧（基準電圧Ｖrefout）が上昇することで、その左右の黒部分が明るくなってしまう。

このような基準電圧変動に起因する各種の問題を避けるには、バッファアンプ２０に流れ込む供給電流Ｉrefout（＝Ｉｏ）を相殺するのがよい。具体的には、供給電流Ｉrefout（＝Ｉｏ）と同じ大きさの逆相の電流“−Ｉrefout＝−Ｉｏ”を引くことで、基準電圧供給回路１に流れ込む電流をほぼゼロにすることができ、ボルテージフォロワ構成のバッファアンプ２０の出力電圧変動、すなわち基準電圧Ｖref に対する基準電圧Ｖrefoutの変動が起きないようにすることができる。

ここで、電流Ｉrefout＝Ｉｏ，“−Ｉrefout＝−Ｉｏ”に着目すると、ステップ増幅器構成の可変利得増幅器１４４の場合、映像信号が微弱な場合に増幅率を適当な値に設定して映像信号の振幅を大きくするので、ゲイン設定に関わらず出力電圧Ｖout はほぼ一定のレンジにあると考えてよい。このことは、式（１）の分子が一定であると考えてよく、結果として、電流電流Ｉrefoutは、合成抵抗値“Ｒ１＋Ｒ２”に依存することになる。

したがって、ゲイン設定に関わらず合成抵抗値“Ｒ１＋Ｒ２”が一定になるようにすれば、どのゲインアンプ２００が動作しても、ゲイン設定に関わらず同じ条件で動作するキャンセル電流源４０（事実上同じキャンセル電流）を用いて供給電流Ｉrefoutを相殺することができる。事実上、様々なゲイン値が設定された各ゲインアンプ２００に対して、個別対応できることになる。

合成抵抗値“Ｒ１＋Ｒ２”を一定にしつつ各ゲインアンプ２００に所要のゲインを設定すると、図６（Ｂ）のように、切替制御信号ACSWのＳＷ１〜ＳＷ６の情報を一括してキャンセル電流源４０に通知でき、キャンセル電流源４０は、どのゲインアンプ２００が動作しても、キャンセル電流を生成することができる。

したがって、キャンセル電流源４０は、可変利得増幅器１４４を構成する切替スイッチ２１０の後段にて、被供給回路５としての可変利得増幅器１４４の動作状態を相殺電流判定部４２により監視し、その結果に基づいて相殺電流供給部４４にて供給電流Ｉrefoutと同じ大きさのキャンセル電流を生成すればよい。すなわち、選択的に使用される複数系統の信号処理回路（本例ではゲインアンプ２００）に対して相殺電流判定部４２と相殺電流供給部４４とを切替スイッチ２１０の出力側にそれぞれ１つ設ければよい。

ただし、本実施形態の可変利得増幅器１４４においては、高ゲイン設定用のゲインアンプ２００に関しては、複数のゲインアンプ２００を縦続接続し、これらを同時に動作させる構成を採用しており、この場合には、切替スイッチ２１０の出力側では後段側のゲインアンプ２００ｂの状態を監視することになり、このままでは前段側のゲインアンプ２００ａの監視ができない。

よって、さらに前段側のゲインアンプ２００ａに関しても供給電流Ｉrefoutをキャンセル必要があり、加えて、その対象として、選択的に使用される複数系統が存在する場合には、これら複数の前段側のゲインアンプ２００ａの動作状態を監視する機構をどのように設けるかが問題となる。

一例としては、図８（Ａ）に示すように、前段側のゲインアンプ２００の動作状態を個別に監視するべく、前段側のゲインアンプ２００_5a ，２００_5b それぞれに、たとえば電圧電流変換器（Ｖ／Ｉ）で構成された相殺電流判定部４２_a5 ，４２_a6 を設ける構成を採ることができる。切替スイッチ２１０の後段で監視する相殺電流判定部４２_bは、ゲインアンプ２００_5，２００_6が使用されるときには、後段側のゲインアンプ２００_5b ，２００_6b の状態を監視することになる。

このような構成の場合、各系統については、縦続接続され同時に動作する前段側と後段側についてそれぞれ個別に各供給電流供給電流Ｉrefout_a，_bに対応した検知電流をそれぞれ判定する構成となる。したがって、相殺電流供給部４４は、相殺電流判定部４２_a，_bの各判定結果を合成し、その合成結果に基づいて前段側と後段側の各供給電流Ｉrefout_a，_bを合成した合成電流Ｉrefoutと同じ大きさの相殺電流を生成し、それを逆相“−Ｉrefout”でバッファアンプ２０の出力側に流すようにすればよい。

一方、選択的に使用される他の系統との関係においては、実際には使用されない系統についても相殺電流判定部４２にて電流検知を行なうことになってしまう。したがって、相殺電流供給部４４は、何れの系統が使用されるのかに応じて、前段側の供給電流Ｉrefout_aに関しては、電流検知結果を選択して使用することになる。

また、他の例としては、選択的に使用されるゲインアンプ２００_1〜_kに対して切替スイッチ２１０を設け、その出力側にて検知を行なう構成と同様の仕組みを採ることができる。すなわち、図８（Ｂ）に示すように、前段側のゲインアンプ２００の動作状態を一箇所で監視するべく、前段側のゲインアンプ２００_5a ，２００_5b それぞれの動作状態をスイッチ（ＳＷ）４８を介して電流電圧変換器（Ｖ／Ｉ）で構成された相殺電流判定部４２_a で監視する構成を採ることができる。この場合にも、切替スイッチ２１０の後段で監視する相殺電流判定部４２_bは、ゲインアンプ２００_5，２００_6が使用されるときには、後段側のゲインアンプ２００_5b ，２００_6b の状態を監視することになる。

図８（Ａ）に示す構成の場合、前段側のゲインアンプ２００の動作状態を個別に監視するために、相殺電流判定部４２_a5 ，４２_a6 を個別に設ける必要があるので、回路構成がやや大規模になるが、図８（Ｂ）とは異なりスイッチ４８の影響を受けずに前段側のゲインアンプ２００の動作状態を正確に監視することができる。

一方、図８（Ｂ）に示す構成の場合には図８（Ａ）に示す構成と逆の利点が得られる。すなわち、前段側のゲインアンプ２００の動作状態を１つの相殺電流判定部４２_aで監視するためにスイッチ４８が必要となるので、このスイッチ４８の影響により前段側のゲインアンプ２００の動作状態の監視精度が低下するが、回路規模を図８（Ａ）に示す構成よりも小規模にできる。

なお、何れの場合も、前段側と後段側とでは出力信号レベル（後段側では前段側の約２倍）が異なるので、前段側／後段側のそれぞれに関してのキャンセルすべき供給電流Ｉrefoutが異なることになる。すなわち、電流の変化は前段側（Ｉrefout_a）ではゆっくりであり、後段側（Ｉrefout_b）では前段側の約２倍の変化をすることになる。この場合でも、これらの合成成分がバッファアンプ２０に流れ込もうとするので、合成成分に相当する逆相のキャンセル電流を相殺電流供給部４４にて生成すればよい。

一方、合成抵抗値“Ｒ１＋Ｒ２”が異なるように各ゲインアンプ２００に所要のゲインを設定する場合には、各ゲインアンプ２００に適応したキャンセル電流源４０をそれそれぞれに設けるか、もしくは、何れのゲインが選択されたのかに応じてキャンセル電流源４０の動作を制御して、何れのゲインが選択されたのかに応じてキャンセル電流量を調整する仕組みを採ればよい。

＜キャンセル電流源の基本構成例＞
図９は、キャンセル電流源４０の具体的な構成例の基本構成を示す図である。先ず相殺電流判定部４２は、ベースがアンプ出力（トランジスタ２０５のエミッタや切替スイッチ２１０の出力側）と接続されたＰＮＰ型のトランジスタ４２２と駆動電流源４２４とで構成されたエミッタフォロワ回路を備える。トランジスタ４２２のコレクタは接地に接続され、エミッタが駆動電流源４２４を介して電源Ｖccに接続される。

また、相殺電流判定部４２は、トランジスタ４２２のエミッタにベースが接続されたＮＰＮ型のトランジスタ４２６と、そのエミッタ側に配された検知抵抗４２８と、基準電圧Ｖ430 を出力する基準電源４３０との直列回路を備える。

基準電圧Ｖ430 の大きさは任意の値でもよいが、好ましくは図示するように、基準電圧Ｖrefoutの大きさと同じである方が、回路定数の設計が容易である。基準電源４３０としては、基準電圧供給回路１そのものの出力を利用する構成を採ることができるし、基準電圧供給回路１とは別に、当該相殺電流判定部４２用のものを用意してもよい。

基準電圧供給回路１を利用する場合には、検知抵抗４２８に流れる検知電流Ｉ426 によってバッファアンプ２０の出力電圧（＝基準電圧Ｖrefout）の変動が、可変利得増幅器１４４などの、本来キャンセルの対象なる機能部での供給電流Ｉrefoutよりも大きくなることがないように、十分に大きな抵抗値とすることが望まれる。

基準電圧供給回路１とは別のものを用意する場合には、基準電圧Ｖ430 の生成部分をも自前で用意する構成を採ることができるが、この場合、基準電圧Ｖ430 と基準電圧Ｖrefoutの誤差が問題となり得る。一方、たとえば基準電圧供給回路１用の基準電圧生成部１０を利用し、その出力をバッファアンプ２０と同様の構成の別のバッファアンプで受ける構成を採ることで、基準電圧Ｖ430 ＝基準電圧Ｖrefoutとできるので基準電圧の誤差を防止することができるし、回路構成をコンパクトにすることができる。

一方、相殺電流供給部４４は、トランジスタ４２６のコレクタ側に配され、トランジスタ４２６に流れる電流を折り返すためのカレントミラー接続されたＰＮＰ型のトランジスタ４４２，４４４と、この折り返された電流をさらに折り返すためのカレントミラー接続されたＮＰＮ型のトランジスタ４５２，４５４とを備えている。トランジスタ４４２，４４４の各エミッタにはミラー比を設定するための抵抗４４６，４４８（Ｒ446 ＞Ｒ448 ）が電源側に設けられ、同様に、トランジスタ４５２，４５４の各エミッタにはミラー比を設定するための抵抗４５６，４５８（Ｒ456 ＞Ｒ458 ）が接地側に設けられている。

Ｒ446 ＞Ｒ448 ，Ｒ456 ＞Ｒ458 とするのは、折返電流をより大きくする電流増幅機能を持たせることで、検知抵抗４２８の抵抗値Ｒ428 を大きくして相殺電流判定部４２における検知感度（検知ゲイン）を小さくした場合でも、供給電流Ｉrefoutと同じ大きさのキャンセル電流を生成できるようにするためである。

このような構成のキャンセル電流源４０においては、先ず、基準電圧Ｖrefoutを受ける被供給回路５の原点であるアンプ出力Ｖout と同様の電圧がトランジスタ４２６のエミッタに現われ、式（２）に示すような、出力電圧Ｖout に比例する検知電流Ｉ426 が流れる。つまり、このような構成の相殺電流判定部４２は、電圧電流変換器として機能する。

相殺電流判定部４２における検知感度（検知ゲイン；Ｉ426 ／Ｉrefout）は（Ｒ１＋Ｒ２）／Ｒ428 となるので、検知抵抗４２８の大きさできまり、抵抗値Ｒ428 が大きいほど検知感度は小さくなる。

ここで、式（１）との対比から分かるように、供給電流Ｉrefoutと検知電流Ｉ426 の大きさは、少なくとも抵抗値“Ｒ１＋Ｒ２”，Ｒ428 の大きさに依存し、特に基準電圧Ｖ430 の大きさが基準電圧Ｖrefoutの大きさと同じである場合には、電流比Ｉrefout／Ｉ426 は、抵抗比（Ｒ１＋Ｒ２）／Ｒ428 の逆数に比例することになり、Ｉ426 ＝Ｉrefout＊（Ｒ１＋Ｒ２）／Ｒ428 となる。

相殺電流判定部４２において検知された検知電流Ｉ426 は、トランジスタ４４２，４４４でなるカレントミラー回路により折り返される。このときの折返電流Ｉ444 は、抵抗４４６，４４８によるミラー比ＭＲ１（＝Ｒ446 ／Ｒ448 ）で増幅され、Ｉ426 ＊Ｒ446 ／Ｒ448 となる。

この折返電流Ｉ444 は、トランジスタ４５２，４５４でなるカレントミラー回路によりさらに折り返される。このときの折返電流Ｉ454 は、抵抗４５６，４５８によるミラー比ＭＲ２（＝Ｒ456 ／Ｒ458 ）で増幅され、Ｉ444 ＊Ｒ456 ／Ｒ458 となる。

２つのカレントミラー回路の各ミラー比は、折返電流Ｉ454 が、供給電流Ｉrefoutと同じ大きさとなるようにするべく、式（３）を満たすようにする。式（３）から分かるように、相殺電流判定部４２における検知感度が決定されると、キャンセル用の折返電流Ｉ454 の大きさは、ミラー比ＭＲ１，ＭＲ２を決定する抵抗値を調整することで設定することができる。

この折返電流Ｉ454 は、基準電圧供給回路１の出力であるバッファアンプ２０の出力に供給され、供給電流Ｉrefoutに対してのキャンセル電流として機能するようになる。すなわち、相殺電流判定部４２において、検知抵抗４２８によりアンプ出力に応じ検知電流Ｉ426 を生成し、これを相殺電流供給部４４において２つのカレントミラー回路により折り返す過程で合成ミラー比ＭＲ（＝Ｒ446 ／Ｒ448 ＊Ｒ456 ／Ｒ458 ）で増幅することにより供給電流Ｉrefoutと同じ大きさの折返電流Ｉ454 を生成し、この折返電流Ｉ454 をキャンセル電流として引く、つまり、供給電流Ｉrefoutに対して逆相で流すことで、ボルテージフォロワ構成のバッファアンプ２０に流入する供給電流Ｉrefoutを相殺することができる。

このとき、２つのカレントミラー回路のミラー比を大きく設定することで、検知抵抗４２８の抵抗値Ｒ428 を大きくしてトランジスタ４２６に流れる検知電流Ｉ426 を少なくすることができる。こうすることで、基準電源４３０として基準電圧供給回路１そのものの出力を利用する構成を採る場合に、検知抵抗４２８に流れる検知電流Ｉ426 によるバッファアンプ２０の出力電圧（＝基準電圧Ｖrefout）の変動を小さくすることができる。

なお、複数のゲインアンプ２００_1〜_kと切替スイッチ２１０とを備えてゲインアンプ２００を構成する場合、供給電流Ｉrefout_1〜Ｉrefout_kのそれぞれに対して同じ相殺電流判定部４２で電流を検知し、同じ合成ミラー比ＭＲ（＝Ｒ446 ／Ｒ448 ＊Ｒ456 ／Ｒ458 ）で増幅して対応するキャンセル電流を生成することになる。

このことは、相殺電流判定部４２と相殺電流供給部４４とを、複数のゲインアンプ２００に対してそれぞれ１つ設ける場合、相殺電流判定部４２における供給電流Ｉrefout_1〜Ｉrefout_kのそれぞれに対して個別に検知感度や電流ゲインを設定することができないことを意味する。この点においては、適正な大きさのキャンセル電流（＝折返電流Ｉ454 ）を生成するには、各ゲインアンプ２００_1〜_kにおける合成抵抗“Ｒ１＋Ｒ２”を一定にして供給電流Ｉrefout_1〜Ｉrefout_kが同じ電流となるように設定しつつ所定のゲイン値となるようにする必要がある。

このように、複数のゲインアンプ２００_1〜_kに対して共通のキャンセル電流源４０を用いてキャンセル電流を生成する場合には、各ゲインアンプ２００_1〜_kにおける合成抵抗“Ｒ１＋Ｒ２”を一定にすることで、単一のキャンセル電流源４０を使用しても、ゲインアンプ２００_1〜_kの何れが動作する場合でも、何ら問題なく適正な大きさのキャンセル電流（＝折返電流Ｉ454 ）で供給電流Ｉrefout_1〜Ｉrefout_kを相殺できることになる。ゲインアンプ２００_1〜_kの構成数に関わらず、単一のキャンセル電流源４０でバッファアンプ２０から出力される基準電圧Ｖrefoutの安定化を図ることができ、ゲインアンプ２００_1〜_kのそれぞれに対して個別にキャンセル電流源４０を設ける場合に比べて素子数を飛躍的に削減することができる。

＜実施例１＞
図１０は、図９に示したキャンセル電流源４０の実施例を説明する図である。ここでは、図８において、ゲイン６ｄＢのゲインアンプ２００_1への供給電流Ｉrefout_1と、ゲイン１２ｄＢのゲインアンプ２００_3への供給電流Ｉrefout_3とを相殺する事例を示している。各ゲインアンプ２００_1，_3における合成抵抗“Ｒ１＋Ｒ２”を一定にしている。

図から分かるように、出力振幅Ｖout_1 に関わらず、ゲイン６ｄＢのゲインアンプ２００_1への供給電流Ｉrefout_1に対してほぼ同じ大きさのキャンセル電流（＝折返電流Ｉ454_1 ）が生成され逆相（−Ｉ454_1）で供給されるようになり、また、出力振幅Ｖout_1 に関わらず、ゲイン１２ｄＢのゲインアンプ２００_3への供給電流Ｉrefout_3に対してほぼ同じ大きさのキャンセル電流（＝折返電流Ｉ454_3 ）が生成され逆相（−Ｉ454_3）で供給されるようになる。

したがって、単一のキャンセル電流源４０を用いても、ゲインアンプ２００_1，_3に対して、適正な大きさのキャンセル電流（＝折返電流Ｉ454_1 ，_3）で供給電流Ｉrefout_1，_3を相殺できることになる。

なお、同一の入力信号の電圧振幅INPUT に対して、ゲイン１２ｄＢのゲインアンプ２００_3の出力振幅Ｖout_3 は、ゲイン６ｄＢのゲインアンプ２００_1の出力振幅Ｖout_1 の２倍となるので、供給電流Ｉrefout_1の変化はゆっくりであり、供給電流Ｉrefout_3は供給電流Ｉrefout_1に対して約２倍の速度で変化する。

＜キャンセル電流源の変形構成例＞
図１１は、キャンセル電流源４０の具体的な構成例の変形構成を示す図である。この変形構成は、図３（Ａ）に示したように、被供給回路５の回路構成が、それぞれ基準電圧Ｖrefoutが供給される回路の縦続構成が採られている場合への適用に好適な構成である。ここでも被供給回路５としてゲインアンプ２００を有する可変利得増幅器１４４を例に説明する。

図示するように、可変利得増幅器１４４としては、図５（Ｃ２）に示したと同様に、比較的低ゲインのゲインアンプ２００を多段接続した構成を採用しており、図６に示したゲインアンプ２００_5a ，２００_6a に相当する前段ゲインアンプ２００ａと、図６に示したゲインアンプ２００_5b ，２００_6b に相当する後段ゲインアンプ２００ｂとを備えている。なお、図では、後段ゲインアンプ２００ｂの出力に設けられる切替スイッチ２１０を割愛して示している。

このような可変利得増幅器１４４に対して、この変形構成のキャンセル電流源４０は、図８（Ａ）に示す構成を採用し、図９に示したと同様の構成の相殺電流判定部４２を前段ゲインアンプ２００ａと後段ゲインアンプ２００ｂの各出力側に備えている。

前段相殺電流判定部４２ａは、前段ゲインアンプ２００ａによる供給電流Ｉrefout_aと対応する検知電流Ｉ426aを検知し、後段相殺電流判定部４２ｂは、後段ゲインアンプ２００ｂによる供給電流Ｉrefout_bと対応する検知電流Ｉ426bを検知する。

また、キャンセル電流源４０は、各段の相殺電流判定部４２ａ，４２ｂの各トランジスタ４２６ａ，４２６ｂのコレクタが相殺電流供給部４４のカレントミラー回路を構成するトランジスタ４４２のベースに共通に接続されることで、相殺電流判定部４２ａ，４２ｂで検知された検知電流Ｉ426a，Ｉ426bを加算（合成）する合成部４６が実質的に構成されるようになっている。

相殺電流供給部４４では、相殺電流判定部４２ａ，４２ｂで検知した各検知電流Ｉ426a，Ｉ426bを加算した後に、合成検知電流Ｉ426 を合成ミラー比ＭＲ（＝Ｒ446 ／Ｒ448 ＊Ｒ456 ／Ｒ458 ）で増幅して、式（４）に示すようなキャンセル用の折返電流Ｉ454 を生成する。折返電流Ｉ454 は、基準電圧供給回路１の出力であるバッファアンプ２０の出力に供給され、供給電流Ｉrefoutに対してのキャンセル電流として機能するようになる。

式（４）から分かるように、実質的には、供給電流Ｉrefout_aをキャンセルする折返電流Ｉ454a（＝Ｉ444a＊Ｒ456 ／Ｒ458 ）と、供給電流Ｉrefout_bをキャンセルする折返電流Ｉ454b（＝Ｉ444b＊Ｒ456 ／Ｒ458 ）とを加算することにより供給電流Ｉrefout（＝Ｉrefout_a＋Ｉrefout_b）と同じ大きさの折返電流Ｉ454 を生成し、この折返電流Ｉ454 をキャンセル電流として引く、つまり、供給電流Ｉrefoutに対して逆相で流すことで、ボルテージフォロワ構成のバッファアンプ２０に流入する供給電流Ｉrefoutを相殺することができる。

また各段の相殺電流判定部４２ａ，４２ｂの各トランジスタ４２６ａ，４２６ｂのコレクタを、相殺電流供給部４４のカレントミラー回路を構成するトランジスタ４４２のベースに共通に接続して合成部４６を実質的に構成すれば、回路素子をさほど増やすことなく、合成したキャンセル電流（＝折返電流Ｉ454）を生成することができる。

なお、この場合、供給電流Ｉrefout_aと供給電流Ｉrefout_bのそれぞれに対して同じ合成ミラー比ＭＲ（＝Ｒ446 ／Ｒ448 ＊Ｒ456 ／Ｒ458 ）で増幅して対応するキャンセル電流を生成することになる。このことは、前段相殺電流判定部４２ａと後段相殺電流判定部４２ｂの各検知感度に対して個別に電流ゲインを設定することができないことを意味する。この点においては、図１１（あるいは図８（Ａ））に示した構成を採る場合、前段相殺電流判定部４２ａと後段相殺電流判定部４２ｂの各検知感度を揃えておく必要がある。この点は、図８（Ｂ）に示したスイッチ４８を利用する構成の場合も同様である。

本構成の場合、各段のゲインアンプ２００ａ，２００ｂに対してそれぞれ対応する相殺電流判定部４２ａ，４２ｂを備えているので、各段のゲインアンプ２００ａ，２００ｂにおける合成抵抗“Ｒ１＋Ｒ２”が一定でない場合は、検知抵抗４２８ａ，４２８ｂの定数設定により各検知感度を揃えることができる。ただしこの場合には、当然のごとく、前段相殺電流判定部４２ａと後段相殺電流判定部４２ｂを同一回路とすることはできない。

これに対して、前段相殺電流判定部４２ａと後段相殺電流判定部４２ｂの検知抵抗４２８ａ，４２８ｂの定数を同じにして同一回路とした場合に各検知感度を揃えるためには、各段のゲインアンプ２００ａ，２００ｂにおける合成抵抗“Ｒ１＋Ｒ２”を一定にして供給電流Ｉrefout_a，Ｉrefout_bが同じ電流となるように設定しつつ所定のゲイン値となるようにする必要がある。

このように、複数のゲインアンプ２００_a，２００_b（３段以上でも同様であるが）に対して同一構成の複数の相殺電流判定部４２を用いてキャンセル電流を検知する場合にも、各ゲインアンプ２００_a，２００_bにおける合成抵抗“Ｒ１＋Ｒ２”を一定にすることで、何ら問題なく適正な大きさのキャンセル電流（＝折返電流Ｉ454 ）で供給電流Ｉrefout（＝Ｉrefout_a＋Ｉrefout_b）を相殺できることになる。

ゲインアンプ２００_a〜のそれぞれに対して同一回路構成の相殺電流判定部４２_a〜を用意するだけで、バッファアンプ２０から出力される基準電圧Ｖrefoutの安定化を図ることができるのである。相殺電流供給部４４を１つにできるので、ゲインアンプ２００_a〜のそれぞれに対して個別に相殺電流判定部４２および相殺電流供給部４４を有するキャンセル電流源４０を設ける場合に比べて、回路素子をさほど増やすことなく、基準電圧Ｖrefoutの安定化を図ることができる。

高ゲインアンプを構成する場合に、比較的低ゲインの増幅器を多段接続する場合でも、各低ゲイン増幅器に対して個別に電圧電流変換器を設けるだけの回路追加で、単一の低ゲイン増幅器における場合と同様にして、供給電流を相殺できるのである。なお、各低ゲイン増幅器のそれぞれも被供給回路５の１つであるので、低ゲイン増幅器の多段接続構成の場合に限らず、複数の被供給回路５が縦続接続されている場合においても、各被供給回路５に対して個別に電圧電流変換器を設けるだけの回路追加で、単一の被供給回路５における場合と同様にして、供給電流を相殺できるのである。

＜実施例２＞
図１２は、図１１に示したキャンセル電流源４０の実施例を説明する図である。ここでは、図８において、ゲイン１８ｄＢのゲインアンプ２００_6a への供給電流Ｉrefout_6a と、ゲイン１８ｄＢのゲインアンプ２００_6b への供給電流Ｉrefout_6b とを相殺する事例を示している。各ゲインアンプ２００_6a ，_6b における合成抵抗“Ｒ１＋Ｒ２”を一定にしている。

図から分かるように、出力振幅Ｖout_6aに関わらず、ゲイン１８ｄＢのゲインアンプ２００_6a への供給電流Ｉrefout_6a に対してほぼ同じ大きさのキャンセル電流（＝折返電流Ｉ454_6a）が生成され逆相（−Ｉ454_6a）で供給されるようになり、また、出力振幅Ｖout_6bに関わらず、ゲイン１８ｄＢのゲインアンプ２００_6b への供給電流Ｉrefout_6b に対してほぼ同じ大きさのキャンセル電流（＝折返電流Ｉ454_6b）が生成され逆相（−Ｉ454_6b）で供給されるようになる。

なお、同一の入力信号の電圧振幅INPUT に対して、後段のゲイン１８ｄＢのゲインアンプ２００_6b の出力振幅Ｖout_6bは、前段のゲイン１８ｄＢのゲインアンプ２００_6a の出力振幅Ｖout_6aの２倍となるので、供給電流Ｉrefout_6a の変化はゆっくりであり、供給電流Ｉrefout_6b は供給電流Ｉrefout_6a に対して約２倍の速度で変化する。

ゲイン３６ｄＢのゲインアンプ２００_6全体としては、供給電流Ｉrefout_6（＝Ｉrefout_6a ＋Ｉrefout_6b ）をバッファアンプ２０の出力側に流そうとするので、アンプ電流の和（Ｉrefout_6＝Ｉrefout_6a ＋Ｉrefout_6b ）とキャンセル電流の和が同じになればキャンセル成功といえ、合成キャンセル電流（＝折返電流Ｉ454_6 ＝Ｉ454_6a＋Ｉ454_6b）を引いてやる（つまり逆相で流す）ことで、供給電流Ｉrefout_6を相殺できることになる。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、図９〜図１２では、被供給回路５の一例として撮像装置１００に搭載される高忠実度が要求されるゲインアンプ２００への適用事例で説明したが、撮像装置１００以外の電子機器３に搭載される高忠実度が要求されるゲインアンプ２００へも、上記説明の仕組みを同様に適用できる。

また、図９〜図１２では、基準電圧変動の影響が顕著に現われる被供給回路５の一例としてゲインアンプ２００への適用事例で説明したが、ホワイトバランス回路１４５、クランプ回路１４６、あるいはブラックオフセット回路１４７などにおいても、程度の差こそあるものの、少なからず基準電圧変動の影響が現われ得るものである。よって、これらを含むあらゆる回路、すなわち基準電圧供給回路１から基準電圧Ｖrefoutの供給を受けて動作する全ての被供給回路５について上記説明の仕組みを同様に適用できるし、他の電子機器３における任意の被供給回路５についても上記説明の仕組みを同様に適用できる。

本発明に係る基準電圧供給回路の基本的な構成例を説明する図である。 基準電圧変動を抑制するための回路構成の基本原理を説明する図（その１）である。 基準電圧変動を抑制するための回路構成の基本原理を説明する図（その２）である。 キャンセル電流源を備えた基準電圧供給回路を撮像装置に搭載する事例を説明する図である。 可変利得増幅器を構成するゲインアンプの具体的な構成例を示す図である。 図５に示したゲインアンプを用いてステップ増幅器構造の可変利得増幅器を構成する事例を示す図である。 可変利得増幅器との関わりにおける基準電圧変動を抑制するための仕組み説明する図（その１）である。 可変利得増幅器との関わりにおける基準電圧変動を抑制するための仕組み説明する図（その２）である。 キャンセル電流源の具体的な構成例の基本構成を示す図である。 図９に示したキャンセル電流源の実施例を説明する図である。 キャンセル電流源の具体的な構成例の変形構成を示す図である。 図１１に示したキャンセル電流源の実施例を説明する図である。

符号の説明

１…基準電圧供給回路、２…安定化容量、３…電子機器、５…被供給回路、６…選択部、１０…基準電圧生成部、２０…バッファアンプ、２２…差動入力部、２３…段間信号線、２４…出力部、２６…位相補正部、４０…キャンセル電流源、４２…相殺電流判定部、４４…相殺電流供給部、４６…合成部、４８…スイッチ、１００…撮像装置、１１０…入射光学系、１２０…撮像部、１２４…撮像素子、１３０…サンプルホールド部、１４０…映像増幅部、１４２…前置増幅器、１４３…加算器、１４４…可変利得増幅器、１４５…ホワイトバランス回路、１４６…クランプ回路、１４７…ブラックオフセット回路、１４８…ニー回路、１４９…出力バッファアンプ、１５０…ＡＤ変換部、２００…ゲインアンプ、２０６…帰還抵抗、２０７…入力抵抗、２１０…切替スイッチ、４２８…検知抵抗、４３０…基準電源

Claims (13)

1. 所定の信号処理を行なう被供給回路に所定の大きさの基準電圧を供給する基準電圧供給回路であって、
   前記基準電圧の供給時に前記被供給回路との間に生じる供給電流を相殺する相殺電流源
   を備えたことを特徴とする基準電圧供給回路。
2. 所定の大きさの基準電圧を生成する基準電圧生成部と、当該基準電圧生成部にて生成された前記基準電圧を仮想接地電位として前記被供給回路に供給する単一電源で動作する緩衝増幅部とを具備する
   ことを特徴とする請求項１に記載の基準電圧供給回路。
3. 前記相殺電流源は、
   前記供給電流に対応した検知電流を判定する相殺電流判定部と、
   当該相殺電流判定部の判定結果に基づいて前記供給電流と同じ大きさの相殺電流を生成し、当該相殺電流を前記供給電流と逆相で前記被供給回路に供給する相殺電流供給部と
   を有することを特徴とする請求項１に記載の基準電圧供給回路。
4. 前記相殺電流源は、
   各供給電流に対応した検知電流を個別に判定する複数の前記相殺電流判定部と、
   前記複数の相殺電流判定部の判定結果を合成する合成部とを具備し、
   前記相殺電流供給部は、前記合成部の合成結果に基づいて各供給電流を合成した合成電流と同じ大きさの相殺電流を生成する
   ことを特徴とする請求項３に記載の基準電圧供給回路。
5. 前記複数の相殺電流判定部における検知感度が同一である
   ことを特徴とする請求項４に記載の基準電圧供給回路。
6. 所定の信号処理を行なう信号処理回路を備えた電子機器であって、
   前記信号処理回路に所定の大きさの基準電圧を供給する際に前記信号処理回路との間に生じる供給電流を相殺する相殺電流源
   を備えたことを特徴とする電子機器。
7. 何れかが選択的に使用される複数の前記信号処理回路と、
   当該複数の信号処理回路の何れかを選択する選択部と
   を具備し、
   前記相殺電流源は、
   前記選択部の出力を監視して前記供給電流に対応した検知電流を判定する相殺電流判定部と、
   当該相殺電流判定部の判定結果に基づいて前記供給電流と同じ大きさの相殺電流を生成し、当該相殺電流を前記供給電流と逆相で前記被供給回路に供給する相殺電流供給部と
   を有する
   ことを特徴とする請求項６に記載の電子機器。
8. 前記複数の信号処理回路のそれぞれは、設定された処理パラメータに従って同一機能の信号処理を行なう
   ことを特徴とする請求項７に記載の電子機器。
9. 前記複数の信号処理回路のそれぞれは、それぞれの前記供給電流が同じ大きさの電流となるように設定され、
   前記相殺電流判定部と前記相殺電流供給部とが、前記複数の信号処理回路に対してそれぞれ１つ設けられる
   ことを特徴とする請求項７に記載の電子機器。
10. 同時に動作する複数の前記信号処理回路を具備し、
    前記相殺電流源は、
    前記複数の信号処理回路の各供給電流に対応した検知電流をそれぞれ判定する複数の相殺電流判定部と、
    前記複数の相殺電流判定部の判定結果を合成する合成部とを具備し、
    前記相殺電流供給部は、前記合成部の合成結果に基づいて前記複数の信号処理回路の各供給電流供給を合成した合成電流と同じ大きさの相殺電流を生成する
    ことを特徴とする請求項７に記載の電子機器。
11. 前記複数の信号処理回路は縦続接続されており、それぞれ設定された処理パラメータに従って同一機能の信号処理を行なう
    ことを特徴とする請求項１０に記載の電子機器。
12. 前記複数の信号処理回路のそれぞれは、それぞれの前記供給電流が同じ大きさとなるように設定され、
    前記複数の相殺電流判定部における検知感度が同一である
    ことを特徴とする請求項９に記載の電子機器。
13. 前記信号処理回路は、入力された信号を増幅して出力する増幅回路である
    ことを特徴とする請求項６に記載の電子機器。