JP2003163845A - 固体撮像装置およびそのクランプ制御方法 - Google Patents
固体撮像装置およびそのクランプ制御方法Info
- Publication number
- JP2003163845A JP2003163845A JP2001358892A JP2001358892A JP2003163845A JP 2003163845 A JP2003163845 A JP 2003163845A JP 2001358892 A JP2001358892 A JP 2001358892A JP 2001358892 A JP2001358892 A JP 2001358892A JP 2003163845 A JP2003163845 A JP 2003163845A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- gain control
- solid
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 230000002596 correlated effect Effects 0.000 claims abstract description 12
- 230000000875 corresponding effect Effects 0.000 claims abstract description 12
- 230000001276 controlling effect Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 32
- 239000000758 substrate Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 1
- 235000014548 Rubus moluccanus Nutrition 0.000 description 1
- 101150051106 SWEET11 gene Proteins 0.000 description 1
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＣＤＳ機能やＡＧＣ機能等を設けたアナログ
フロントエンドＩＣチップにおいて、黒基準信号期間に
出力信号をクランプするためのクランプ回路に電源や外
部回路等から混入する雑音の影響を抑制する。 【解決手段】 黒基準信号の期間に対応するゲインコン
トロールアンプ４の出力値を所定の基準値に一致させる
クランプ回路１８に、ゲインコントロールアンプ４に供
給されるクランプ信号のゲインを制御するゲイン制御手
段としての電圧電流変換回路３６を設けた。この電圧電
流変換回路３６によってフィードバックループのゲイン
を減少させることにより、チップ内部、およびチップ外
部からクランプ回路１８に各種の雑音が混入し、ＯＰア
ンプ１２によって増幅された場合でも、ゲインコントロ
ールアンプ４への影響を抑制でき、動作の安定化を図る
ことが可能となる。
フロントエンドＩＣチップにおいて、黒基準信号期間に
出力信号をクランプするためのクランプ回路に電源や外
部回路等から混入する雑音の影響を抑制する。 【解決手段】 黒基準信号の期間に対応するゲインコン
トロールアンプ４の出力値を所定の基準値に一致させる
クランプ回路１８に、ゲインコントロールアンプ４に供
給されるクランプ信号のゲインを制御するゲイン制御手
段としての電圧電流変換回路３６を設けた。この電圧電
流変換回路３６によってフィードバックループのゲイン
を減少させることにより、チップ内部、およびチップ外
部からクランプ回路１８に各種の雑音が混入し、ＯＰア
ンプ１２によって増幅された場合でも、ゲインコントロ
ールアンプ４への影響を抑制でき、動作の安定化を図る
ことが可能となる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、イメージセンサで
撮像した画像信号をフィードバックして制御信号に用い
る固体撮像装置およびそのクランプ制御方法に関する。
撮像した画像信号をフィードバックして制御信号に用い
る固体撮像装置およびそのクランプ制御方法に関する。
【０００２】
【従来の技術】図１５は、従来の固体撮像装置に設けら
れるアナログフロントエンドプロセッサ（以下、アナロ
グＦＥという）の一例を示すブロック図である。このア
ナログＦＥ１は、入力端子２から入力される入力信号Ｖ
ｉｎに対する相関二重サンプリング処理を複数のサンプ
ルホールド（ＳＨ）回路によって実行するＣＤＳ（相関
二重サンプリング）回路３と、そのゲインを制御するオ
ートゲインコントロール（ＡＧＣ）回路４と、このＡＧ
Ｃ回路４の出力をローパスするローパスフィルタ（ＬＰ
Ｆ）回路５と、このＬＰＦ回路５を増幅して出力端子７
より出力するドライブ（ＤＲＶ）アンプ６と、このＤＲ
Ｖアンプ６の出力信号ＤＲＶｏｕｔを所定の基準値にク
ランプするクランプ回路１８等を有しており、撮像素子
の黒基準信号期間に出力信号ＤＲＶｏｕｔをクランプ回
路１８によってクランプするものである。
れるアナログフロントエンドプロセッサ（以下、アナロ
グＦＥという）の一例を示すブロック図である。このア
ナログＦＥ１は、入力端子２から入力される入力信号Ｖ
ｉｎに対する相関二重サンプリング処理を複数のサンプ
ルホールド（ＳＨ）回路によって実行するＣＤＳ（相関
二重サンプリング）回路３と、そのゲインを制御するオ
ートゲインコントロール（ＡＧＣ）回路４と、このＡＧ
Ｃ回路４の出力をローパスするローパスフィルタ（ＬＰ
Ｆ）回路５と、このＬＰＦ回路５を増幅して出力端子７
より出力するドライブ（ＤＲＶ）アンプ６と、このＤＲ
Ｖアンプ６の出力信号ＤＲＶｏｕｔを所定の基準値にク
ランプするクランプ回路１８等を有しており、撮像素子
の黒基準信号期間に出力信号ＤＲＶｏｕｔをクランプ回
路１８によってクランプするものである。
【０００３】クランプ回路１８は、ＤＲＶアンプ６の出
力信号ＤＲＶｏｕｔをフィードバックするフィードバッ
クループ１８Ａと、このフィードバックループ１８Ａを
外部入力されるクランプ制御信号ＣＬＰＯＢに基づいて
開閉するスイッチ１８Ｂと、出力信号ＤＲＶｏｕｔの電
圧値と所定の基準電圧源１１による基準電圧値Ｖｒｅｆ
とを比較し、その差分信号を出力するＯＰアンプ１２と
を有し、ＯＰアンプ１２からの差分信号△Ｖｏｕｔによ
ってＡＧＣ回路４を制御することにより、出力信号ＤＲ
Ｖｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧に
なるようにして出力信号のクランプを行う。なお、フィ
ードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路
４との間には、アナログＦＥ１の外部接続端子１４を通
して外部のフィードバックループ用コンデンサ１５に接
続されるノード１８Ｃが設けられている。また、ＯＰア
ンプ１２および基準電圧源１１は、アナログＦＥ１の外
部接続端子８を通して基準電源用コンデンサ９に接続さ
れている。また、クランプ制御信号ＣＬＰＯＢは外部接
続端子１９より入力される。
力信号ＤＲＶｏｕｔをフィードバックするフィードバッ
クループ１８Ａと、このフィードバックループ１８Ａを
外部入力されるクランプ制御信号ＣＬＰＯＢに基づいて
開閉するスイッチ１８Ｂと、出力信号ＤＲＶｏｕｔの電
圧値と所定の基準電圧源１１による基準電圧値Ｖｒｅｆ
とを比較し、その差分信号を出力するＯＰアンプ１２と
を有し、ＯＰアンプ１２からの差分信号△Ｖｏｕｔによ
ってＡＧＣ回路４を制御することにより、出力信号ＤＲ
Ｖｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧に
なるようにして出力信号のクランプを行う。なお、フィ
ードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路
４との間には、アナログＦＥ１の外部接続端子１４を通
して外部のフィードバックループ用コンデンサ１５に接
続されるノード１８Ｃが設けられている。また、ＯＰア
ンプ１２および基準電圧源１１は、アナログＦＥ１の外
部接続端子８を通して基準電源用コンデンサ９に接続さ
れている。また、クランプ制御信号ＣＬＰＯＢは外部接
続端子１９より入力される。
【０００４】このようなアナログＦＥ１を構成するＩＣ
は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサな
どの固体撮像装置の出力信号の信号処理ＩＣとしてよく
使用される。そして、従来のＣＣＤイメージセンサやＣ
ＭＯＳイメージセンサでは、一般に垂直ブランキング期
間と水平ブランキング期間の少なくとも片方に黒基準信
号を持っており、フレーム周期あるいは１水平周期の黒
基準信号出力期間の間に、外部入力によるクランプ制御
信号ＣＬＰＯＢを“ＯＮ”し、フィードバックループ１
８Ａのスイッチ１８Ｂを動作させ、出力信号ＤＲＶｏｕ
ｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるよ
うに制御する。これにより、入力信号の黒基準信号電圧
の変動があっても、常に一定の基準電圧値Ｖｒｅｆを基
準にして出力信号ＤＲＶｏｕｔを出力することができ
る。
は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサな
どの固体撮像装置の出力信号の信号処理ＩＣとしてよく
使用される。そして、従来のＣＣＤイメージセンサやＣ
ＭＯＳイメージセンサでは、一般に垂直ブランキング期
間と水平ブランキング期間の少なくとも片方に黒基準信
号を持っており、フレーム周期あるいは１水平周期の黒
基準信号出力期間の間に、外部入力によるクランプ制御
信号ＣＬＰＯＢを“ＯＮ”し、フィードバックループ１
８Ａのスイッチ１８Ｂを動作させ、出力信号ＤＲＶｏｕ
ｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるよ
うに制御する。これにより、入力信号の黒基準信号電圧
の変動があっても、常に一定の基準電圧値Ｖｒｅｆを基
準にして出力信号ＤＲＶｏｕｔを出力することができ
る。
【０００５】図１６は、他の従来例による固体撮像装置
に設けられるアナログＦＥ２を示すブロック図である。
なお、この図１６において図１５と共通の要素について
は同一符号を付している。この図１６に示すアナログＦ
Ｅ２は、上述した図１５に示すクランプ回路１８のうち
基準電圧源１１をＩＣの外部（図示せず）に設けたもの
であり、基準電圧値Ｖｒｅｆは外部接続端子１７から入
力される。また、クランプ回路１８のフィードバックル
ープ１８Ａ、スイッチ１８Ｂ、およびＯＰアンプ１２等
はＩＣの内部に設けられている。ただし、図示のよう
に、フィードバックする信号としてＤＲＶアンプ６の出
力でなく、ＬＰＦ回路５の出力を用いる。なお、この種
のアナログＦＥとしては、ＣＤＳ機能およびＡＧＣ機能
だけでなく、ＡＤ機能やイメージセンサを駆動するＴＧ
機能を含んだ１チップ回路などに使用される。さらにこ
れらの機能チップ内部に取り込んだＣＣＤやＣＭＯＳイ
メージセンサなどの固体撮像素子にも広く使用される。
に設けられるアナログＦＥ２を示すブロック図である。
なお、この図１６において図１５と共通の要素について
は同一符号を付している。この図１６に示すアナログＦ
Ｅ２は、上述した図１５に示すクランプ回路１８のうち
基準電圧源１１をＩＣの外部（図示せず）に設けたもの
であり、基準電圧値Ｖｒｅｆは外部接続端子１７から入
力される。また、クランプ回路１８のフィードバックル
ープ１８Ａ、スイッチ１８Ｂ、およびＯＰアンプ１２等
はＩＣの内部に設けられている。ただし、図示のよう
に、フィードバックする信号としてＤＲＶアンプ６の出
力でなく、ＬＰＦ回路５の出力を用いる。なお、この種
のアナログＦＥとしては、ＣＤＳ機能およびＡＧＣ機能
だけでなく、ＡＤ機能やイメージセンサを駆動するＴＧ
機能を含んだ１チップ回路などに使用される。さらにこ
れらの機能チップ内部に取り込んだＣＣＤやＣＭＯＳイ
メージセンサなどの固体撮像素子にも広く使用される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成では、電源電圧やＧＮＤから混入する雑音
の影響を防ぐことが困難であった。図１７は、上述のよ
うに電源に混入する雑音電圧の具体例を示す説明図であ
り、縦軸は雑音電圧、横軸は周波数を示している。上述
したＩＣチップからの出力信号ＤＲＶｏｕｔは、次段の
信号処理ボード（あるいは信号処理ＩＣ）に引き渡され
るが、この信号処理ボード（あるいは信号処理ＩＣ）か
らの雑音混入の問題が存在する。図示のように、画像に
混入する雑音としては、次段の信号処理ボード（あるい
は信号処理ＩＣ）から混入するフレーム周波数に相当す
る３０Ｈｚの雑音と、その高調波周波数雑音、ならびに
電源から混入する５０Ｈｚの雑音と、その高調波周波数
の雑音が存在する。したがって、このような電源から混
入する雑音と、次段の信号処理ボード（あるいは信号処
理ＩＣ）から混入する雑音を抑圧することが必要であ
る。
来の回路構成では、電源電圧やＧＮＤから混入する雑音
の影響を防ぐことが困難であった。図１７は、上述のよ
うに電源に混入する雑音電圧の具体例を示す説明図であ
り、縦軸は雑音電圧、横軸は周波数を示している。上述
したＩＣチップからの出力信号ＤＲＶｏｕｔは、次段の
信号処理ボード（あるいは信号処理ＩＣ）に引き渡され
るが、この信号処理ボード（あるいは信号処理ＩＣ）か
らの雑音混入の問題が存在する。図示のように、画像に
混入する雑音としては、次段の信号処理ボード（あるい
は信号処理ＩＣ）から混入するフレーム周波数に相当す
る３０Ｈｚの雑音と、その高調波周波数雑音、ならびに
電源から混入する５０Ｈｚの雑音と、その高調波周波数
の雑音が存在する。したがって、このような電源から混
入する雑音と、次段の信号処理ボード（あるいは信号処
理ＩＣ）から混入する雑音を抑圧することが必要であ
る。
【０００７】さらに、フィードバック期間以外の外部端
子電圧のゆれを防ぐために、フィードバックループ１８
Ａの少なくとも１つのノード１８Ｃを外部端子接続用１
４として引き出し、上述したコンデンサ１５に大きな容
量値の素子を接続しておく必要があった（図１５参
照）。この容量値は、０．１μＦ〜１０μＦ程度と大き
く、大きな部品体積が必要であり、上述のようなＩＣチ
ップを用いたカメラシステムを小型化することが困難で
あった。
子電圧のゆれを防ぐために、フィードバックループ１８
Ａの少なくとも１つのノード１８Ｃを外部端子接続用１
４として引き出し、上述したコンデンサ１５に大きな容
量値の素子を接続しておく必要があった（図１５参
照）。この容量値は、０．１μＦ〜１０μＦ程度と大き
く、大きな部品体積が必要であり、上述のようなＩＣチ
ップを用いたカメラシステムを小型化することが困難で
あった。
【０００８】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、ＣＤＳ機能や
ＡＧＣ機能等を設けたアナログフロントエンドＩＣチッ
プにおいて、黒基準信号期間に出力信号をクランプする
ためのクランプ回路に電源や外部回路等から混入する雑
音の影響を抑制することができ、また、ＩＣチップの簡
素化を図ることが可能な固体撮像装置およびそのクラン
プ制御方法を提供することにある。
たものであり、その目的とするところは、ＣＤＳ機能や
ＡＧＣ機能等を設けたアナログフロントエンドＩＣチッ
プにおいて、黒基準信号期間に出力信号をクランプする
ためのクランプ回路に電源や外部回路等から混入する雑
音の影響を抑制することができ、また、ＩＣチップの簡
素化を図ることが可能な固体撮像装置およびそのクラン
プ制御方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、垂直ブランキ
ング期間と水平ブランキング期間の少なくとも片方に黒
基準信号を持ったイメージセンサと、前記イメージセン
サからの出力信号に対するノイズ除去を行う相関二重サ
ンプリング回路と、前記相関二重サンプリング回路の出
力信号を増幅するゲインコントロールアンプと、前記黒
基準信号の期間に対応する前記ゲインコントロールアン
プの出力値を所定の基準値に一致させるクランプ回路と
を具備した固体撮像装置において、前記クランプ回路
は、ゲインコントロールアンプを出力信号に基づいてフ
ィードバック制御するためのフィードバックループと、
前記フィードバックループによってフィードバックされ
た出力信号を前記基準値と比較してクランプ信号を出力
する演算手段と、前記黒基準信号の期間に対応して前記
フィードバックループを開閉するスイッチとを有し、さ
らに、前記ゲインコントロールアンプに供給されるクラ
ンプ信号のゲインを制御するゲイン制御手段を有するこ
とを特徴とする。
ング期間と水平ブランキング期間の少なくとも片方に黒
基準信号を持ったイメージセンサと、前記イメージセン
サからの出力信号に対するノイズ除去を行う相関二重サ
ンプリング回路と、前記相関二重サンプリング回路の出
力信号を増幅するゲインコントロールアンプと、前記黒
基準信号の期間に対応する前記ゲインコントロールアン
プの出力値を所定の基準値に一致させるクランプ回路と
を具備した固体撮像装置において、前記クランプ回路
は、ゲインコントロールアンプを出力信号に基づいてフ
ィードバック制御するためのフィードバックループと、
前記フィードバックループによってフィードバックされ
た出力信号を前記基準値と比較してクランプ信号を出力
する演算手段と、前記黒基準信号の期間に対応して前記
フィードバックループを開閉するスイッチとを有し、さ
らに、前記ゲインコントロールアンプに供給されるクラ
ンプ信号のゲインを制御するゲイン制御手段を有するこ
とを特徴とする。
【００１０】また本発明は、垂直ブランキング期間と水
平ブランキング期間の少なくとも片方に黒基準信号を持
ったイメージセンサと、前記イメージセンサからの出力
信号に対するノイズ除去を行う相関二重サンプリング回
路と、前記相関二重サンプリング回路の出力信号を増幅
するゲインコントロールアンプと、前記黒基準信号の期
間に対応する前記ゲインコントロールアンプの出力値を
所定の基準値に一致させるクランプ回路とを具備した固
体撮像装置において、前記クランプ回路は、ゲインコン
トロールアンプを出力信号に基づいてフィードバック制
御するためのフィードバックループと、前記フィードバ
ックループによってフィードバックされた出力信号を前
記基準値と比較してクランプ信号を出力する演算手段
と、前記黒基準信号の期間に対応して前記フィードバッ
クループを開閉するスイッチとを有し、さらに、フィー
ルドバッククランプ期間以外の電圧変動を抑制するため
の第１の容量素子を接続する少なくとも１つのノードを
有し、前記ノードがクランプ期間以外でフローティング
状態にならないようにしたことを特徴とする。
平ブランキング期間の少なくとも片方に黒基準信号を持
ったイメージセンサと、前記イメージセンサからの出力
信号に対するノイズ除去を行う相関二重サンプリング回
路と、前記相関二重サンプリング回路の出力信号を増幅
するゲインコントロールアンプと、前記黒基準信号の期
間に対応する前記ゲインコントロールアンプの出力値を
所定の基準値に一致させるクランプ回路とを具備した固
体撮像装置において、前記クランプ回路は、ゲインコン
トロールアンプを出力信号に基づいてフィードバック制
御するためのフィードバックループと、前記フィードバ
ックループによってフィードバックされた出力信号を前
記基準値と比較してクランプ信号を出力する演算手段
と、前記黒基準信号の期間に対応して前記フィードバッ
クループを開閉するスイッチとを有し、さらに、フィー
ルドバッククランプ期間以外の電圧変動を抑制するため
の第１の容量素子を接続する少なくとも１つのノードを
有し、前記ノードがクランプ期間以外でフローティング
状態にならないようにしたことを特徴とする。
【００１１】また本発明は、垂直ブランキング期間と水
平ブランキング期間の少なくとも片方に黒基準信号を持
ったイメージセンサと、前記イメージセンサからの出力
信号に対するノイズ除去を行う相関二重サンプリング回
路と、前記相関二重サンプリング回路の出力信号を増幅
するゲインコントロールアンプと、前記黒基準信号の期
間に対応する前記ゲインコントロールアンプの出力値を
所定の基準値に一致させるクランプ回路とを具備し、前
記クランプ回路は、ゲインコントロールアンプを出力信
号に基づいてフィードバック制御するためのフィードバ
ックループと、前記フィードバックループによってフィ
ードバックされた出力信号を前記基準値と比較してクラ
ンプ信号を出力する演算手段と、前記黒基準信号の期間
に対応して前記フィードバックループを開閉するスイッ
チとを有する固体撮像装置のクランプ制御方法であっ
て、前記ゲインコントロールアンプに供給されるクラン
プ信号のゲインを前記演算手段とは別のゲイン制御手段
によって制御するようにしたことを特徴とする。
平ブランキング期間の少なくとも片方に黒基準信号を持
ったイメージセンサと、前記イメージセンサからの出力
信号に対するノイズ除去を行う相関二重サンプリング回
路と、前記相関二重サンプリング回路の出力信号を増幅
するゲインコントロールアンプと、前記黒基準信号の期
間に対応する前記ゲインコントロールアンプの出力値を
所定の基準値に一致させるクランプ回路とを具備し、前
記クランプ回路は、ゲインコントロールアンプを出力信
号に基づいてフィードバック制御するためのフィードバ
ックループと、前記フィードバックループによってフィ
ードバックされた出力信号を前記基準値と比較してクラ
ンプ信号を出力する演算手段と、前記黒基準信号の期間
に対応して前記フィードバックループを開閉するスイッ
チとを有する固体撮像装置のクランプ制御方法であっ
て、前記ゲインコントロールアンプに供給されるクラン
プ信号のゲインを前記演算手段とは別のゲイン制御手段
によって制御するようにしたことを特徴とする。
【００１２】本発明の固体撮像装置およびクランプ制御
方法によれば、黒基準信号の期間に対応するゲインコン
トロールアンプの出力値を所定の基準値に一致させるク
ランプ回路に、ゲインコントロールアンプに供給される
クランプ信号のゲインを制御するゲイン制御手段を設け
たことから、このクランプ回路に電源や外部回路等から
各種の雑音が混入した場合にも、これをゲイン制御手段
によって抑制し、ゲインコントロールアンプに対する影
響を小さくすることが可能となり、撮像信号への雑音の
影響を抑制することができる。また、本発明の固体撮像
装置によれば、フィードバッククランプ期間以外の電圧
変動を抑制するための第１の容量素子を接続するノード
をクランプ期間以外でフローティング状態にならないよ
うにしたことにより、クランプ期間以外の期間でクラン
プ回路の状態を安定化でき、ハム雑音等の影響を抑制す
ることができる。
方法によれば、黒基準信号の期間に対応するゲインコン
トロールアンプの出力値を所定の基準値に一致させるク
ランプ回路に、ゲインコントロールアンプに供給される
クランプ信号のゲインを制御するゲイン制御手段を設け
たことから、このクランプ回路に電源や外部回路等から
各種の雑音が混入した場合にも、これをゲイン制御手段
によって抑制し、ゲインコントロールアンプに対する影
響を小さくすることが可能となり、撮像信号への雑音の
影響を抑制することができる。また、本発明の固体撮像
装置によれば、フィードバッククランプ期間以外の電圧
変動を抑制するための第１の容量素子を接続するノード
をクランプ期間以外でフローティング状態にならないよ
うにしたことにより、クランプ期間以外の期間でクラン
プ回路の状態を安定化でき、ハム雑音等の影響を抑制す
ることができる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して説明する。図１は、本発明の実施の
形態で用いる動作原理を説明するための各信号の状態を
示すタイミングチャートである。このタイミングチャー
トは、本実施の形態による固体撮像装置における水平タ
イミング期間（Ｈタイミング）３０と、アナログＦＥの
出力信号（ＤＲＶｏｕｔ）３１と、アナログＦＥにクラ
ンプ動作を実行させるためのクランプ制御信号（ＣＬＰ
ＯＢ）３２と、アナログＦＥのＡＧＣ回路のクランプ時
の電圧状態であるＡＧＣＣＬＰ信号３３と、２つの雑音
対策Ａ、Ｂのタイミング３４−１、３４−２とを示して
いる。
いて図面を参照して説明する。図１は、本発明の実施の
形態で用いる動作原理を説明するための各信号の状態を
示すタイミングチャートである。このタイミングチャー
トは、本実施の形態による固体撮像装置における水平タ
イミング期間（Ｈタイミング）３０と、アナログＦＥの
出力信号（ＤＲＶｏｕｔ）３１と、アナログＦＥにクラ
ンプ動作を実行させるためのクランプ制御信号（ＣＬＰ
ＯＢ）３２と、アナログＦＥのＡＧＣ回路のクランプ時
の電圧状態であるＡＧＣＣＬＰ信号３３と、２つの雑音
対策Ａ、Ｂのタイミング３４−１、３４−２とを示して
いる。
【００１４】ここで、ＤＲＶｏｕｔ信号３１は、１Ｈ期
間の前にある黒基準期間（前ＯＰＢ部）３１−１と、１
Ｈ期間の後ろにある黒基準期間（後ろＯＰＢ部）３１−
２と、その間の有効期間３１−３に出力される信号であ
る。そして、この例では、前にある黒基準期間の信号３
１−１の領域の一部について、第１のＣＬＰＯＢ信号３
２−１によってクランプ動作を行う。つまり、このＣＬ
ＰＯＢ期間３２−１にのみアナログＦＥのフィードバッ
クループ回路を動作させ、ＤＲＶｏｕｔ３１の出力を前
ＯＰＢ部３１−１の一部の期間による黒基準期間の電圧
を後述の基準信号電圧Ｖｒｅｆと一致させている。この
ようなフィードバック動作により、同一ＩＣにおいて温
度変動によりＤＲＶｏｕｔ電圧３１の前ＯＰＢ期間３１
−１の電圧レベルが変動しても、一定のＶｒｅｆ電圧に
強制的に設定することが可能である。つまり、温度変動
によらず、出力電圧ＤＲＶｏｕｔの基準信号電圧３１−
１を常に一定値の電圧出力値Ｖｒｅｆに設定している。
このように、第１のＣＬＰＯＢ期間３２−１に出力電圧
ＤＲＶｏｕｔ３１−１をフィードバック動作をさせるこ
とにより、温度変化の影響をなくすことができる。
間の前にある黒基準期間（前ＯＰＢ部）３１−１と、１
Ｈ期間の後ろにある黒基準期間（後ろＯＰＢ部）３１−
２と、その間の有効期間３１−３に出力される信号であ
る。そして、この例では、前にある黒基準期間の信号３
１−１の領域の一部について、第１のＣＬＰＯＢ信号３
２−１によってクランプ動作を行う。つまり、このＣＬ
ＰＯＢ期間３２−１にのみアナログＦＥのフィードバッ
クループ回路を動作させ、ＤＲＶｏｕｔ３１の出力を前
ＯＰＢ部３１−１の一部の期間による黒基準期間の電圧
を後述の基準信号電圧Ｖｒｅｆと一致させている。この
ようなフィードバック動作により、同一ＩＣにおいて温
度変動によりＤＲＶｏｕｔ電圧３１の前ＯＰＢ期間３１
−１の電圧レベルが変動しても、一定のＶｒｅｆ電圧に
強制的に設定することが可能である。つまり、温度変動
によらず、出力電圧ＤＲＶｏｕｔの基準信号電圧３１−
１を常に一定値の電圧出力値Ｖｒｅｆに設定している。
このように、第１のＣＬＰＯＢ期間３２−１に出力電圧
ＤＲＶｏｕｔ３１−１をフィードバック動作をさせるこ
とにより、温度変化の影響をなくすことができる。
【００１５】そして、本例では、雑音対策として、上述
のようなフィードバッククランプ期間中３３−１のフィ
ードバックループのゲインを所定の大きさに調整するた
めの電流電圧変換回路を設けることにより、フィードバ
ック時に電源やＧＮＤで発生する雑音を抑圧するもので
ある（雑音対策３４−１Ａ）。また、フィードバックク
ランプ期間以外の期間３３−２で、ＩＣ外に大容量の外
部コンデンサ（第１の容量素子）を接続した構成におい
て、この外部コンデンサを接続する外部接続端子から外
部雑音が混入しない経路を提供するものである（雑音対
策３４−１Ｂ）。
のようなフィードバッククランプ期間中３３−１のフィ
ードバックループのゲインを所定の大きさに調整するた
めの電流電圧変換回路を設けることにより、フィードバ
ック時に電源やＧＮＤで発生する雑音を抑圧するもので
ある（雑音対策３４−１Ａ）。また、フィードバックク
ランプ期間以外の期間３３−２で、ＩＣ外に大容量の外
部コンデンサ（第１の容量素子）を接続した構成におい
て、この外部コンデンサを接続する外部接続端子から外
部雑音が混入しない経路を提供するものである（雑音対
策３４−１Ｂ）。
【００１６】以下、上述のような本実施の形態による特
徴を実現するための具体的実施例について順次発明す
る。なお、以下の各実施例において、上述した従来例と
共通の構成については同一符号を用いて説明する。図２
は、本発明の第１実施例による固体撮像装置のアナログ
ＦＥの構成を示すブロック図である。このアナログＦＥ
１は、上述した図１５の従来例に電圧電流変換回路（減
衰アンプ）３６を追加したものであり、ＣＤＳ回路３、
ＡＧＣ回路４、ＬＰＦ回路５、ＤＲＶアンプ６等は図１
５に示す例と同様である。また、アナログＦＥ１に外部
接続されたコンデンサ９、１５等も同様である。なお、
この場合、外部コンデンサ９が上述した第１の容量素子
に相当する。
徴を実現するための具体的実施例について順次発明す
る。なお、以下の各実施例において、上述した従来例と
共通の構成については同一符号を用いて説明する。図２
は、本発明の第１実施例による固体撮像装置のアナログ
ＦＥの構成を示すブロック図である。このアナログＦＥ
１は、上述した図１５の従来例に電圧電流変換回路（減
衰アンプ）３６を追加したものであり、ＣＤＳ回路３、
ＡＧＣ回路４、ＬＰＦ回路５、ＤＲＶアンプ６等は図１
５に示す例と同様である。また、アナログＦＥ１に外部
接続されたコンデンサ９、１５等も同様である。なお、
この場合、外部コンデンサ９が上述した第１の容量素子
に相当する。
【００１７】また、クランプ回路１８は、図１５に示す
例と同様に、フィードバックループ１８Ａ、スイッチ１
８Ｂ、基準電圧源１１、およびＯＰアンプ（演算手段）
１２を有しており、フィードバックループ１８Ａのスイ
ッチ１８ＢとＡＧＣ回路４との間にゲイン制御手段とし
ての電圧電流変換回路３６が設けられている。このクラ
ンプ回路１８では、ＯＰアンプ１２によって出力された
差分信号の電圧変動値△Ｖｏｕｔを電圧電流変換するこ
とにより、この電圧変動値△Ｖｏｕｔよりも小さい電圧
値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）をＡＧＣ回路４に
ゲイン制御信号として出力するものである。
例と同様に、フィードバックループ１８Ａ、スイッチ１
８Ｂ、基準電圧源１１、およびＯＰアンプ（演算手段）
１２を有しており、フィードバックループ１８Ａのスイ
ッチ１８ＢとＡＧＣ回路４との間にゲイン制御手段とし
ての電圧電流変換回路３６が設けられている。このクラ
ンプ回路１８では、ＯＰアンプ１２によって出力された
差分信号の電圧変動値△Ｖｏｕｔを電圧電流変換するこ
とにより、この電圧変動値△Ｖｏｕｔよりも小さい電圧
値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）をＡＧＣ回路４に
ゲイン制御信号として出力するものである。
【００１８】ここで、ＯＰアンプ１２は入力信号差（Ｄ
ＲＶｏｕｔ−Ｖｒｅｆ）を大きな電圧出力△Ｖｏｕｔと
してＡＧＣ回路４に供給するので、アナログＦＥ１の出
力電圧ＤＲＶｏｕｔを基準電圧Ｖｒｅｆに一致させるに
は効果がある。しかし、例えばＯＰアンプ１２の電源や
ＧＮＤから混入する雑音も、ＯＰアンプ１２の大きな増
幅率により増幅されるため、雑音も増幅されてしまう。
そのため、この雑音の影響を抑圧するために、フィード
バックループ１８Ａの内部にフィードバックループゲイ
ンを制御する回路が不可欠になる。そのため本例では、
電圧を電流に変換する電圧電流変換回路３６を挿入し、
この回路によってフィードバックループゲインをコント
ロールするようにした。ここで電圧電流変換回路３６の
出力は電流変動量△ｉｆｂとして得られるが、図２に
は、この電流変動量に相当する電圧変動量△Ｖｆｂとし
て示している。
ＲＶｏｕｔ−Ｖｒｅｆ）を大きな電圧出力△Ｖｏｕｔと
してＡＧＣ回路４に供給するので、アナログＦＥ１の出
力電圧ＤＲＶｏｕｔを基準電圧Ｖｒｅｆに一致させるに
は効果がある。しかし、例えばＯＰアンプ１２の電源や
ＧＮＤから混入する雑音も、ＯＰアンプ１２の大きな増
幅率により増幅されるため、雑音も増幅されてしまう。
そのため、この雑音の影響を抑圧するために、フィード
バックループ１８Ａの内部にフィードバックループゲイ
ンを制御する回路が不可欠になる。そのため本例では、
電圧を電流に変換する電圧電流変換回路３６を挿入し、
この回路によってフィードバックループゲインをコント
ロールするようにした。ここで電圧電流変換回路３６の
出力は電流変動量△ｉｆｂとして得られるが、図２に
は、この電流変動量に相当する電圧変動量△Ｖｆｂとし
て示している。
【００１９】なお、本例では、フィードバックループゲ
インのゲイン制御手段に電圧電流変換回路３６を用いた
が、同様に電流電圧変換回路、電流電流変換回路、また
は電圧電圧変換回路を用いることも可能であり、フィー
ドバックループゲインを抑制し得る手段であればよい。
要は、出力信号を基準信号と比較するＯＰアンプ１２以
外に、フィードバックループゲインを制御できる手段が
フィードバックループ内に挿入されていることが本例の
特徴点である。
インのゲイン制御手段に電圧電流変換回路３６を用いた
が、同様に電流電圧変換回路、電流電流変換回路、また
は電圧電圧変換回路を用いることも可能であり、フィー
ドバックループゲインを抑制し得る手段であればよい。
要は、出力信号を基準信号と比較するＯＰアンプ１２以
外に、フィードバックループゲインを制御できる手段が
フィードバックループ内に挿入されていることが本例の
特徴点である。
【００２０】図３は、上述した図２に示す第１実施例の
構成におけるゲイン制御手段の制御動作の具体例を示す
説明図であり、ＯＰアンプ１２の入力である出力信号Ｄ
ＲＶｏｕｔの変化（横軸）に対する電圧電流変換回路３
６の制御電圧△Ｖｆｂの変化（縦軸）を示している。図
中の実線Ｃで示すように、フィードバックループのゲイ
ンが大きい場合には、出力電圧ＤＲＶｏｕｔの小さな変
動に対してフィードバックされる電圧変動△Ｖｏｕｔも
大きくなり、ＯＰアンプ１２などの電源やＧＮＤの雑音
変動に対して弱いものとなる。そこで、図中の破線Ｄで
示すように、電圧電流変換回路３６の挿入により、フィ
ードバックループゲインを所定の大きさ以下にすること
で、雑音変動に対する特性を改善することが可能であ
る。すなわち、△Ｖｆｂ＜△Ｖｏｕｔとすることによ
り、ＯＰアンプ１２や電圧電流変換回路３６の電源やＧ
ＮＤから混入する雑音の影響を抑圧することが可能とな
る。これは、フィードバックループが動作している期間
（図１のＣＬＰＯＢ期間３２−１）の雑音対策Ａに相当
する。
構成におけるゲイン制御手段の制御動作の具体例を示す
説明図であり、ＯＰアンプ１２の入力である出力信号Ｄ
ＲＶｏｕｔの変化（横軸）に対する電圧電流変換回路３
６の制御電圧△Ｖｆｂの変化（縦軸）を示している。図
中の実線Ｃで示すように、フィードバックループのゲイ
ンが大きい場合には、出力電圧ＤＲＶｏｕｔの小さな変
動に対してフィードバックされる電圧変動△Ｖｏｕｔも
大きくなり、ＯＰアンプ１２などの電源やＧＮＤの雑音
変動に対して弱いものとなる。そこで、図中の破線Ｄで
示すように、電圧電流変換回路３６の挿入により、フィ
ードバックループゲインを所定の大きさ以下にすること
で、雑音変動に対する特性を改善することが可能であ
る。すなわち、△Ｖｆｂ＜△Ｖｏｕｔとすることによ
り、ＯＰアンプ１２や電圧電流変換回路３６の電源やＧ
ＮＤから混入する雑音の影響を抑圧することが可能とな
る。これは、フィードバックループが動作している期間
（図１のＣＬＰＯＢ期間３２−１）の雑音対策Ａに相当
する。
【００２１】図４は、本発明の第２実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
基本的には、図２に示す構成と同様であるが、本例は、
フィードバックループ１８Ａの電圧を保持するためのコ
ンデンサ（第２の容量素子）４１をＯＰアンプ１２に入
力されるフィードバックループ１８Ａ上に設け、その上
流側（出力端子７側）にスイッチ１８Ｂを設けたもので
ある。すなわち、本例では、スイッチ１８Ｂが“ＯＦ
Ｆ”状態となっても、外部接続端子１４に接続している
コンデンサ１５がフローティング状態になることがない
ので、外部接続端子１４に接続されているコンデンサ１
５から混入する各種雑音（ハム雑音、外部の飛び込み雑
音、電源・ＧＮＤ雑音）の影響を抑えることができる。
これは、図１の雑音対策Ｂ（３４−２）の対策に相当す
る。なお、その他は図２に示す例と同様であるので説明
は省略する。
像装置のアナログＦＥの構成を示すブロック図である。
基本的には、図２に示す構成と同様であるが、本例は、
フィードバックループ１８Ａの電圧を保持するためのコ
ンデンサ（第２の容量素子）４１をＯＰアンプ１２に入
力されるフィードバックループ１８Ａ上に設け、その上
流側（出力端子７側）にスイッチ１８Ｂを設けたもので
ある。すなわち、本例では、スイッチ１８Ｂが“ＯＦ
Ｆ”状態となっても、外部接続端子１４に接続している
コンデンサ１５がフローティング状態になることがない
ので、外部接続端子１４に接続されているコンデンサ１
５から混入する各種雑音（ハム雑音、外部の飛び込み雑
音、電源・ＧＮＤ雑音）の影響を抑えることができる。
これは、図１の雑音対策Ｂ（３４−２）の対策に相当す
る。なお、その他は図２に示す例と同様であるので説明
は省略する。
【００２２】図５は、本発明の第３実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
本例は、図２において外部接続端子１４に接続されるコ
ンデンサ１５の代わりにアナログＦＥ１の内部にコンデ
ンサ４２を設けたものである。このような回路構成とす
ることにより、外部接続端子を設けることが不要とな
り、以下のような効果を得ることができる。第１は、外
部接続端子を引き出してしまうと、どうしてもその外部
端子から雑音の混入が避けられないため、このような雑
音の混入を防止できる。第２は、外部端子に０．１μＦ
〜１０μＦ程度の大きな容量値の容量素子を取り付ける
と、容量素子の体積が大きくなり、システム全体の小型
化が困難になるが、これをＩＣ内に設けることで、小型
化を図ることが可能となる。なお、その他は図２に示す
例と同様であるので説明は省略する。
像装置のアナログＦＥの構成を示すブロック図である。
本例は、図２において外部接続端子１４に接続されるコ
ンデンサ１５の代わりにアナログＦＥ１の内部にコンデ
ンサ４２を設けたものである。このような回路構成とす
ることにより、外部接続端子を設けることが不要とな
り、以下のような効果を得ることができる。第１は、外
部接続端子を引き出してしまうと、どうしてもその外部
端子から雑音の混入が避けられないため、このような雑
音の混入を防止できる。第２は、外部端子に０．１μＦ
〜１０μＦ程度の大きな容量値の容量素子を取り付ける
と、容量素子の体積が大きくなり、システム全体の小型
化が困難になるが、これをＩＣ内に設けることで、小型
化を図ることが可能となる。なお、その他は図２に示す
例と同様であるので説明は省略する。
【００２３】図６は、本発明の第４実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
本例は、アナログＦＥ１の内部に、新たにＯＰアンプ１
２の入力を切り換えるスイッチ４４、４５と、内部コン
デンサ４６と、その接続を切り換えるスイッチ４７を設
けたものである。すなわち、本例において、フィードバ
ックループ１８Ａには、ＯＰアンプ１２の両方の入力端
側から出力端側に直接接続される２つのパス１８Ｄ、１
８Ｅが設けられている。そして、非反転入力端子（基準
電圧源１１）側のパス１８Ｅに内部コンデンサ４６とス
イッチ４７が設けられている。
像装置のアナログＦＥの構成を示すブロック図である。
本例は、アナログＦＥ１の内部に、新たにＯＰアンプ１
２の入力を切り換えるスイッチ４４、４５と、内部コン
デンサ４６と、その接続を切り換えるスイッチ４７を設
けたものである。すなわち、本例において、フィードバ
ックループ１８Ａには、ＯＰアンプ１２の両方の入力端
側から出力端側に直接接続される２つのパス１８Ｄ、１
８Ｅが設けられている。そして、非反転入力端子（基準
電圧源１１）側のパス１８Ｅに内部コンデンサ４６とス
イッチ４７が設けられている。
【００２４】そして、ＯＰアンプ１２の反転入力端子に
設けられたスイッチ４４をクランプ制御信号ＣＬＰＯＢ
２によって切り換えることにより、ＯＰアンプ１２の反
転入力端子をパス１８Ｄを通して電圧電流変換回路３６
側に接続するか、出力信号ＤＲＶｏｕｔ側に接続するか
を選択する。また、ＯＰアンプ１２の非反転入力端子に
設けられたスイッチ４５をクランプ制御信号ＣＬＰＯＢ
２によって切り換えることにより、ＯＰアンプ１２の非
反転入力端子をパス１８Ｅを通して内部コンデンサ４６
及びスイッチ４７側に接続するか、基準電圧源１１側に
接続するかを選択する。また、スイッチ４７をクランプ
制御信号ＣＬＰＯＢ３によって切り換えることにより、
内部コンデンサ４６を電圧電流変換回路３６側に接続す
るか否かを選択する。
設けられたスイッチ４４をクランプ制御信号ＣＬＰＯＢ
２によって切り換えることにより、ＯＰアンプ１２の反
転入力端子をパス１８Ｄを通して電圧電流変換回路３６
側に接続するか、出力信号ＤＲＶｏｕｔ側に接続するか
を選択する。また、ＯＰアンプ１２の非反転入力端子に
設けられたスイッチ４５をクランプ制御信号ＣＬＰＯＢ
２によって切り換えることにより、ＯＰアンプ１２の非
反転入力端子をパス１８Ｅを通して内部コンデンサ４６
及びスイッチ４７側に接続するか、基準電圧源１１側に
接続するかを選択する。また、スイッチ４７をクランプ
制御信号ＣＬＰＯＢ３によって切り換えることにより、
内部コンデンサ４６を電圧電流変換回路３６側に接続す
るか否かを選択する。
【００２５】本例の構成は、図１の雑音対策３４−２Ｂ
を目的とするものである。つまり、従来は外部コンデン
サ１５がフローティング状態になり雑音の混入が不可避
だったが、本例では、外部コンデンサ１５がフローティ
ング状態にならないようにして雑音対策をとったことで
ある。すなわち、図６の構成において、フィードバック
動作が“ＯＮ”している期間は、スイッチ４４、４５、
４７は“実線”で示すような状態となっている。つま
り、ＯＰアンプ１２が動作し、ＯＰアンプ１２からの差
動出力電圧は内部コンデンサ４６に書き込まれる。ま
た、クランプ期間が終了すると、スイッチ４４、４５、
４７は“破線”で示すような状態に切り換わる。これに
より、内部コンデンサ４６に書き込まれた電圧は、外部
接続端子１４側にも出力されるので、外部コンデンサ１
５がフローティング状態にならず、外部雑音の影響をな
くすことができる。このようにして、クランプ用のスイ
ッチ４４が“ＯＦＦ”となっても外部コンデンサ１５が
フローティング状態にならない構成を得ることが可能と
なる。なお、図６の例では、外部コンデンサ１５が記載
されているが、内部コンデンサ４６とマージ可能であ
る。つまり削減することができる。同様に外部コンデン
サ９もチップ内部に形成し削減できる。
を目的とするものである。つまり、従来は外部コンデン
サ１５がフローティング状態になり雑音の混入が不可避
だったが、本例では、外部コンデンサ１５がフローティ
ング状態にならないようにして雑音対策をとったことで
ある。すなわち、図６の構成において、フィードバック
動作が“ＯＮ”している期間は、スイッチ４４、４５、
４７は“実線”で示すような状態となっている。つま
り、ＯＰアンプ１２が動作し、ＯＰアンプ１２からの差
動出力電圧は内部コンデンサ４６に書き込まれる。ま
た、クランプ期間が終了すると、スイッチ４４、４５、
４７は“破線”で示すような状態に切り換わる。これに
より、内部コンデンサ４６に書き込まれた電圧は、外部
接続端子１４側にも出力されるので、外部コンデンサ１
５がフローティング状態にならず、外部雑音の影響をな
くすことができる。このようにして、クランプ用のスイ
ッチ４４が“ＯＦＦ”となっても外部コンデンサ１５が
フローティング状態にならない構成を得ることが可能と
なる。なお、図６の例では、外部コンデンサ１５が記載
されているが、内部コンデンサ４６とマージ可能であ
る。つまり削減することができる。同様に外部コンデン
サ９もチップ内部に形成し削減できる。
【００２６】図７は、本発明の第５実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
本例のアナログＦＥ１は、基準電圧Ｖｒｅｆ１１の電圧
を変更できるように、微少電圧可変回路５２を取り付け
たものである。この微少電圧可変回路５２は外部からの
オフセット信号ＯＦＦＳＥＴによって所望の値に可変制
御されるものである。この微少電圧可変回路５２によっ
て微少電圧△Ｖｒｅｆを発生させることにより、フィー
ドバッククランプ期間中の出力信号ＤＲＶｏｕｔを、Ｖ
ｒｅｆ＋△Ｖｒｅｆ電圧に一致させることが可能とな
る。
像装置のアナログＦＥの構成を示すブロック図である。
本例のアナログＦＥ１は、基準電圧Ｖｒｅｆ１１の電圧
を変更できるように、微少電圧可変回路５２を取り付け
たものである。この微少電圧可変回路５２は外部からの
オフセット信号ＯＦＦＳＥＴによって所望の値に可変制
御されるものである。この微少電圧可変回路５２によっ
て微少電圧△Ｖｒｅｆを発生させることにより、フィー
ドバッククランプ期間中の出力信号ＤＲＶｏｕｔを、Ｖ
ｒｅｆ＋△Ｖｒｅｆ電圧に一致させることが可能とな
る。
【００２７】図８は、本発明の第６実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
本実施例は、図４に示す第２実施例の変形例であり、図
４の構成で外部接続端子１４に接続されていた外部コン
デンサ１５の代わりに、図５の第３実施例と同様の内部
コンデンサ４２を設けたものである。なお、内部コンデ
ンサ４２は、半導体基板内部に形成されているものとす
る。このような回路構成により、外部接続端子から混入
する雑音の影響を抑圧することが可能となる。
像装置のアナログＦＥの構成を示すブロック図である。
本実施例は、図４に示す第２実施例の変形例であり、図
４の構成で外部接続端子１４に接続されていた外部コン
デンサ１５の代わりに、図５の第３実施例と同様の内部
コンデンサ４２を設けたものである。なお、内部コンデ
ンサ４２は、半導体基板内部に形成されているものとす
る。このような回路構成により、外部接続端子から混入
する雑音の影響を抑圧することが可能となる。
【００２８】図９は、本発明の第７実施例による固体撮
像装置のアナログＦＥの構成を示すブロック図である。
本例は、外部接続端子１４に接続するコンデンサ１５の
他方の電極とＯＰアンプ１２の基準電圧Ｖｒｅｆを保持
するためのコンデンサ９の他方の電極とをショートさ
せ、共通ＧＮＤ（あるいは共通ＶＤＤ）５３に接続した
ものである。これは、外部基板上で共通ＧＮＤ化（ある
いは共通ＶＤＤ化）させることで、外部端子から混入す
る雑音の影響を２つのコンデンサに同時に発生させ、同
相入力雑音除去比を高め、雑音の影響を抑圧するもので
ある。
像装置のアナログＦＥの構成を示すブロック図である。
本例は、外部接続端子１４に接続するコンデンサ１５の
他方の電極とＯＰアンプ１２の基準電圧Ｖｒｅｆを保持
するためのコンデンサ９の他方の電極とをショートさ
せ、共通ＧＮＤ（あるいは共通ＶＤＤ）５３に接続した
ものである。これは、外部基板上で共通ＧＮＤ化（ある
いは共通ＶＤＤ化）させることで、外部端子から混入す
る雑音の影響を２つのコンデンサに同時に発生させ、同
相入力雑音除去比を高め、雑音の影響を抑圧するもので
ある。
【００２９】図１０は、本発明の第８実施例による固体
撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１６に示した構成のアナログＦＥ２に
本発明を適用したものであり、図１６に示す構成におけ
る外部コンデンサの代わりに、内部コンデンサ５４をＩ
Ｃチップ内に設けたものである。これにより、外部接続
端子１４をなくし、外部接続端子から混入する雑音の影
響を抑圧することが可能となる。
撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１６に示した構成のアナログＦＥ２に
本発明を適用したものであり、図１６に示す構成におけ
る外部コンデンサの代わりに、内部コンデンサ５４をＩ
Ｃチップ内に設けたものである。これにより、外部接続
端子１４をなくし、外部接続端子から混入する雑音の影
響を抑圧することが可能となる。
【００３０】図１１は、本発明の第９実施例による固体
撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１０に示す構成において、さらにフィ
ードバックループ１８ＡのＯＰアンプ１２とスイッチ１
８Ｂの後に、ゲイン制御手段としてのゲイン変換回路５
７を設けたものである。このような回路構成にすること
によって、ＯＰアンプ１２の大きなゲインをコントロー
ルすることが可能となり、フィードバックループゲイン
を所定の大きさ以下にすることにより、ＯＰアンプ１２
の電源やＧＮＤから混入する雑音の影響を抑圧すること
が可能となる。
撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１０に示す構成において、さらにフィ
ードバックループ１８ＡのＯＰアンプ１２とスイッチ１
８Ｂの後に、ゲイン制御手段としてのゲイン変換回路５
７を設けたものである。このような回路構成にすること
によって、ＯＰアンプ１２の大きなゲインをコントロー
ルすることが可能となり、フィードバックループゲイン
を所定の大きさ以下にすることにより、ＯＰアンプ１２
の電源やＧＮＤから混入する雑音の影響を抑圧すること
が可能となる。
【００３１】図１２は、本発明の第１０実施例による固
体撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１６に示した構成のアナログＦＥ２に
おいて、外部コンデンサ１５をフローティング状態にし
ないように、クランプ用のスイッチ５９とコンデンサ６
０をＯＰアンプ１２のフィードバックループ側の入力端
子（反転入力端子）に設けたものである。すなわち、図
１２において、スイッチ５９は、クランプ制御信号ＣＬ
ＰＯＢに基づいて開閉動作し、ＯＰアンプ１２の反転入
力端子とフィードバックループとの接続、遮断を切り換
えるものである。このような構成において、フィードバ
ッククランプ動作時は、ローパスフィルタ５の出力信号
を内部コンデンサ６０に書き込む。したがって、スイッ
チ５９を“ＯＦＦ”しても、内部コンデンサ６０には以
前の信号が書き込まれているので、外部コンデンサ１５
はフローティング状態にはならない。このため、外部端
子から混入する雑音の影響を抑圧することが可能とな
る。
体撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例では、図１６に示した構成のアナログＦＥ２に
おいて、外部コンデンサ１５をフローティング状態にし
ないように、クランプ用のスイッチ５９とコンデンサ６
０をＯＰアンプ１２のフィードバックループ側の入力端
子（反転入力端子）に設けたものである。すなわち、図
１２において、スイッチ５９は、クランプ制御信号ＣＬ
ＰＯＢに基づいて開閉動作し、ＯＰアンプ１２の反転入
力端子とフィードバックループとの接続、遮断を切り換
えるものである。このような構成において、フィードバ
ッククランプ動作時は、ローパスフィルタ５の出力信号
を内部コンデンサ６０に書き込む。したがって、スイッ
チ５９を“ＯＦＦ”しても、内部コンデンサ６０には以
前の信号が書き込まれているので、外部コンデンサ１５
はフローティング状態にはならない。このため、外部端
子から混入する雑音の影響を抑圧することが可能とな
る。
【００３２】図１３は、本発明の第１１実施例による固
体撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例は、図６に示した原理を図１０に示す構成のア
ナログＦＥ２に適用したもので、フィードバッククラン
プ動作時のＯＰアンプ１２の出力電圧を書き込む内部コ
ンデンサ６２を設け、この書き込み動作を実行するため
のスイッチ６３、６４、６５を設けたものである。スイ
ッチ６３は、クランプ制御信号ＣＬＰＯＢ２に基づい
て、ＯＰアンプ１２の非反転入力端子を内部コンデンサ
６２または基準電圧Ｖｒｅｆに接続する。また、スイッ
チ６４は、クランプ制御信号ＣＬＰＯＢ２に基づいて、
ＯＰアンプ１２の反転入力端子をＯＰアンプ１２の出力
端子またはＬＦＰ回路５の出力端子に接続する。また、
スイッチ６５は、クランプ制御信号ＣＬＰＯＢ３に基づ
いて、内部コンデンサ６２とＯＰアンプ１２の出力端子
との間を接続、遮断するものである。このような構成に
おいて、図１のＣＬＰＯＢ期間以外３２−２の間に、ス
イッチ６３、６４、６５を“実線”の状態から“点線”
の状態に切り換える。これにより、内部コンデンサ６２
に書きこまれた電圧を常に出力するようにできる。
体撮像装置のアナログＦＥの構成を示すブロック図であ
る。本例は、図６に示した原理を図１０に示す構成のア
ナログＦＥ２に適用したもので、フィードバッククラン
プ動作時のＯＰアンプ１２の出力電圧を書き込む内部コ
ンデンサ６２を設け、この書き込み動作を実行するため
のスイッチ６３、６４、６５を設けたものである。スイ
ッチ６３は、クランプ制御信号ＣＬＰＯＢ２に基づい
て、ＯＰアンプ１２の非反転入力端子を内部コンデンサ
６２または基準電圧Ｖｒｅｆに接続する。また、スイッ
チ６４は、クランプ制御信号ＣＬＰＯＢ２に基づいて、
ＯＰアンプ１２の反転入力端子をＯＰアンプ１２の出力
端子またはＬＦＰ回路５の出力端子に接続する。また、
スイッチ６５は、クランプ制御信号ＣＬＰＯＢ３に基づ
いて、内部コンデンサ６２とＯＰアンプ１２の出力端子
との間を接続、遮断するものである。このような構成に
おいて、図１のＣＬＰＯＢ期間以外３２−２の間に、ス
イッチ６３、６４、６５を“実線”の状態から“点線”
の状態に切り換える。これにより、内部コンデンサ６２
に書きこまれた電圧を常に出力するようにできる。
【００３３】図１４は、上述のような本発明の各実施例
によるアナログＦＥ（ＡＦＥ１、ＡＦＥ２）が搭載され
た固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構
成例を示すブロック図である。図中のアナログＦＥ７４
が、上述したアナログＦＥ１またはアナログＦＥ２のい
ずれかによって構成されるブロックである。この固体撮
像装置は、半導体基板６８上に、イメージセンサ領域６
９、垂直レジスタ７０、水平レジスタ７１、出力アンプ
７３、タイミングジェネレータＴＧ７２、アナログＦＥ
７４の各ブロックを搭載したものであり、アナログＦＥ
７４がイメージセンサと同一チップ上に形成された例で
ある。
によるアナログＦＥ（ＡＦＥ１、ＡＦＥ２）が搭載され
た固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構
成例を示すブロック図である。図中のアナログＦＥ７４
が、上述したアナログＦＥ１またはアナログＦＥ２のい
ずれかによって構成されるブロックである。この固体撮
像装置は、半導体基板６８上に、イメージセンサ領域６
９、垂直レジスタ７０、水平レジスタ７１、出力アンプ
７３、タイミングジェネレータＴＧ７２、アナログＦＥ
７４の各ブロックを搭載したものであり、アナログＦＥ
７４がイメージセンサと同一チップ上に形成された例で
ある。
【００３４】このような固体撮像装置では、垂直ブラン
キング期間と水平ブランキング期間の少なくとも片方に
黒基準信号を持っているが、実際の使用条件下において
は、デバイス温度が時々刻々変動するため、上述したフ
ィードバックループクランプ回路による黒基準電圧のク
ランプ動作により、イメージセンサ６９の出力信号ＤＲ
Ｖｏｕｔの基準電圧を一定に維持することが可能とな
る。したがって、本発明の固体撮像装置は、図示のよう
なＣＭＯＳ型イメージセンサ用途に広く採用することが
できる。また、ＣＣＤイメージセンサなどでは、上述し
た各実施例のアナログＦＥを別チップ構成で設けること
ができる。すなわち、本発明は、ＣＣＤイメージセンサ
やＣＭＯＳイメージセンサに広く採用できるものであ
る。
キング期間と水平ブランキング期間の少なくとも片方に
黒基準信号を持っているが、実際の使用条件下において
は、デバイス温度が時々刻々変動するため、上述したフ
ィードバックループクランプ回路による黒基準電圧のク
ランプ動作により、イメージセンサ６９の出力信号ＤＲ
Ｖｏｕｔの基準電圧を一定に維持することが可能とな
る。したがって、本発明の固体撮像装置は、図示のよう
なＣＭＯＳ型イメージセンサ用途に広く採用することが
できる。また、ＣＣＤイメージセンサなどでは、上述し
た各実施例のアナログＦＥを別チップ構成で設けること
ができる。すなわち、本発明は、ＣＣＤイメージセンサ
やＣＭＯＳイメージセンサに広く採用できるものであ
る。
【００３５】以上のような本発明の各実施例による固体
撮像装置およびクランプ制御方法では、以下のような効
果を得ることが可能である。１．フィードバックループ
のゲインを減少させたため、チップ内部、およびチップ
外部から混入する雑音の影響を抑圧することができる。
２．各種雑音が混入しやすい外部端子のフローティング
状態がなくなるため、ハム雑音などの影響を削減でき
る。３．外部容量素子をチップ内部に作成することが可
能となるため、このＩＣを使用したシステムの小型化が
可能である。
撮像装置およびクランプ制御方法では、以下のような効
果を得ることが可能である。１．フィードバックループ
のゲインを減少させたため、チップ内部、およびチップ
外部から混入する雑音の影響を抑圧することができる。
２．各種雑音が混入しやすい外部端子のフローティング
状態がなくなるため、ハム雑音などの影響を削減でき
る。３．外部容量素子をチップ内部に作成することが可
能となるため、このＩＣを使用したシステムの小型化が
可能である。
【００３６】
【発明の効果】以上説明したように本発明の固体撮像装
置およびクランプ制御方法によれば、黒基準信号の期間
に対応するゲインコントロールアンプの出力値を所定の
基準値に一致させるクランプ回路に、ゲインコントロー
ルアンプに供給されるクランプ信号のゲインを制御する
ゲイン制御手段を設けたことから、このクランプ回路に
電源や外部回路等から各種の雑音が混入した場合にも、
これをゲイン制御手段によって抑制し、ゲインコントロ
ールアンプに対する影響を小さくすることが可能とな
り、撮像信号への雑音の影響を抑制することができる効
果がある。また、本発明の固体撮像装置によれば、フィ
ールドバッククランプ期間以外の電圧変動を抑制するた
めの第１の容量素子を接続するノードをクランプ期間以
外でフローティング状態にならないようにしたことによ
り、クランプ期間以外の期間でクランプ回路の状態を安
定化でき、ハム雑音等の影響を抑制することができる効
果がある。
置およびクランプ制御方法によれば、黒基準信号の期間
に対応するゲインコントロールアンプの出力値を所定の
基準値に一致させるクランプ回路に、ゲインコントロー
ルアンプに供給されるクランプ信号のゲインを制御する
ゲイン制御手段を設けたことから、このクランプ回路に
電源や外部回路等から各種の雑音が混入した場合にも、
これをゲイン制御手段によって抑制し、ゲインコントロ
ールアンプに対する影響を小さくすることが可能とな
り、撮像信号への雑音の影響を抑制することができる効
果がある。また、本発明の固体撮像装置によれば、フィ
ールドバッククランプ期間以外の電圧変動を抑制するた
めの第１の容量素子を接続するノードをクランプ期間以
外でフローティング状態にならないようにしたことによ
り、クランプ期間以外の期間でクランプ回路の状態を安
定化でき、ハム雑音等の影響を抑制することができる効
果がある。
【図１】本発明の実施の形態で用いる動作原理を説明す
るための各信号の状態を示すタイミングチャートであ
る。
るための各信号の状態を示すタイミングチャートであ
る。
【図２】本発明の第１実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図３】図２に示す第１実施例の構成におけるゲイン制
御手段の制御動作の具体例を示す説明図である。
御手段の制御動作の具体例を示す説明図である。
【図４】本発明の第２実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図５】本発明の第３実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図６】本発明の第４実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図７】本発明の第５実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図８】本発明の第６実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図９】本発明の第７実施例による固体撮像装置のアナ
ログＦＥの構成を示すブロック図である。
ログＦＥの構成を示すブロック図である。
【図１０】本発明の第８実施例による固体撮像装置のア
ナログＦＥの構成を示すブロック図である。
ナログＦＥの構成を示すブロック図である。
【図１１】本発明の第９実施例による固体撮像装置のア
ナログＦＥの構成を示すブロック図である。
ナログＦＥの構成を示すブロック図である。
【図１２】本発明の第１０実施例による固体撮像装置の
アナログＦＥの構成を示すブロック図である。
アナログＦＥの構成を示すブロック図である。
【図１３】本発明の第１１実施例による固体撮像装置の
アナログＦＥの構成を示すブロック図である。
アナログＦＥの構成を示すブロック図である。
【図１４】本発明の各実施例によるアナログＦＥが搭載
された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全
体構成例を示すブロック図である。
された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全
体構成例を示すブロック図である。
【図１５】従来の固体撮像装置に設けられるアナログＦ
Ｅの第１の構成例を示すブロック図である。
Ｅの第１の構成例を示すブロック図である。
【図１６】従来の固体撮像装置に設けられるアナログＦ
Ｅの第２の構成例を示すブロック図である。
Ｅの第２の構成例を示すブロック図である。
【図１７】従来の固体撮像装置において電源に混入する
雑音電圧の具体例を示す説明図である。
雑音電圧の具体例を示す説明図である。
１、２……アナログＦＥ、３……ＣＤＳ回路、４……Ａ
ＧＣ回路、５……ＬＰＦ回路、６……ＤＲＶアンプ、
９、１５……コンデンサ、１１……基準電圧源、１２…
…ＯＰアンプ、１８……クランプ回路、１８Ａ……フィ
ードバックループ、１８Ｂ……スイッチ、３６……電圧
電流変換回路。
ＧＣ回路、５……ＬＰＦ回路、６……ＤＲＶアンプ、
９、１５……コンデンサ、１１……基準電圧源、１２…
…ＯＰアンプ、１８……クランプ回路、１８Ａ……フィ
ードバックループ、１８Ｂ……スイッチ、３６……電圧
電流変換回路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小関 賢
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
(72)発明者 中本 泰
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5C021 PA13 PA17 PA34 PA52 SA17
SA18 XA13 XA41 YA01
5C024 CX03 GY01 GY31 GZ36 HX05
HX09 HX13 HX18
5C077 LL04 MP01 NP02 PP02 PP07
PP12
Claims (11)
- 【請求項１】 垂直ブランキング期間と水平ブランキン
グ期間の少なくとも片方に黒基準信号を持ったイメージ
センサと、 前記イメージセンサからの出力信号に対するノイズ除去
を行う相関二重サンプリング回路と、 前記相関二重サンプリング回路の出力信号を増幅するゲ
インコントロールアンプと、 前記黒基準信号の期間に対応する前記ゲインコントロー
ルアンプの出力値を所定の基準値に一致させるクランプ
回路とを具備した固体撮像装置において、 前記クランプ回路は、ゲインコントロールアンプを出力
信号に基づいてフィードバック制御するためのフィード
バックループと、前記フィードバックループによってフ
ィードバックされた出力信号を前記基準値と比較してク
ランプ信号を出力する演算手段と、前記黒基準信号の期
間に対応して前記フィードバックループを開閉するスイ
ッチとを有し、 さらに、前記ゲインコントロールアンプに供給されるク
ランプ信号のゲインを制御するゲイン制御手段を有す
る、 ことを特徴とする固体撮像装置。 - 【請求項２】 前記相関二重サンプリング回路と、前記
ゲインコントロールアンプと、前記クランプ回路の少な
くともフィードバックループ、スイッチおよびゲイン制
御手段が同一ＩＣチップ内に設けられていることを特徴
とする請求項１記載の固体撮像装置。 - 【請求項３】 前記ゲイン制御手段は、電流電圧変換回
路、電圧電流変換回路、電流電流変換回路、または電圧
電圧変換回路であることを特徴とする請求項１記載の固
体撮像装置。 - 【請求項４】 前記ゲイン制御手段は、前記フィールド
バックループによるクランプ信号の電圧変動値△Ｖｏｕ
ｔよりも小さな電圧値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕ
ｔ）を前記ゲインコントロールアンプに供給することを
特徴とする請求項１記載の固体撮像装置。 - 【請求項５】 垂直ブランキング期間と水平ブランキン
グ期間の少なくとも片方に黒基準信号を持ったイメージ
センサと、 前記イメージセンサからの出力信号に対するノイズ除去
を行う相関二重サンプリング回路と、 前記相関二重サンプリング回路の出力信号を増幅するゲ
インコントロールアンプと、 前記黒基準信号の期間に対応する前記ゲインコントロー
ルアンプの出力値を所定の基準値に一致させるクランプ
回路とを具備した固体撮像装置において、 前記クランプ回路は、ゲインコントロールアンプを出力
信号に基づいてフィードバック制御するためのフィード
バックループと、前記フィードバックループによってフ
ィードバックされた出力信号を前記基準値と比較してク
ランプ信号を出力する演算手段と、前記黒基準信号の期
間に対応して前記フィードバックループを開閉するスイ
ッチとを有し、 さらに、フィールドバッククランプ期間以外の電圧変動
を抑制するための第１の容量素子を接続する少なくとも
１つのノードを有し、前記ノードがクランプ期間以外で
フローティング状態にならないようにした、 ことを特徴とする固体撮像装置。 - 【請求項６】 前記ノードは、前記スイッチとゲイン制
御手段との間に設けられていることを特徴とする請求項
５記載の固体撮像装置。 - 【請求項７】 前記第１の容量素子を前記クランプ回路
が設けられる同一チップ内に設けたことを特徴とする請
求項５記載の固体撮像装置。 - 【請求項８】 前記第１の容量素子を前記クランプ回路
が設けられる同一チップ外に設け、前記ノードを前記第
１の容量素子が接続される外部端子に接続したことを特
徴とする請求項５記載の固体撮像装置。 - 【請求項９】 前記演算手段に対して出力信号をフィー
ドバック入力する入力端子に第２の容量素子を接続した
ことを特徴とする請求項８記載の固体撮像装置。 - 【請求項１０】 垂直ブランキング期間と水平ブランキ
ング期間の少なくとも片方に黒基準信号を持ったイメー
ジセンサと、 前記イメージセンサからの出力信号に対するノイズ除去
を行う相関二重サンプリング回路と、 前記相関二重サンプリング回路の出力信号を増幅するゲ
インコントロールアンプと、 前記黒基準信号の期間に対応する前記ゲインコントロー
ルアンプの出力値を所定の基準値に一致させるクランプ
回路とを具備し、 前記クランプ回路は、ゲインコントロールアンプを出力
信号に基づいてフィードバック制御するためのフィード
バックループと、前記フィードバックループによってフ
ィードバックされた出力信号を前記基準値と比較してク
ランプ信号を出力する演算手段と、前記黒基準信号の期
間に対応して前記フィードバックループを開閉するスイ
ッチとを有する固体撮像装置のクランプ制御方法であっ
て、 前記ゲインコントロールアンプに供給されるクランプ信
号のゲインを前記演算手段とは別のゲイン制御手段によ
って制御するようにした、 ことを特徴とする固体撮像装置のクランプ制御方法。 - 【請求項１１】 前記フィールドバックループによるク
ランプ信号の電圧変動値△Ｖｏｕｔよりも小さな電圧値
△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）を前記ゲインコント
ロールアンプに供給してゲインを抑制することを特徴と
する請求項１０記載の固体撮像装置のクランプ制御方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358892A JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
| US10/292,085 US7463282B2 (en) | 2001-11-26 | 2002-11-12 | Solid-state image pickup device and clamp control method therefor |
| CN02156964.9A CN1255993C (zh) | 2001-11-26 | 2002-11-26 | 固态图像拾取器件及其箝位控制方法 |
| CN200410100324.9A CN1620106A (zh) | 2001-11-26 | 2002-11-26 | 固态图像拾取器件及其箝位控制方法 |
| US12/264,030 US20090066823A1 (en) | 2001-11-26 | 2008-11-03 | Solid-state image pickup device and clamp control method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358892A JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163845A true JP2003163845A (ja) | 2003-06-06 |
| JP3831940B2 JP3831940B2 (ja) | 2006-10-11 |
Family
ID=19169996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358892A Expired - Fee Related JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7463282B2 (ja) |
| JP (1) | JP3831940B2 (ja) |
| CN (2) | CN1255993C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069608A1 (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびこれを用いたカメラ |
| JP2006295346A (ja) * | 2005-04-06 | 2006-10-26 | Toyota Motor Corp | 画像処理装置及びこれを用いる車両用運転支援装置 |
| KR100719370B1 (ko) | 2005-08-03 | 2007-05-17 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 |
| US7518761B2 (en) | 2003-08-21 | 2009-04-14 | Seiko Epson Corporation | Image scanning apparatus |
| WO2009081520A1 (ja) * | 2007-12-26 | 2009-07-02 | Panasonic Corporation | 撮像装置および半導体集積回路 |
| JP2010233096A (ja) * | 2009-03-27 | 2010-10-14 | Fujifilm Corp | 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6988667B2 (en) | 2001-05-31 | 2006-01-24 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| US7193504B2 (en) | 2001-10-09 | 2007-03-20 | Alien Technology Corporation | Methods and apparatuses for identification |
| US7417675B2 (en) * | 2003-05-12 | 2008-08-26 | Altasens, Inc. | On-chip black clamp system and method |
| JP2005045558A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 撮像装置 |
| US8102244B2 (en) | 2003-08-09 | 2012-01-24 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| US7716160B2 (en) | 2003-11-07 | 2010-05-11 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| US7750955B2 (en) * | 2004-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Image signal processing apparatus, image signal processing method and camera using the image signal processing apparatus |
| EP1813094A1 (en) * | 2004-11-01 | 2007-08-01 | Altasens, Inc. | On-chip black clamp system and method |
| US7715165B2 (en) * | 2006-07-11 | 2010-05-11 | Silicon Laboratories, Inc. | System and method of surge protection in a powered device |
| JP5123601B2 (ja) * | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
| WO2008069228A1 (ja) * | 2006-12-08 | 2008-06-12 | Panasonic Corporation | 映像信号出力回路およびこれを有する半導体集積回路 |
| US7495479B1 (en) * | 2007-09-13 | 2009-02-24 | Faraday Technology Corp. | Sample and hold circuit and related data signal detecting method utilizing sample and hold circuit |
| JP5188221B2 (ja) * | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
| US8035073B2 (en) * | 2008-11-25 | 2011-10-11 | Analog Devices, Inc. | Switched capacitor input stage for imaging front-ends |
| JP5063714B2 (ja) * | 2010-01-29 | 2012-10-31 | シャープ株式会社 | 画像読取装置及び画像形成装置 |
| US9083889B2 (en) * | 2010-02-28 | 2015-07-14 | Himax Imaging, Inc. | Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof |
| JP5545471B2 (ja) * | 2010-03-26 | 2014-07-09 | 株式会社リコー | 画像読取装置、画像読取方法、及びプログラム |
| CN104092964B (zh) * | 2014-07-30 | 2018-02-16 | 昆山锐芯微电子有限公司 | 相关双采样电路及控制方法、图像传感器系统及控制方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121230A (en) * | 1987-01-19 | 1992-06-09 | Canon Kabushiki Kaisha | Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements |
| US6456326B2 (en) * | 1994-01-28 | 2002-09-24 | California Institute Of Technology | Single chip camera device having double sampling operation |
| JP3971102B2 (ja) * | 1997-11-04 | 2007-09-05 | 株式会社ルネサステクノロジ | イメージ入力システム |
| KR100284284B1 (ko) * | 1998-11-05 | 2001-03-02 | 김영환 | 디지털 카메라의 아날로그 신호 처리 장치 |
| US6750910B1 (en) * | 1998-07-15 | 2004-06-15 | Texas Instruments Incorporated | Optical black and offset correction in CCD signal processing |
| JP4384747B2 (ja) * | 1998-08-24 | 2009-12-16 | マグナチップセミコンダクター有限会社 | ビデオカメラのブラックレベル調整装置 |
| US6587143B1 (en) * | 1999-01-19 | 2003-07-01 | National Semiconductor Corporation | Correlated double sampler with single amplifier |
-
2001
- 2001-11-26 JP JP2001358892A patent/JP3831940B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-12 US US10/292,085 patent/US7463282B2/en not_active Expired - Fee Related
- 2002-11-26 CN CN02156964.9A patent/CN1255993C/zh not_active Expired - Fee Related
- 2002-11-26 CN CN200410100324.9A patent/CN1620106A/zh active Pending
-
2008
- 2008-11-03 US US12/264,030 patent/US20090066823A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518761B2 (en) | 2003-08-21 | 2009-04-14 | Seiko Epson Corporation | Image scanning apparatus |
| WO2005069608A1 (ja) * | 2004-01-13 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置およびこれを用いたカメラ |
| US7626622B2 (en) | 2004-01-13 | 2009-12-01 | Panasonic Corporation | Solid state image pickup device and camera using the same |
| JP2006295346A (ja) * | 2005-04-06 | 2006-10-26 | Toyota Motor Corp | 画像処理装置及びこれを用いる車両用運転支援装置 |
| KR100719370B1 (ko) | 2005-08-03 | 2007-05-17 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 |
| WO2009081520A1 (ja) * | 2007-12-26 | 2009-07-02 | Panasonic Corporation | 撮像装置および半導体集積回路 |
| JP2010233096A (ja) * | 2009-03-27 | 2010-10-14 | Fujifilm Corp | 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1255993C (zh) | 2006-05-10 |
| US7463282B2 (en) | 2008-12-09 |
| US20030117676A1 (en) | 2003-06-26 |
| JP3831940B2 (ja) | 2006-10-11 |
| US20090066823A1 (en) | 2009-03-12 |
| CN1620106A (zh) | 2005-05-25 |
| CN1422081A (zh) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003163845A (ja) | 固体撮像装置およびそのクランプ制御方法 | |
| US7208983B2 (en) | Image-sensor signal processing circuit | |
| US8462242B2 (en) | Image capture device having amplification circuit for amplifying signal from photoelectric conversion portion | |
| US6940548B2 (en) | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range | |
| US8400546B2 (en) | Image capturing device, image capturing system, and method of driving image capturing device | |
| KR20090010073A (ko) | 영상 감지기 회로 | |
| US6441686B1 (en) | Offset correction method and apparatus | |
| US7436442B2 (en) | Low light sensor signal to noise improvement | |
| JP3751187B2 (ja) | 固体撮像装置 | |
| JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
| JP3818711B2 (ja) | 相関二重サンプリング回路 | |
| JPH10136266A (ja) | 固体撮像装置 | |
| EP0924938B1 (en) | Comb filter and method for controlling the same | |
| JP2006303601A (ja) | 相関二重サンプリング回路およびこれを用いた固体撮像装置 | |
| JP2006270419A (ja) | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 | |
| JP2654142B2 (ja) | サンプルホールド回路 | |
| JPS60246193A (ja) | カラ−ビデオカメラの高輝度補正装置 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP2635325B2 (ja) | 固体撮像装置 | |
| JPH0654226A (ja) | サンプルホールド回路 | |
| KR200333736Y1 (ko) | 역광 보정 기능을 가지는 조리개 구동 회로 | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| KR200141208Y1 (ko) | 캠코더의 윤곽신호 발생회로 | |
| KR0153853B1 (ko) | 영상기기용 튜너 | |
| JP3089807B2 (ja) | 温度特性補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060709 |
|
| LAPS | Cancellation because of no payment of annual fees |