JP2010233096A - 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 - Google Patents

Abstract

【課題】高電圧の供給が可能で、電源ノイズに起因する画質の劣化を抑制することができ、固体撮像素子を備えるＩＣチップの小型化を図ることが可能な固体撮像素子、固体撮像素子の駆動方法及び撮像装置を提供する。
【解決手段】固体撮像素子３０は、基板１上に、下部電極１４と、下部電極１４の上に設けられた光電変換層１５と、該光電変換層１５上に設けられた上部電極１６とを備え、基板１内に形成され、上部電極１６と下部電極１４との間に電界を生じさせるための電源電圧を供給する昇圧手段と、昇圧手段の出力と上部電極１６とを電気接続させる配線部Ｍ４と、昇圧手段の出力に接続され、配線部Ｍ４の少なくとも一部によって形成された抵抗を含むローパスフィルタ４０とを備える。
【選択図】図１

Description

本発明は、固体撮像素子、固体撮像素子の駆動方法及び撮像装置に関する。

ＣＭＯＳイメージセンサを動作させるためには、センサの電源電圧を超える高電圧が一般に必要となる。この高電圧を発生させる電源として比較的小型化が容易でＩＣ化、センサを内蔵化しやすいチャージポンプ方式の昇圧回路が用いられることが多い。
しかし、チャージポンプ方式の場合、原理的にクロック入力により昇圧させるポンピング動作に起因する雑音が画質上問題となる。数百kHz(200kHz〜1MHz)程度のポンピング用クロック周波数に同期したノイズが発生する。

下記特許文献１に開示されるＣＭＯＳセンサは、相関二重サンプリング処理中、チャージポンプのポンピング動作を禁止することで、ポンピング用クロック発生源からの出力を無効にする。この場合、一時的にポンピング動作を停止させるため、センサの電源電圧低下による画質への影響が発生する。

また、下記特許文献２では、ＣＣＤ撮像素子において昇圧クロックが撮像信号に飛び込むことによるノイズを回避する技術が、開示されている。本特許においては、ＣＣＤイメージセンサから撮像信号の出力が停止されている期間（即ち、水平ブランキング期間など）を利用して、タイミング発生回路から制御部に昇圧クロックを印加する（即ち、ポンピング動作を行う）ように、タイミング発生部のタイミング設定を行う。しかし、特許文献２に示される技術をＣＭＯＳイメージセンサ等の固体撮像素子に適用した場合には、画素読み出しで最も重要なＣＤＳ（相関二重サンプリング）動作の期間であるブランキング期間にチャージポンプ動作を行うことになり、画質上に影響を及ぼす。

また、電源ノイズを抑制する方法としては、ローパスフィルタ（ＬＰＦ）を用いることができる。ローパスフィルタは、キャパシタ（Ｃ）と抵抗（Ｒ）を備えている。しかし、キャパシタの容量を大きくするとサイズも大きくなり、面積を大きく占めるため、外付けの場合には実装部品が多くなり、光学素子を構成する上で小型化の障害となる。また、抵抗Rを大きくするとセンサの消費電流によって電圧降下が大きく生じてしまう。ＣＲを小さくしＬＰＦの遮断周波数を高くすると、チャージポンプ方式の動作周波数以上となり、ノイズを遮断できない。

現在、新規撮像方式として、入射光に応じて電荷を生成する有機材料などを含む光電変換層を半導体基板上方に設けた光電変換層積層型の固体撮像素子の構成が提案されている。この構成では、光電変換効率の高い光電変換層をＣＭＯＳ等の読み出し回路上部に配置することで、撮像素子の薄型化、高い開口率、高感度化を図ることができる点で優れている。また、低消費電力（消費電流数十μＡ）であり、携帯モジュール等の小型カメラに適した特長を持つ点で優れている。

特開２００６−１９９７１号公報 特開２００１−２１８１１９号公報

ところで、光電変換層積層型の固体撮像素子も、従来の固体撮像素子と同様に、高画質を確保するためにはセンサの電源電圧（一般に３．３Ｖ程度）を超える高電圧（３．３Ｖ〜４０Ｖ程度）が一般に必要となる。このような高電圧を供給するため、高電圧を発生させる電源として昇圧回路が用いることが検討されているが、昇圧回路の動作に起因する電源ノイズにより、画質の劣化が避けられない。しかし、電源ノイズを抑制するためにローパスフィルタを単純に導入すると、光電変換層積層型の固体撮像素子を備えたＩＣチップのサイズが大型になることができない点で、改善の余地があった。

本発明は、高電圧の供給が可能で、電源ノイズに起因する画質の劣化を抑制することができ、固体撮像素子を備えたＩＣチップの小型化を図ることが可能な固体撮像素子、固体撮像素子の駆動方法及び撮像装置を提供する。

本発明は、基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子であって、
前記上部電極と前記下部電極との間に電界を生じさせるための電源電圧を供給する昇圧手段の出力と前記上部電極とを電気接続させる配線部と、前記昇圧手段の出力に接続され、前記配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタとを備えた固体撮像素子である。

また、本発明は、基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子の駆動方法であって、前記上部電極と前記下部電極との間に電界を生じさせるため昇圧手段によって電源電圧を供給する際に、前記昇圧手段の出力と前記上部電極とを電気接続させる配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタを用いて、前記昇圧手段のクロック周波数を制御する固体撮像素子の駆動方法である。

さらに、本発明は、上記の固体撮像素子を備えた撮像装置である。

本発明によれば、昇圧手段によって上部電極と下部電極に高い電源電圧を供給することができるとともに、昇圧動作に起因して発生する電源ノイズをローパスフィルタによって抑制する。ここで、ローパスフィルタは、昇圧手段の出力と前記上部電極とを電気接続させる配線部の一部を抵抗とする構成であるため、同じ基板上に作り込むことができる。このため、基板の外部にローパスフィルタを設ける場合に比べて、固体撮像素子を備えるＩＣチップのサイズを小型化することが可能である。

本発明の固体撮像素子によれば、高電圧の供給が可能で、電源ノイズに起因する画質の劣化を抑制することができ、固体撮像素子を備えたＩＣチップの小型化を図ることが可能である。

固体撮像素子の画素部とその周辺部の断面模式図である。 画素部の等価回路を示す図である。 固体撮像素子の平面模式図である。 固体撮像素子を搭載する撮像装置の構成例を示す図である。 配線部の構成の一例を示す平面模式図である。 昇圧回路の構成の一例を示す図である。 配線部の変形例を示す模式的な平面図である。 固体撮像素子の駆動を説明するブロック図である。 クロック周波数の制御の手順を示すフロー図である。

図１は、固体撮像素子の１画素分の断面模式図である。図２は、図１に示す１画素分の等価回路を示した図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。

図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。

光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。

上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ（酸化インジウムスズ）等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあってもよい。

下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯ（酸化インジウムスズ）やアルミニウム等）で構成される。

光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。

基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続領域３が設けられている。接続領域３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。

接続領域３の左隣には、ｐ基板の一部で形成された電位障壁部７が設けられている。電位障壁部７は、接続領域３に対して電位障壁となる電位障壁手段として機能する。

電位障壁部７の左隣には、コンタクト配線１１から接続領域３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続領域３と同じ導電型のｎ型不純物層で構成されている。

第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４及びｐ型不純物層４ａの不純物濃度を調整して第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。

電位障壁部７上方には、接続領域３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から固定電圧が印加されるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。

第一の電荷蓄積部４の左隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続領域３と同じ導電型のｎ型不純物層で構成されている。

第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４を完全空乏化することが好ましく、このようにすることで、第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。

第二の電荷蓄積部５の左隣には少し離間して、接続領域３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。

第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。

基板１には、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる公知の信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。

図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。

行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を出力信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。

図３は、固体撮像素子の平面模式図である。
固体撮像素子３０は、行方向とこれに直交する列方向に正方格子状に配列された多数の画素３０３と、画素３０３からの信号の読み出しを制御するための走査回路３０１と、各画素３０３から出力される信号を処理する信号処理部３０２と、各部を制御する制御部３０７とを備える。画素３０３は、図１に示した構成となっている。

走査回路３０１は、リセット信号線３０４を介して各画素３０３のリセットトランジスタのリセットゲート９と接続されており、このリセット信号線３０４から各画素３０３へのリセットパルスの印加を行う。また、走査回路３０１は、行選択信号線３０５を介して各画素３０３の行選択トランジスタ５ｂのゲートと接続されており、この行選択信号線３０５から各画素３０３への行選択パルスの印加を行う。

信号処理部３０２は、各画素３０３の行選択トランジスタ５ｂの出力と出力信号線３０６を介して接続されており、行選択トランジスタ５ｂから出力された信号は、この出力信号線３０６を介して信号処理部３０２に入力される。信号処理部３０２では、１ライン分の信号処理しか行わないため、走査回路３０１は、画素３０３からの信号を１ラインずつ順次出力させるローリング読み出し制御を行う。

また、固体撮像素子３０は、昇圧動作により入力電圧を昇圧させ、各画素３０３の光電変換素子Ｐに電源電圧を供給する昇圧回路５０と、昇圧回路５０の電源電圧に含まれる電源ノイズを抑制するためのローパスフィルタ４０とを備えている。

図４は、固体撮像素子を搭載する撮像装置の構成例を示した図である。
図４に示す撮像装置は、図３に示す固体撮像素子３０と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、撮像装置全体を統括制御するシステム制御部３６とを備える。なお、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１つのＩＣ）の中に組み込まれていてもよい。

基板１の表面には、光電変換素子Ｐを含む画素が規則的に複数配列されたセンサ領域と、センサ領域が設けられていない周辺領域とが形成されている。周辺領域には、ローパスフィルタ４０と、昇圧回路５０とが設けられている。

図１に示すように、基板１の周辺領域には、基板１上方の絶縁層１０内に設けられた複数の導電性材料からなる平行平板Ｍ１〜Ｍ３が平行に設けられている。複数の平行平板Ｍ１〜Ｍ３は、図示しないビアなどを介して互いに電気接続している。なお、平行平板Ｍ１〜Ｍ３はそれぞれ、回路構成上必要に応じて互いに電気接続させればよいため、全てを接続する必要はなく、適宜つなぎ分けをしてもよい。

例えば、平行平板Ｍ１は、ゲート絶縁膜２上に所定の厚さで形成する。平行平板Ｍ２は、平行平板Ｍ１の上に、絶縁層１０の一部を介して設けられる。平行平板Ｍ３は、平行平板Ｍ２の上に、所定の厚さの絶縁層１０の一部を介して設けられる。

複数の平行平板Ｍ１〜Ｍ３のうち最上部に位置する平行平板Ｍ３の上には配線部Ｍ４が設けられている。配線部Ｍ４は、接続部２１を介して平行平板Ｍ３に電気接続されている。センサ領域側の上部電極１６が周辺領域側に一部延長して設けられ、周辺領域において上部電極１６と配線部Ｍ４とが電気接続する。また、配線部Ｍ４は、昇圧回路５０の出力と電気接続する。平行平板Ｍ１〜Ｍ３はそれぞれ、コンデンサの電極として機能し、平行平板Ｍ１〜Ｍ３の間隙にコンデンサの容量が設けられる。

例えば、配線部Ｍ４は、平行平板Ｍ３の上に、所定の厚さの絶縁層１０の一部を介して設けられる。

周辺領域において、平行平板Ｍ１〜Ｍ３と配線部Ｍ４とは、基板１の上方に互いに間隔をおいて積層されている。光電変換層積層型の固体撮像素子では、周辺領域の半導体基板上方には、他の電極や配線などを設ける必要がない構成である。このため、かかる部位に平行平板Ｍ１〜Ｍ３と配線部Ｍ４とを設けることで、固体撮像素子３０の他の構成部材の設計に影響を及ぼすことなく、同じ半導体基板上にローパスフィルタ４０を作りこむことが可能である。

平行平板Ｍ１〜Ｍ３と配線部Ｍ４は、光電変換素子Ｐや該光電変換素子Ｐの電荷を読み出す回路の配線層と同じ導電性材料を用いて、同一の工程で形成されていてもよい。
例えば、配線部Ｍ４は、光電変換素子Ｐの下部電極１４と同じ導電性材料によって構成されていてもよい。このとき、配線部Ｍ４と下部電極１４は、基板１の表面からの位置が同じである。

配線部Ｍ４は、半導体基板の周辺領域の最上部に位置する所定の金属材料（トップメタル）を利用して構成することができる。トップメタルとしては、上部電極を構成するＩＴＯ（酸化インジウムスズ）などと酸化することなく接続可能な材料として、Ａｕ（金）、Ａｌ（アルミニウム）、Ｃｕ（銅）の代わりにＴｉＮ（窒化チタン）を使用する。ＴｉＮのように高い抵抗率の材料を用いることで、配線部Ｍ４を抵抗として配線長を実現可能な長さで形成することができる。配線部Ｍ４を構成する材料としては抵抗率１×１０^−７Ωｍ以上が好ましい。

図５は、配線部の構成の一例を示す平面模式図である。図５に示すように配線部Ｍ４は、高抵抗となるように電気が流れる方向に長尺寸法を有し、かつ、電気が流れる方向の断面が小さい形状である。配線部Ｍ４の形状は高抵抗を確保できる範囲で変形可能である。

ローパスフィルタ４０は、平行平板Ｍ１〜Ｍ３によって形成されたキャパシタと、配線部Ｍ４の少なくとも一部によって形成された抵抗とを含む。
キャパシタは半導体基板内でＭＩＭ（金属(Metal)：容量絶縁膜(Insulator)：金属(Metal)）等で構成し、半導体基板内で実現可能な低容量数十ｐＦに抑えられる。また、配線部Ｍ４をトップメタルとして用いて、配線部Ｍ４と平行平板Ｍ３（または、平行平板Ｍ２あるいは平行平板Ｍ１でもよい。）とでキャパシタを構成してもよい。 また、静電容量は、平行平板Ｍ１〜Ｍ３の面積だけでなく、その厚みを変えることで、適宜変化させることができる。

図６は、昇圧回路の構成の一例を示す図である。昇圧回路５０は、例えばチャージポンプ型昇圧回路を用いる。チャージポンプ型昇圧回路は、昇圧部５４と、昇圧電圧を生成するための基準電圧を昇圧部５４に供給する電源部５２と、昇圧電圧を出力する出力回路５８と、コンパレータ５６とを含む。昇圧部５４には、複数の充電用コンデンサと、複数の充電用コンデンサの切り換えを行う昇圧用スイッチとが設けられている。昇圧動作時には、発振器から出力されるクロックのクロック周波数に基づいて、昇圧部５４の昇圧用スイッチと、出力回路のスイッチとを駆動する。すると、昇圧部５４内に設けられた複数の充電用コンデンサが充電・放電動作を行う。こうすることで、昇圧部５４で昇圧電圧が生成され、該昇圧電圧が出力される。

昇圧部５４の複数の充電用コンデンサとして機能するキャパシタが、基板１の周辺領域に導電性材料などの平行平板によって形成されている。また、こうすることで、昇圧部５４を基板１に形成して昇圧手段として機能させることができる。また、昇圧回路５０の電源部５２、コンパレータ５６、出力回路５８は、固体撮像素子３０を備えるＩＣチップ側の基板に基板１の周辺領域に構成し、少なくとも昇圧部５４を基板１に作りこんでもよい。または、昇圧回路５０を固体撮像素子３０を備えるＩＣチップ側に設け、昇圧した電源電圧のみを該固体撮像素子３０に供給してもよい。

上記の固体撮像素子３０は、昇圧回路５０と光電変換層１５との間に設けられた配線部Ｍ４の一部を抵抗とするローパスフィルタ４０によって、昇圧動作に起因する電源ノイズを抑制することができる。このため、光電変換層積層型のＣＭＯＳイメージセンサの特徴の一つである、電流の消費が低い利点を生かして、常時、電圧を印加することができる。

例えば、固体撮像素子３０が電圧１０Ｖ，電流２μＡで動作する場合、昇圧回路５０の昇圧動作のクロック周波数２００ｋＨｚ、消費電流２μＡとする。このとき、クロック周波数２００ｋＨｚに起因する数十ｍＶｐｐのノイズが発生する。ノイズを数ｍＶｐｐに抑制するＬＰＦの遮断周波数を１５ｋＨｚとすると、ローパスフィルタの抵抗（Ｒ）が３３０ｋΩ、キャパシタ（Ｃ）が３３ｐＦとなる。配線部の材料をＴｉＮの膜とすると、抵抗率に基づき配線長は１．５ｍｍ程度となる。このとき、電圧降下は０．６６Ｖ程度となる。 画素サイズが３μｍ×３μｍであるＶＧＡ（６４０×４８０）のサイズでは１．９２ｍｍ×１．４４ｍｍであり、配線長が十分なことが分かる。

配線部Ｍ４と平行平板Ｍ３の静電容量の計算の一例としては、平行平板Ｍ３、Ｍ４がそれぞれ０．６ｍｍ×０．９６ｍｍで、配線部Ｍ４と平行平板Ｍ３との間隔が６５０ｎｍで、配線部Ｍ４−平行平板Ｍ３間の比誘電率が４．２のとき、
キャパシタ（Ｃ）＝４．２×ε_０（真空の誘電率）×０．９６×０．６／（６５０×１０^−９）＝３３ｐＦ
として算出することができる。

光電変換層積層型の固体撮像素子３０は、基板１の上方に光電変換層１５を設ける点で特徴がある。この特徴を生かす点からも、半導体基板のＣＭＯＳ読み出し回路の上部の空いている領域を利用してローパスフィルタの抵抗となるトップメタル領域を用いて配線部を形成することができ、好ましい。

基板１の上方に積層される電極等の材料として金属材料にＡｕ，Ａｌ，Ｃｕを用いることで、ローパスフィルタを形成する際に、通常のプロセスを使用することができる。

図７は、配線部の変形例を示す模式的な平面図である。図７に示すように、配線部Ｍ４は、配線長を長くすることによって抵抗率を高くする構成とすることができる。図７に示すように、配線部Ｍ４をミアンダライン形状とすることで、より配線長を長くすることができる。配線部Ｍ４は、昇圧回路５０の出力と上部電極１６（または、上部電極１６の一部延長している部分）との間に設けられ、下層の平行平板Ｍ１〜Ｍ３それぞれと接続部２１を介して電気接続されている。

図８は、固体撮像素子の駆動を説明するブロック図である。
昇圧回路５０は、昇圧動作によって入力電圧を昇圧させて駆動電圧を生成し、ローパスフィルタ４０に出力する。ローパスフィルタ４０は、駆動電圧に含まる電源ノイズを遮断し、駆動電圧を配線部及び上部電極を介して光電変換膜に供給する。光電変換膜は、上部電極及び下部電極に電界を印加した状態において外部から光が入射すると、該光電変換膜の内部で電荷が生成され、該電荷が下部電極１４を介して読出回路に読み出されて出力信号として出力される。

また、固体撮像素子には、ローパスフィルタ４０の出力に接続し、昇圧回路５０から出力された電源電圧を検出する電圧検出手段として機能する電圧検出部６０が設けられている。また、電圧検出部６０で検出された電圧が所定範囲内になるように前記昇圧回路のクロック周波数を設定し、設定したクロック周波数となるように昇圧回路５０に入力されるクロック周波数を制御する制御部７０とを備えている。

図９は、クロック周波数の制御の手順を示すフロー図である。
クロック周波数の制御としては、次の２つのタイミングに行われるものが考えられる。１つは、製品出荷時、電源起動時、初期化時に行う調整制御である。もう１つは、撮像時の撮像信号の出力停止期間（水平ブランキング期間など）である。

最初にローパスフィルタのクロック周波数を遮断周波数以上となるように設定する（ステップＳ１）。

次に、電圧検出部６０によって昇圧回路で昇圧された駆動電圧を検出し、検出した駆動電圧が所望の範囲内であるか否かを判別する（ステップＳ２）。

電圧検出部６０において、駆動電圧が所望の範囲内であると判断された場合には、クロック周波数の制御を終了する。

電圧検出部６０において、駆動電圧が所望の範囲内ではないと判断された場合には、制御部７０においてクロック周波数を調整し、新たなクロック周波数を設定し、昇圧回路のクロック周波数を制御する（ステップＳ３）。設定後は、再び駆動電圧を検出する状態を維持する。

電圧検出部６０と、制御部７０を備えた構成とすることで、ローパスフィルタのノイズ遮断効果を高め、より確実にノイズを遮断することができる。

上記固体撮像素子は、昇圧手段によって上部電極１６と下部電極１４に高い電源電圧を供給することができるとともに、昇圧動作に起因して発生する電源ノイズをローパスフィルタ４０によって抑制することができる。ここで、ローパスフィルタ４０は、昇圧手段の出力と上部電極１６とを電気接続させる配線部Ｍ４の一部を抵抗とする構成であるため、同じ基板１上に作り込むことができる。このため、基板１の外部にローパスフィルタ４０を設ける場合に比べて、固体撮像素子３０を備えたＩＣチップのサイズを小型化することが可能である。

本明細書は、次の事項を開示する。
（１）基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子であって、
前記基板内に形成され、前記上部電極と前記下部電極との間に電界を生じさせるための電源電圧を供給する昇圧手段の出力と前記上部電極とを電気接続させる配線部と、
前記昇圧手段の出力に接続され、前記配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタとを備えた固体撮像素子。
（２）（１）に記載の固体撮像素子であって、
前記基板上には、前記光電変換層を含むセンサ領域と、前記センサ領域が設けられていない周辺領域とが形成され、前記昇圧手段と前記ローパスフィルタが前記周辺領域に設けられている固体撮像素子。
（３）（１）又は（２）に記載の固体撮像素子であって、
前記配線部がミアンダライン形状である固体撮像素子。
（４）（１）から（３）のいずれか１つに記載の固体撮像素子であって、
前記配線部が、互いに電気接続され且つ前記基板の上下方向に間隔を有する複数の平行平板部を含み、前記複数の平行平板部が前記ローパスフィルタのキャパシタを構成する固体撮像素子。
（５）（１）から（４）のいずれか１つに記載の固体撮像素子であって、
前記昇圧手段から出力される電源電圧を検出する電圧検出手段と、
前記電圧検出手段で検出された電圧が所定範囲内となるように前記昇圧手段のクロック周波数を設定し、前記クロック周波数を制御する制御部とを備える固体撮像素子。
（６）（１）から（５）のいずれか１つに記載の固体撮像素子であって、
前記配線部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子。
（７）（１）から（６）のいずれか１つに記載の固体撮像素子であって、
前記配線部が窒化チタン又は酸化インジウムスズからなる固体撮像素子。
（８）（１）から（７）のいずれか１つに記載の固体撮像素子であって、
前記配線部が前記下部電極と同じ導電性材料で構成される固体撮像素子。
（９）基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子の駆動方法であって、
前記基板内に形成され、前記上部電極と前記下部電極との間に電界を生じさせるため昇圧手段によって電源電圧を供給する際に、前記昇圧手段の出力と前記上部電極とを電気接続させる配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタを用いて、前記昇圧手段のクロック周波数を制御する固体撮像素子の駆動方法。
（１０）（９）に記載の固体撮像素子の駆動方法であって、
前記基板上には、前記光電変換層を含むセンサ領域と、前記センサ領域が設けられていない周辺領域とが形成され、前記昇圧手段と前記ローパスフィルタが前記周辺領域に設けられている固体撮像素子の駆動方法。
（１１）（９）又は（１０）に記載の固体撮像素子の駆動方法であって、
前記配線部がミアンダライン形状である固体撮像素子の駆動方法。
（１２）（９）から（１１）のいずれか１つに記載の固体撮像素子の駆動方法であって、
前記配線部が、互いに電気接続され且つ前記基板の上下方向に間隔を有する複数の平行平板部を含み、前記複数の平行平板部が前記ローパスフィルタのキャパシタを構成する固体撮像素子の駆動方法。
（１３）（９）から（１２）のいずれか１つに記載の固体撮像素子の駆動方法であって、
前記昇圧手段から出力される電源電圧を検出し、
検出された電圧が所定範囲内となるように前記クロック周波数を設定し、前記クロック周波数を制御する固体撮像素子の駆動方法。
（１４）（９）から（１３）のいずれか１つに記載の固体撮像素子の駆動方法であって、
前記配線部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子の駆動方法。
（１５）（９）から（１４）のいずれか１つに記載の固体撮像素子の駆動方法であって、
前記配線部が窒化チタン又は酸化インジウムスズからなる固体撮像素子の駆動方法。
（１６）（９）から（１５）のいずれか１つに記載の固体撮像素子の駆動方法であって、
前記配線部が前記下部電極と同じ導電性材料で構成される固体撮像素子の駆動方法。
（１７）（１）から（８）のいずれか１つに記載の固体撮像素子を備えた撮像装置。

１５ 光電変換層
１６ 上部電極
３０ 固体撮像素子
４０ ローパスフィルタ
５０ 昇圧回路
６０ 電圧検出部
Ｍ１〜Ｍ３ 平行平板
Ｍ４ 配線部

Claims (17)

1. 基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子であって、
   前記上部電極と前記下部電極との間に電界を生じさせるための電源電圧を供給する昇圧手段の出力と前記上部電極とを電気接続させる配線部と、
   前記昇圧手段の出力に接続され、前記配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタとを備えた固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、
   前記基板上には、前記光電変換層を含むセンサ領域と、前記センサ領域が設けられていない周辺領域とが形成され、前記昇圧手段と前記ローパスフィルタが前記周辺領域に設けられている固体撮像素子。
3. 請求項１又は２に記載の固体撮像素子であって、
   前記配線部がミアンダライン形状である固体撮像素子。
4. 請求項１から３のいずれか１つに記載の固体撮像素子であって、
   前記配線部が、互いに電気接続され且つ前記基板の上下方向に間隔を有する複数の平行平板部を含み、前記複数の平行平板部が前記ローパスフィルタのキャパシタを構成する固体撮像素子。
5. 請求項１から４のいずれか１つに記載の固体撮像素子であって、
   前記昇圧手段から出力される電源電圧を検出する電圧検出手段と、
   前記電圧検出手段で検出された電圧が所定範囲内となるように前記昇圧手段のクロック周波数を設定し、前記クロック周波数を制御する制御部とを備える固体撮像素子。
6. 請求項１から５のいずれか１つに記載の固体撮像素子であって、
   前記配線部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子。
7. 請求項１から６のいずれか１つに記載の固体撮像素子であって、
   前記配線部が窒化チタン又は酸化インジウムスズからなる固体撮像素子。
8. 請求項１から７のいずれか１つに記載の固体撮像素子であって、
   前記配線部が前記下部電極と同じ導電性材料で構成される固体撮像素子。
9. 基板上に、下部電極と、前記下部電極上に設けられた光電変換層と、該光電変換層上に設けられた上部電極とを備えた固体撮像素子の駆動方法であって、
   前記基板内に形成され、前記上部電極と前記下部電極との間に電界を生じさせるため昇圧手段によって電源電圧を供給する際に、前記昇圧手段の出力と前記上部電極とを電気接続させる配線部の少なくとも一部によって形成された抵抗を含むローパスフィルタを用いて、前記昇圧手段のクロック周波数を制御する固体撮像素子の駆動方法。
10. 請求項９に記載の固体撮像素子の駆動方法であって、
    前記基板上には、前記光電変換層を含むセンサ領域と、前記センサ領域が設けられていない周辺領域とが形成され、前記昇圧手段と前記ローパスフィルタが前記周辺領域に設けられている固体撮像素子の駆動方法。
11. 請求項９又は１０に記載の固体撮像素子の駆動方法であって、
    前記配線部がミアンダライン形状である固体撮像素子の駆動方法。
12. 請求項９から１１のいずれか１つに記載の固体撮像素子の駆動方法であって、
    前記配線部が、互いに電気接続され且つ前記基板の上下方向に間隔を有する複数の平行平板部を含み、前記複数の平行平板部が前記ローパスフィルタのキャパシタを構成する固体撮像素子の駆動方法。
13. 請求項９から１２のいずれか１つに記載の固体撮像素子の駆動方法であって、
    前記昇圧手段から出力される電源電圧を検出し、
    検出された電圧が所定範囲内となるように前記クロック周波数を設定し、前記クロック周波数を制御する固体撮像素子の駆動方法。
14. 請求項９から１３のいずれか１つに記載の固体撮像素子の駆動方法であって、
    前記配線部が抵抗率１×１０^−７Ωｍ以上の材料からなる固体撮像素子の駆動方法。
15. 請求項９から１４のいずれか１つに記載の固体撮像素子の駆動方法であって、
    前記配線部が窒化チタン又は酸化インジウムスズからなる固体撮像素子の駆動方法。
16. 請求項９から１５のいずれか１つに記載の固体撮像素子の駆動方法であって、
    前記配線部が前記下部電極と同じ導電性材料で構成される固体撮像素子の駆動方法。
17. 請求項１から８のいずれか１つに記載の固体撮像素子を備えた撮像装置。

Images