JP3428149B2

JP3428149B2 - デジタル信号処理装置

Info

Publication number: JP3428149B2
Application number: JP15056394A
Authority: JP
Inventors: 政則星野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-06-09
Filing date: 1994-06-09
Publication date: 2003-07-22
Anticipated expiration: 2018-07-22
Also published as: JPH07336160A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のデジタル入力信
号に対してクロスフェード出力を可能とするデジタル信
号処理装置に関するものである

【０００２】

【従来の技術】ＣＤプレーヤ、ミニディスクプレーヤ、
テーププレーヤなどからの再生音声信号やＡＭ／ＦＭラ
ジオ受信音声信号など、各種の供給される音声信号を切
り換えてスピーカ等で楽しむようなシステムが一般化し
ており、システムステレオやいわゆるラジカセ型の機器
などとして普及している。

【０００３】例えばこのように複数の音声信号ソースが
存在する場合において、出力する音声信号の選択（いわ
ゆる入力ファンクション切換）は、アナログ音声信号段
階でマルチプレクサなどを用いて行なっていた。

【０００４】ところで、入力ファンクション切換の際
に、単に音声信号ソースを切り換えるのみでなく、例え
ば図６（ａ）に示すように今迄選択していたソースから
の音声信号Ｓ₁ をＦＯ期間で示すようにフェイドアウト
させ、次にＦＩ期間として示すように新たに選択したソ
ースからの音声信号Ｓ₂ をフェイドインさせるという切
換方式がある。

【０００５】このためには例えば図５のような回路構成
をとる。即ち、或るソースからの音声信号Ｓ₁ と他のソ
ースからの音声信号Ｓ₂ はセレクタ５０で選択されると
ともに、そのセレクタ５０の出力は信号処理部５１で処
理されて出力される。ここで、図６（ａ）のｔ₀ 時点ま
ではセレクタ５０で音声信号Ｓ₁ が選択され信号処理部
５１を介して出力されていたところ、ｔ₀ 時点に音声信
号Ｓ₂ への切換の操作がなされたとする。すると、ＦＯ
期間中はセレクタ５０は切換動作を実行せず、信号処理
部５１では信号レベルを徐々に低下させていく。そして
ｔ₁ 時点でセレクタ５０が音声信号Ｓ₂ の選択状態に切
り換えられ、このｔ₁ 時点からＦＩ期間の間、信号処理
部５１は徐々に信号レベルを上げていく。このような処
理によっていわゆるフェイドアウト／フェイドインによ
る入力ファンクション切換が実現される。

【０００６】ここで、さらに音声信号Ｓ₁ と音声信号Ｓ
₂ を、図６（ｂ）のようにクロスフェードさせながら切
り換えることを考える。即ち、切換を実行するタイミン
グで、クロスフェード期間Ｔ_crs を設け、このとき音声
信号Ｓ₁ の出力レベルを徐々に低下させていき、同時に
音声信号Ｓ₂ の出力レベルを徐々に上げていくようにす
る。このようにすることで、音声信号ソースを音声出力
がとぎれることなく切り換えることができ、音楽再生機
器などで楽しみ方を広げることができる。

【０００７】

【発明が解決しようとする課題】ところが、従来このよ
うなクロスフェードを実現できる機器は特殊な構成で、
ある限定された用途に用いられていた。つまり、クロス
フェードを行なうには複数の入力音声信号に対してこれ
を混合回路で混合して出力できるようにしなければなら
ないとともに、各入力音声信号に対して混合回路より前
段で個別に音量調整を行なうことができるような構成を
とらなければならない。そして、各入力音声信号に対す
る音量調整は手動又は自動制御により実行されるように
し、図６（ｂ）のような音量可変制御が行なわれるよう
にするものとなる。

【０００８】このような構成が必要になるため部品点数
の増加や製造コストの増大を招くことになり、クロスフ
ェードを実行できるようにする必要のあるオーディオミ
キサー等の特殊な機器のみしか採用されていない。もち
ろん一般のオーディオ機器においては部品点数の増加や
製造コストの増大は大きな問題となるため、クロスフェ
ード機能の採用は殆ど実現されていなかった。

【０００９】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて、簡易なデジタル演算処理でクロスフェード
を実現できるようにし、一般のオーディオ機器にも容易
にクロスフェード機能を搭載できるようにすることを目
的とする。

【００１０】このためにデジタル信号処理装置として、
複数のデジタル信号入力手段と、上記複数のデジタル信
号入力手段のうちの１つから入力されたデジタル信号に
対して、指示された減衰量で信号減衰処理を行う第１の
減衰手段と、上記複数のデジタル信号入力手段のうちの
１つから入力されたデジタル信号に対して、指示された
減衰量で信号減衰処理を行う第２の減衰手段と、上記第
１の減衰手段と上記第２の減衰手段との出力を加算する
加算手段と、上記第１及び第２の減衰手段のそれぞれに
対して減衰量を指示する処理係数を転送する制御手段と
を備え、上記制御手段が、或る期間内において、上記処
理係数を変化させていくことにより、上記第１の減衰手
段及び上記第２の減衰手段の一方に対して段階的に減衰
量が大きくなるように減衰量を指示するとともに、他方
の減衰手段に対して段階的に減衰量が小さくなるように
減衰量を指示することで、上記第１の減衰手段に入力さ
れたデジタル信号と上記第２の減衰手段に入力されたデ
ジタル信号とが、上記加算手段からクロスフェード出力
されるように制御するようにする。

【００１１】また、制御手段は、クロスフェード期間内
において、加算手段の出力レベルが所定レベルをこえな
いように、第１及び第２の減衰手段のそれぞれに対する
減衰量の指示を行なうようにする。

【００１２】

【作用】音声信号ソースとしては大別してアナログ信号
ソースとデジタル信号ソースが存在し、これらの内から
複数の音声信号ソースを備えた機器、又は複数の音声信
号ソースからの信号が入力される機器では、ソースの全
てがデジタル信号ソースである場合と、ソースの全てが
アナログ信号ソースである場合と、デジタル信号ソース
／アナログ信号ソースが混在している場合がある。これ
らの状況に対して、アナログ信号ソースが存在する場合
は、その音声信号をデジタルデータ化するようにし、各
ソースを一括してデジタル信号処理を行なうようにする
ことにより、デジタル演算処理により各信号に対して個
別な、また複合的な各種処理動作が可能となる。

【００１３】このようにした場合、上記構成のデジタル
信号処理装置を例えばＤＳＰ（デジタルシグナルプロセ
ッサ）などで実現することにより、音声信号ソース切換
を行なう際に、簡易な演算処理で、しかも構成部品を増
加させずにクロスフェード機能の搭載を実現できる。

【００１４】

【実施例】以下、本発明のデジタル信号処理装置の実施
例について図１〜図４で説明する。図２は実施例のデジ
タル信号処理装置を搭載したオーディオ機器の要部のブ
ロック図である。この図において、ＩＮ₁ 〜ＩＮ_n は各
種音声信号ソースからのデジタル音声信号（ＤＳ₁ 〜Ｄ
Ｓ_n ）の入力端子である。各種音声信号ソースとはＣＤ
プレーヤ部、ミニディスクプレーヤ部、カセットテープ
プレーヤ部、ラジオチューナ部等が相当し、これらはこ
の図２のオーディオ機器内に一体的に備えられているも
のであっても、また外部機器として接続されて音声信号
が供給される形態であってもよい。

【００１５】これらの音声信号ソースとしてはデジタル
データとして音声信号を供給できるものと、アナログ音
声信号ソースとされるものがある。例えばＣＤプレーヤ
部、ミニディスクプレーヤ部などでは再生信号をデジタ
ルデータ形態で出力できるため、それが入力端子ＩＮ₁
〜ＩＮ_n のいづれかに供給される。また、カセットテー
ププレーヤやラジオチューナなどのアナログ音声信号ソ
ースからの音声信号は、そのソースから出力されたアナ
ログ音声信号がＡ／Ｄ変換器によってデジタルデータ形
態に変換された後、入力端子ＩＮ₁ 〜ＩＮ_n のいづれか
に供給されることになる。

【００１６】入力端子ＩＮ₁ 〜ＩＮ_n の前後におけるデ
ジタルデータの転送方式としては、いわゆる３線式の転
送方式やデジタルオーディオインターフェースの転送方
式など各種形態があるが、いづれであってもよい。３線
式の転送方式の場合は、ＬＲＣＫといわれるサンプリン
グ周波数ｆ_S の周期を持つ信号と、ＢＣＫといわれる
（３２〜６４）×ｆ_S の周期を持つ信号と、実際の音声
データとが伝送されることになる。

【００１７】１，２はセレクタであり、いづれも入力端
子ＩＮ₁ 〜ＩＮ_n に供給されるデジタル音声信号（ＤＳ
₁ 〜ＤＳ_n ）のうちから１つを選択して出力することが
できるようになされている。セレクタ１の出力は信号Ｉ
₁ としてＤＳＰ３に入力される。またセレクタ２の出力
は信号Ｉ₂ としてＤＳＰ３に入力される。なお、この実
施例の場合、ＤＳＰ３は信号Ｉ₁ ，Ｉ₂ として２系統の
入力が可能とされているものとする。

【００１８】信号Ｉ₁ ，Ｉ₂ の両方又は一方はＤＳＰ３
で所定の信号処理が施され、Ｄ／Ａ変換器４に出力され
る。Ｄ／Ａ変換器４はＤＳＰ３の出力をアナログ化す
る。このアナログ音声信号はパワーアンプ５に供給され
て増幅されスピーカ６から音声出力される。

【００１９】７はマイクロコンピュータにより構成され
るコントローラである。このコントローラ７はセレクタ
１，２の切換制御やＤＳＰ３で実行される各種処理の制
御を行なう。

【００２０】例えばこのような構成を有するオーディオ
機器における本実施例のデジタル信号処理装置としての
構成部位は図１に示される。即ちデジタル信号処理装置
は実質的にはＤＳＰ３における演算処理とコントローラ
７の制御により実現されるものである。図１において３
１，３２はＤＳＰ３の入力部であり上述したように２系
統の信号Ｉ₁ ，Ｉ₂ が入力される。なお、ＤＳＰ３の入
力は、説明上２系統としているもので、３系統以上の入
力が可能とされるものであってもよい。

【００２１】３３はアッテネータであり、信号Ｉ₁ に対
して減衰処理を行なうことができる。また３４は信号Ｉ
₂ に対して減衰処理を行なうことのできるアッテネータ
である。

【００２２】３５は加算器であり、アッテネータ３３，
３４の出力を加算して出力する。加算器３５の出力はス
イッチ３６に供給される。３７はデジタル信号処理部で
あり、このデジタル信号処理部３７は入力された音声信
号データに対してリバーブ，エコー，イコライジングな
どの音響効果処理を施す部位であり、これらの音響効果
処理を実行する場合はスイッチ３６がデジタル信号処理
部３７側に接続されて加算器３５の出力が供給される。

【００２３】そして、デジタル信号処理部３７の出力は
増幅部３８を介して加算器４０に供給され、加算器４０
の出力として出力端子４１に供給される。出力端子４１
の出力は図２のＤ／Ａ変換器４に供給されることにな
る。また、音響効果処理を実行しない場合は、加算器３
５の出力はスイッチ３６によって増幅部３９に供給され
る。そして増幅部３９から加算器４０を介して出力端子
４１に供給されることになる。つまりデジタル信号処理
部３７がバイパスされる。

【００２４】４２は係数ＲＡＭ、４３はレジスタであ
る。係数ＲＡＭ４２はアッテネータ３３及び３４におけ
る処理係数、即ち減衰量に相当する係数が記憶されてお
り、アッテネータ３３及び３４が信号減衰処理のための
演算を行なうときは随時係数ＲＡＭ４２を参照すること
になる。この係数ＲＡＭ４２に記憶されるアッテネータ
３３の処理係数及びアッテネータ３４の処理係数はコン
トローラ７によって書き換え可能とされているものであ
る。即ち、コントローラ７から処理係数データが転送さ
れると、これがレジスタ４３に取り込まれ、所定の処理
タイミングで係数ＲＡＭ４２上の処理係数が書き換えら
れるように構成されている。

【００２５】本実施例では、コントローラ７が処理係数
を書き換えていく動作を行なうことで、信号Ｉ₁ ，Ｉ₂
をクロスフェードさせながら切り換えることができるも
のである。以下、このクロスフェード動作について説明
する。

【００２６】ここで、ＤＳＰ３から信号Ｉ₁ のみを出力
させたい場合には、アッテネータ３３の処理係数が
『１』、アッテネータ３４の処理係数が『０』とされる
とする。また、逆にＤＳＰ３から信号Ｉ₂ のみを出力さ
せたい場合には、アッテネータ３３の処理係数が
『０』、アッテネータ３４の処理係数が『１』とされる
とする。つまり、処理係数『１』の場合はアッテネータ
を介した信号出力レベルは最高値となり、処理係数
『０』の場合はアッテネータを介した信号出力レベルは
ゼロとなると仮定する。

【００２７】今、図３のｔ₀ 時点より前の時点では、信
号Ｉ₁ が選択されているとする。つまりこの期間は、ア
ッテネータ３３の処理係数が『１』、アッテネータ３４
の処理係数が『０』であるため、加算器３５にはアッテ
ネータ３３の出力のみが供給され、アッテネータ３３の
出力である信号Ｉ₁ がデジタル信号処理部３７で音響効
果処理を施され、もしくはデジタル信号処理部３７をバ
イパスされてＤＳＰ３から出力されている。従って、信
号Ｉ₁ としてセレクタ１でＣＤプレーヤ部からのデジタ
ル音声信号が供給されている場合は、スピーカ６からＣ
Ｄ再生音声が出力されている。

【００２８】このとき、セレクタ２で例えばカセットテ
ーププレーヤ部から再生されデジタル化された信号が選
択されて、信号Ｉ₂ としてＤＳＰ３に供給されていて
も、その音声は出力されない。アッテネータ３３，３４
からの出力信号のイメージは図３（ｃ）（ｄ）に示され
る。

【００２９】ここでｔ₀ 時点でクロスフェード動作によ
りソース切換を実行すべき操作がなされたとする。する
と、ｔ₀ 〜ｔ₁ の期間、即ちクロスフェード期間Ｔ_crs
においてコントローラ７はアッテネータ３３に対する処
理係数を、図３（ａ）に示すように『１』から『０』に
向かって順次変化させる。つまり徐々に減衰量を大きく
していき、図３（ｃ）のようにｔ₁ 時点でアッテネータ
３３からの信号Ｉ₁ の出力をゼロレベルとする。

【００３０】一方、同時にコントローラ７はアッテネー
タ３４に対する処理係数を、図３（ｂ）に示すように
『０』から『１』に向かって順次変化させる。つまり徐
々に減衰量を小さくしていき、図３（ｄ）のようにアッ
テネータ３４からの信号Ｉ₂ の出力レベルを徐々に上げ
ていく。

【００３１】そして、ｔ₁ 時点以降はアッテネータ３３
からの信号Ｉ₁ の出力はゼロとなり、アッテネータ３４
からの信号Ｉ₂ の出力は最大レベルとなる。従って、ア
ッテネータ３３，３４の出力を加算する加算器３５の出
力としては、クロスフェード期間Ｔ_crs には信号Ｉ₁ の
成分が徐々に低レベルになっていき、これに重なって信
号Ｉ₂ の成分が徐々に高レベルになっていく。つまりス
ピーカ６からの音声出力としてはＣＤ再生音声が徐々に
消えていくとともにテーププレーヤ部の再生音声が徐々
に大きくなっていくというクロスフェードが行なわれる
ことになる。そしてｔ₁ 時点で音声信号ソースの切換が
完了される。

【００３２】このように、本実施例ではコントローラ７
がアッテネータ３３，３４の処理係数を変化させていく
という非常に簡単な処理でクロスフェード動作を伴う音
声信号ソース切換が実現される。

【００３３】図４にコントローラ７によるアッテネータ
３３，３４の処理係数可変処理を詳しく示した。この図
においてＴ_S はコントローラ７からのデータ転送周期で
あり、このデータ転送周期でアッテネータ３３及び３４
に対する各１つの処理係数データが転送される。また、
Ｔａは転送されたアッテネータ３３に対する処理係数デ
ータが係数ＲＡＭ４２に書き込まれてから、アッテネー
タ３４に対する処理係数データが係数ＲＡＭ４２に書き
込まれるまでの期間を示し、Ｔｂはアッテネータ３４に
対する処理係数データが係数ＲＡＭ４２に書き込まれて
から、次に転送されたアッテネータ３３に対する処理係
数データが係数ＲＡＭ４２に書き込まれるまでの期間を
示す。

【００３４】さらにＳＴは１回の係数データの変化量を
示す。処理係数が『０』から『１』まで変化（つまり変
化量＝１）されるためにＮ回のステップが実行されると
すると、１＝Ｎ・ＳＴ＋αとなる。ただし、α＝１−Ｎ
・ＳＴであり、０＜α＜ＳＴとなる。

【００３５】また、処理係数データの変更は通常サンプ
リング周波数ｆ_S 周期に１回行なわれるため、このよう
な場合、Ｔａ＞１／ｆ_S 、Ｔｂ＞１／ｆ_S という条件が
付加される。

【００３６】例えば出力を信号Ｉ₁ から信号Ｉ₂ に切り
換える際のクロスフェード期間Ｔ_cr _s には、図４からわ
かるように、まず最初のデータ転送周期Ｔ_S でアッテネ
ータ３３の処理係数がＳＴ分だけ書き換えられ、信号Ｉ
₁ の出力レベルがＳＴ分だけ減衰される。続いてＴａ期
間後アッテネータ３４の処理係数がＳＴ分だけ書き換え
られ、信号Ｉ₂ の出力レベルがＳＴ分だけ上げられる。
このような動作がクロスフェード期間Ｔ_crs にＮステッ
プ実行されていくことで、図３（ａ）（ｂ）に示したよ
うな各アッテネータ３３，３４に対する処理係数制御が
実現される。なお、信号Ｉ₂ から信号Ｉ₁ に切り換える
際には、アッテネータ３３，３４についての処理係数の
増減が逆になることはいうまでもない。

【００３７】また、この図４から、クロスフェード期間
Ｔ_crs は、Ｔ_crs ＝Ｎ・Ｔ_S と表わすことができると理解される。従って、コントロ
ーラ７がデータ転送周期Ｔ_S と１回の係数データの変化
量ＳＴの一方又は両方を可変設定することにより、クロ
スフェード期間Ｔ_crs の長さを自由に可変設定できるこ
とになる。

【００３８】ところで、図４からも分かるようにクロス
フェード期間Ｔ_crs を含めた全ての期間において、（アッテネータ３３の処理係数）＋（アッテネータ３４
の処理係数）≦１とされている。ただし、上記のように０≦（処理係数）
≦１とする。

【００３９】このように処理係数の合計値が１をこえな
いようにすることは、即ち加算器３５の出力がクロスフ
ェード時にも所定のレベルをこえてデジタル演算におけ
るオーバーフローを起こさないようにすることを意味す
る。また、スピーカ６の出力としても、クロスフェード
時にも通常時と比べて聴感上の音量感（音圧感）を一定
に保ち、クロスフェードが違和感なく実行されるように
するためでもある。

【００４０】もし、一方のアッテネータの処理係数が
『１』、他方のアッテネータの処理係数が『０』とされ
て信号Ｉ₁ もしくは信号Ｉ₂ に対して通常の出力がなさ
れていた後、ソース切換に伴ってクロスフェードが行な
われるときに、処理係数の加算値が『１』を越えてしま
うと、それは加算器３５のレベルが上げられてしまうこ
とになり、オーバーフローの可能性が生じ、またスピー
カ出力についてはクロスフェード時に音量がアップした
ような違和感を感じることになるが、上記のように処理
係数の合計値が１をこえないようにすることで、これら
を回避できる。

【００４１】なお上述したように、ここでいう処理係数
『１』とはアッテネータ出力レベルが最高値となる値と
して説明上使用している値である。例えばアッテネータ
の処理を単純に（信号値）×（処理係数）と想定した場
合であり、処理係数『１』の場合は信号（Ｉ₁ ，Ｉ₂ ）
が減衰されずに出力され、処理係数『０』の場合は信号
（Ｉ₁ ，Ｉ₂ ）がゼロレベルまで減衰されるものであ
る。従って、アッテネーション演算方式が異なる場合は
処理係数の数値は異なるものになる場合もあり、その場
合は処理係数の合計値が上記『１』に相当する或る演算
処理係数値をこえないようにするものである。

【００４２】なお、以上実施例について説明してきた
が、本発明のデジタル信号処理装置は各種多様な変形例
や使用例が考えられる。実施例ではＤＳＰ３は２系統の
入力としたが、３系統以上の入力を可能とし、その中で
２系統についてクロスフェードさせることができるよう
にすることもできる。

【００４３】また例えば同一ソースからの音声信号とし
て、その音声信号に音響エフェクト等を施したエフェク
ト音声信号と、エフェクトを行なっていない元のノーマ
ル音声信号を上記信号Ｉ₁ ，Ｉ₂ に相当するように２系
統で入力し、クロスフェード切換が行なわれるようにし
てもよい。この場合、出力をエフェクト音声信号とノー
マル音声信号との間で切換時に切換ノイズを発生させる
ことを防止できることになる。

【００４４】また、同一ソースからの信号を２系統で取
り込み、例えば曲と曲の間でクロスフェードさせること
もできる。例えばＣＤプレーヤやミニディスクプレーヤ
で見られるように、ディスクから高速レートで読み出し
た信号を一旦バッファＲＡＭに記憶し、バッファＲＡＭ
をから通常レートで読み出して再生音声を得るような方
式の場合、例えばバッファＲＡＭを２系統設けてること
により、異なる絶対時間の再生データを同時的に出力で
きる。従って、或る曲のデータの終了間際で次の曲のデ
ータの供給を別系統で開始させるようにし、これらを本
発明のデジタル信号処理装置に入力すれば、その２系統
の信号でクロスフェードが可能となる。

【００４５】また本発明のデジタル信号処理装置に対す
る入力信号は全てデジタルデータとするものであるた
め、各ソースからの信号を個々に処理するだけでなく一
括してエフェクト等の処理も行なうことができる。

【００４６】

【発明の効果】以上説明したように本発明のデジタル信
号処理装置は、制御手段が、クロスフェード期間内にお
いて、第１及び第２の減衰手段の一方に対して段階的に
減衰量が大きくなるようにし、かつ他方に対して段階的
に減衰量が小さくなるように制御することで、第１の減
衰手段に入力されたデジタル信号と第２の減衰手段に入
力されたデジタル信号とが、加算手段からクロスフェー
ド出力されるように構成したため、簡易な演算処理で、
しかも構成部品を増加させずにクロスフェード切換を実
現できるという効果があり、一般的なオーディオ機器に
おいても容易にクロスフェード機能を搭載できることに
なる。

【００４７】また、制御手段は、クロスフェード期間内
において、加算手段の出力レベルが所定レベルをこえな
いように第１及び第２の減衰手段のそれぞれに対する減
衰量の指示を行なうようにすることで、デジタルデータ
演算時のオーバーフローやスピーカ出力の聴感上の違和
感が発生することを解消できるという効果がある。

【図面の簡単な説明】

【図１】本発明のデジタル信号処理装置の実施例のブロ
ック図である。

【図２】実施例のデジタル信号処理装置を搭載したオー
ディオ機器のブロック図である。

【図３】実施例のクロスフェード動作の説明図である。

【図４】実施例のクロスフェード動作における処理係数
制御の説明図である。

【図５】従来の入力切換方式の説明図である。

【図６】従来の入力切換方式の説明図である。

【符号の説明】

１，２セレクタ３ＤＳＰ４Ｄ／Ａ変換器６スピーカ７コントローラ３１，３２入力端子３３，３４アッテネータ３５加算器３７デジタル信号処理部４１出力端子４３係数ＲＡＭ４４レジスタ

Claims

(57)【特許請求の範囲】

【請求項１】複数のデジタル信号入力手段と、上記複数のデジタル信号入力手段のうちの１つから入力
されたデジタル信号に対して、指示された減衰量で信号
減衰処理を行う第１の減衰手段と、上記複数のデジタル信号入力手段のうちの１つから入力
されたデジタル信号に対して、指示された減衰量で信号
減衰処理を行う第２の減衰手段と、上記第１の減衰手段と上記第２の減衰手段との出力を加
算する加算手段と、上記第１及び第２の減衰手段のそれぞれに対して減衰量
を指示する処理係数を転送する制御手段とを備え、上記制御手段が、或る期間内において、上記処理係数を
変化させていくことにより、上記第１の減衰手段及び上
記第２の減衰手段の一方に対して段階的に減衰量が大き
くなるように減衰量を指示するとともに、他方の減衰手
段に対して段階的に減衰量が小さくなるように減衰量を
指示することで、上記第１の減衰手段に入力されたデジ
タル信号と上記第２の減衰手段に入力されたデジタル信
号とが、上記加算手段からクロスフェード出力されるよ
うに制御することを特徴とするデジタル信号処理装置。
【請求項２】上記制御手段は、上記期間内において、
上記加算手段の出力レベルが所定レベルをこえないよう
に、上記第１及び第２の減衰手段に転送する上記処理係
数の和が１をこえないように上記第１及び第２の減衰手
段のそれぞれに対する減衰量の指示を行なうことを特徴
とする請求項１に記載のデジタル信号処理装置。
【請求項３】上記第１のデジタル信号入力手段から入力
されたデジタル信号から上記第２のデジタル信号入力手
段から入力されたデジタル信号に切り換える場合に、上
記第１及び第２の減衰手段に転送する上記処理係数の増
減を逆とすることを特徴とする請求項１記載のデジタル
信号処理装置。