JPH0332114Y2 - - Google Patents
Info
- Publication number
- JPH0332114Y2 JPH0332114Y2 JP1984167286U JP16728684U JPH0332114Y2 JP H0332114 Y2 JPH0332114 Y2 JP H0332114Y2 JP 1984167286 U JP1984167286 U JP 1984167286U JP 16728684 U JP16728684 U JP 16728684U JP H0332114 Y2 JPH0332114 Y2 JP H0332114Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- inverter
- signal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Description
【考案の詳細な説明】
＜考案の技術分野＞
この考案は、複数の周波数信号を選択的に発生
するCR型の発振回路に関する。
するCR型の発振回路に関する。
＜従来技術とその問題点＞
発振周波数を切換え得るCR型の発振回路の一
つとして従来第２図に示すものが知られている。
つとして従来第２図に示すものが知られている。
この図に示す発振回路は、インバータ２５，２
６からなるコンパレータ２７と、このコンパレー
ト２７の出力を反転するインバータ２８と、この
インバータ２８の出力を選択する第１、第２のア
ナログゲート２９ａ，２９ｂと、これら第１、第
２のアナログゲート２９ａ，２９ｂの各出力端子
に接続される第１、第２の抵抗３０ａ，３０ｂ
（値は各々Rt１，Rt２）と、これら第１、第２の
抵抗３０ａ，３０ｂの接続点３１と前記コンパレ
ータ２７の出力端子との間に介挿されるコンデン
サ３２（値はCt）と、前記接続点３１と前記コ
ンパレータ２７の入力端子との間に介挿される抵
抗３３と、インバータ３４からなる切換回路３５
とを備えたものであり、切換入力端子３６に供給
される選択信号に応じて切換回路３５が第１、第
２のアナログゲート２９ａ，２９ｂのいずれか一
方を導通させて時定数Rt1・Ctで発振させたり、
時定数Rt2・Ctで発振させたりして発振周波数を
切換えるようになつている。
６からなるコンパレータ２７と、このコンパレー
ト２７の出力を反転するインバータ２８と、この
インバータ２８の出力を選択する第１、第２のア
ナログゲート２９ａ，２９ｂと、これら第１、第
２のアナログゲート２９ａ，２９ｂの各出力端子
に接続される第１、第２の抵抗３０ａ，３０ｂ
（値は各々Rt１，Rt２）と、これら第１、第２の
抵抗３０ａ，３０ｂの接続点３１と前記コンパレ
ータ２７の出力端子との間に介挿されるコンデン
サ３２（値はCt）と、前記接続点３１と前記コ
ンパレータ２７の入力端子との間に介挿される抵
抗３３と、インバータ３４からなる切換回路３５
とを備えたものであり、切換入力端子３６に供給
される選択信号に応じて切換回路３５が第１、第
２のアナログゲート２９ａ，２９ｂのいずれか一
方を導通させて時定数Rt1・Ctで発振させたり、
時定数Rt2・Ctで発振させたりして発振周波数を
切換えるようになつている。
しかしながらこの発振回路は、抵抗、コンデン
サの一方を切換えるだけなので、大幅に周波数を
切換えることができない。このため、大幅な周波
数切換えを必要とするときには抵抗およびコンデ
ンサの両方を切換えるようにしている。
サの一方を切換えるだけなので、大幅に周波数を
切換えることができない。このため、大幅な周波
数切換えを必要とするときには抵抗およびコンデ
ンサの両方を切換えるようにしている。
第３図は抵抗およびコンデンサを両方とも切換
えるようにした発振回路の一例を示すものであ
る。この図に示す発振回路は一方の発振部３７ａ
を時定数Rt1・Ct1で発振させるとともに、他方
の発振部３７ｂを時定数Rt2・Ct2で発振させ、
これらの各発振部３７ａ，３７ｂで得られた各周
波数信号のいずれか一方を切換回路３８で選択し
て出力するものであり、切換入力端子３９に
“０”信号を供給すれば発振部３７ａの周波数信
号が出力され、また切換入力端子３９に“１”信
号を供給すれば発振部３７ｂの周波数信号が出力
される。
えるようにした発振回路の一例を示すものであ
る。この図に示す発振回路は一方の発振部３７ａ
を時定数Rt1・Ct1で発振させるとともに、他方
の発振部３７ｂを時定数Rt2・Ct2で発振させ、
これらの各発振部３７ａ，３７ｂで得られた各周
波数信号のいずれか一方を切換回路３８で選択し
て出力するものであり、切換入力端子３９に
“０”信号を供給すれば発振部３７ａの周波数信
号が出力され、また切換入力端子３９に“１”信
号を供給すれば発振部３７ｂの周波数信号が出力
される。
しかしこの発振回路では、２組の発振部３７
ａ，３７ｂを必要とするため、ゲートIC（集積回
路）の使用数が多く、また基板面積も２組分だけ
必要とし、省コスト、省スペースという点から好
ましいものではなかつた。
ａ，３７ｂを必要とするため、ゲートIC（集積回
路）の使用数が多く、また基板面積も２組分だけ
必要とし、省コスト、省スペースという点から好
ましいものではなかつた。
＜考案の目的＞
この考案は上記の事情に鑑み、抵抗、コンデン
サの両方を切換えることによつて大幅な周波数切
換えを行なうことができるとともに、回路の省コ
スト化、省スペース化を計ることができる発振回
路を提供することを目的としている。
サの両方を切換えることによつて大幅な周波数切
換えを行なうことができるとともに、回路の省コ
スト化、省スペース化を計ることができる発振回
路を提供することを目的としている。
＜考案の構成と効果＞
この目的を達成するためこの考案による発振回
路は、入力信号を反転するインバータと、該イン
バータの入出力端子間に並列接続される第１ない
し第ｎのCR直列回路と、選択信号に基づいて前
記第１ないし第ｎのCR直列回路の各出力のいず
れか１つを選択するとともに、この選択した出力
を予め決められた電圧でコンパレートして前記イ
ンバータの入力端子に供給する切換え回路とを備
えて、該切換え回路に前記第１ないし第ｎのCR
直列回路の抵抗とコンデンサとの接続点がフイー
ドバツクされていることを特徴とするものであ
る。
路は、入力信号を反転するインバータと、該イン
バータの入出力端子間に並列接続される第１ない
し第ｎのCR直列回路と、選択信号に基づいて前
記第１ないし第ｎのCR直列回路の各出力のいず
れか１つを選択するとともに、この選択した出力
を予め決められた電圧でコンパレートして前記イ
ンバータの入力端子に供給する切換え回路とを備
えて、該切換え回路に前記第１ないし第ｎのCR
直列回路の抵抗とコンデンサとの接続点がフイー
ドバツクされていることを特徴とするものであ
る。
このような構成によつてこの発振回路では抵抗
およびコンデンサの両方を切換えて大幅な周波数
切換えを行なうことができ、またインバータおよ
び切換回路を共用化しているので、２組の発振部
の出力を選択する従来の発振回路に比べてゲート
ICの使用数や基板面積を少なくすることができ
る。
およびコンデンサの両方を切換えて大幅な周波数
切換えを行なうことができ、またインバータおよ
び切換回路を共用化しているので、２組の発振部
の出力を選択する従来の発振回路に比べてゲート
ICの使用数や基板面積を少なくすることができ
る。
＜実施例の説明＞
第１図はこの考案による発振回路の一実施例を
示すものである。この図において、１はインバー
タであり、このインバータ１の入出力端子間には
第１、第２のCR直列回路２，３が並列に介挿さ
れている。
示すものである。この図において、１はインバー
タであり、このインバータ１の入出力端子間には
第１、第２のCR直列回路２，３が並列に介挿さ
れている。
第１のCR直列回路２は、第１コンデンサ４
（値はCt1）と第１抵抗５（値はRt1）とが直列に
接続されたものであり、これら第１コンデンサ
４、第１抵抗５の接続点６は保護用の抵抗７を介
して切換回路８の第１入力端子８ａに接続され
て、切換回路８に前記第１のCR直列回路２の第
１コンデンサ４と第１抵抗５との接続点６がフイ
ードバツクされて発振回路を構成している。
（値はCt1）と第１抵抗５（値はRt1）とが直列に
接続されたものであり、これら第１コンデンサ
４、第１抵抗５の接続点６は保護用の抵抗７を介
して切換回路８の第１入力端子８ａに接続され
て、切換回路８に前記第１のCR直列回路２の第
１コンデンサ４と第１抵抗５との接続点６がフイ
ードバツクされて発振回路を構成している。
また、第２のCR直列回路３は第２コンデンサ
９（値はCt2）と第２抵抗１０（値はRt2）とが
直列に接続されたものであり、これらの接続点１
１は保護用の抵抗１２を介して切換回路８の第２
入力端子８ｂに接続されて、切換回路８に前記第
２のCR直列回路３の第２コンデンサ９と第２抵
抗１０との接続点１１がフイードバツクされて発
振回路を構成している。
９（値はCt2）と第２抵抗１０（値はRt2）とが
直列に接続されたものであり、これらの接続点１
１は保護用の抵抗１２を介して切換回路８の第２
入力端子８ｂに接続されて、切換回路８に前記第
２のCR直列回路３の第２コンデンサ９と第２抵
抗１０との接続点１１がフイードバツクされて発
振回路を構成している。
切換回路８はインバータ１３と、アンドゲート
１４，１５と、オアゲート１６とから構成される
ものであり、切換入力端子１７に“０”信号（選
択信号）が印加されたときにはアンドゲート１４
を開状態にして第１入力端子８ａに供給されてい
る信号の電圧がアンドゲート１４のスレツシユホ
ールドレベルＳ／Ｈ以上となつたときにアンドゲ
ート４から“１”信号を出力させてこれをオアゲ
ート１６から出力させ、また切換入力端子１７に
“１”信号（選択信号）が印加されたときにはア
ンドゲート１５を開状態にして第２入力端子８ｂ
に供給されている信号の電圧がアンドゲート１５
のスレツシユホールドレベルＳ／Ｈ以上となつた
ときに、アンドゲート５から“１”信号を出力さ
せてこれをオアゲート１６から出力させる。
１４，１５と、オアゲート１６とから構成される
ものであり、切換入力端子１７に“０”信号（選
択信号）が印加されたときにはアンドゲート１４
を開状態にして第１入力端子８ａに供給されてい
る信号の電圧がアンドゲート１４のスレツシユホ
ールドレベルＳ／Ｈ以上となつたときにアンドゲ
ート４から“１”信号を出力させてこれをオアゲ
ート１６から出力させ、また切換入力端子１７に
“１”信号（選択信号）が印加されたときにはア
ンドゲート１５を開状態にして第２入力端子８ｂ
に供給されている信号の電圧がアンドゲート１５
のスレツシユホールドレベルＳ／Ｈ以上となつた
ときに、アンドゲート５から“１”信号を出力さ
せてこれをオアゲート１６から出力させる。
したがつて、今切換入力端子１７に“０”信号
が印加されていれば、アンドゲート１４のみが開
状態になつている。この状態で、第１入力端子８
ａに供給されている信号の値がスレツシユホール
ドレベルＳ／Ｈ以下であれば、切換回路８は
“０”信号を出力し、これによつてインバータ１
が“１”信号を出力しているので、第１のCR直
列回路２には矢印１８方向の電流が流れ、接続点
６の電圧が徐徐に上昇している。そしてこの接続
点６の電圧がスレツシユホールドレベルＳ／Ｈ以
上になれば、アンドゲート１４が“１”信号を出
力し、インバータ１の入力端子を“１”レベルに
し、これに応じてインバータ１の出力端子が
“０”レベルになるから、接続点６の電圧はオア
ゲート１６の出力電圧＋Ｖにスレツシユホールド
電圧Ｓ／Ｈを加えたもの（Ｖ＋Ｓ／Ｈ）となり、
今度は矢印１８と逆方向に電流が流れる。これに
よつて、接続点６の電圧は徐々に低下する。次い
で、接続点６の電圧が再びスレツシユホールドレ
ベルＳ／Ｈ以下となれば、切換回路８が“０”信
号を出力するから接続点６の電圧はスレツシユホ
ールド電圧Ｓ／Ｈからオアゲート１６の出力電圧
＋Ｖを引いた値（Ｓ／Ｈ−Ｖ）まで下がり、再び
第１のCR直列回路２に矢印１８方向の電流が流
れ始じめる。以下上述した動作がくり返されて出
力端子２０から時定数Rt1・Ct1の周波数信号が
出力される。
が印加されていれば、アンドゲート１４のみが開
状態になつている。この状態で、第１入力端子８
ａに供給されている信号の値がスレツシユホール
ドレベルＳ／Ｈ以下であれば、切換回路８は
“０”信号を出力し、これによつてインバータ１
が“１”信号を出力しているので、第１のCR直
列回路２には矢印１８方向の電流が流れ、接続点
６の電圧が徐徐に上昇している。そしてこの接続
点６の電圧がスレツシユホールドレベルＳ／Ｈ以
上になれば、アンドゲート１４が“１”信号を出
力し、インバータ１の入力端子を“１”レベルに
し、これに応じてインバータ１の出力端子が
“０”レベルになるから、接続点６の電圧はオア
ゲート１６の出力電圧＋Ｖにスレツシユホールド
電圧Ｓ／Ｈを加えたもの（Ｖ＋Ｓ／Ｈ）となり、
今度は矢印１８と逆方向に電流が流れる。これに
よつて、接続点６の電圧は徐々に低下する。次い
で、接続点６の電圧が再びスレツシユホールドレ
ベルＳ／Ｈ以下となれば、切換回路８が“０”信
号を出力するから接続点６の電圧はスレツシユホ
ールド電圧Ｓ／Ｈからオアゲート１６の出力電圧
＋Ｖを引いた値（Ｓ／Ｈ−Ｖ）まで下がり、再び
第１のCR直列回路２に矢印１８方向の電流が流
れ始じめる。以下上述した動作がくり返されて出
力端子２０から時定数Rt1・Ct1の周波数信号が
出力される。
また切換入力端子１７に“１”信号が印加され
れば、切換回路８のアンドゲート１５が開状態に
なるので、第２のCR直列回路３の時定数Rt2・
Ct2で発振し、これによつて得られた周波数信号
が出力端子２０から出力される。
れば、切換回路８のアンドゲート１５が開状態に
なるので、第２のCR直列回路３の時定数Rt2・
Ct2で発振し、これによつて得られた周波数信号
が出力端子２０から出力される。
このようにこの実施例では、切換入力端子１７
に印加する電圧で時定数Rt1・Ct1、時定数Rt2・
Ct2のいずれか一方を選択し、出力端子２０から
出力される信号の周波数を切換えることができ
る。
に印加する電圧で時定数Rt1・Ct1、時定数Rt2・
Ct2のいずれか一方を選択し、出力端子２０から
出力される信号の周波数を切換えることができ
る。
第１図はこの考案による発振回路の一実施例を
示す図、第２図はアナログスイツチで抵抗のみを
切換えて発振周波数を切換える従来の発振回路の
一例を示す図、第３図は２組の発振部を持つ従来
の発振回路の一例を示す図である。 １……インバータ、２……第１のCR直列回路、
３……第２のCR直列回路、４……第１コンデン
サ、５……第１抵抗、６……第１コンデンサ４と
第１抵抗５との接続点、７，１２……保護用の抵
抗、８……切換回路、９……第２コンデンサ、１
０……第２抵抗、１１……第２コンデンサ９と第
２抵抗１０との接続点、１７……切換入力端子。
示す図、第２図はアナログスイツチで抵抗のみを
切換えて発振周波数を切換える従来の発振回路の
一例を示す図、第３図は２組の発振部を持つ従来
の発振回路の一例を示す図である。 １……インバータ、２……第１のCR直列回路、
３……第２のCR直列回路、４……第１コンデン
サ、５……第１抵抗、６……第１コンデンサ４と
第１抵抗５との接続点、７，１２……保護用の抵
抗、８……切換回路、９……第２コンデンサ、１
０……第２抵抗、１１……第２コンデンサ９と第
２抵抗１０との接続点、１７……切換入力端子。
Claims (1)
- 入力信号を反転するインバータと、該インバー
タの入出力端子間に並列接続される第１ないし第
ｎのCR直列回路と、選択信号に基づいて前記第
１ないし第ｎのCR直列回路の各出力のいずれか
１つを選択するとともに、この選択した出力を予
め決められた電圧でコンパレートして前記インバ
ータの入力端子に供給する切換え回路とを備え、
該切換え回路に前記第１ないし第ｎのCR直列回
路の抵抗とコンデンサとの接続点がフイードバツ
クされていることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984167286U JPH0332114Y2 (ja) | 1984-11-02 | 1984-11-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984167286U JPH0332114Y2 (ja) | 1984-11-02 | 1984-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6183336U JPS6183336U (ja) | 1986-06-02 |
| JPH0332114Y2 true JPH0332114Y2 (ja) | 1991-07-08 |
Family
ID=30725087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984167286U Expired JPH0332114Y2 (ja) | 1984-11-02 | 1984-11-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332114Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5782880B2 (ja) * | 2011-07-13 | 2015-09-24 | セイコーエプソン株式会社 | 抵抗周波数変換回路及び電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739616A (en) * | 1980-08-21 | 1982-03-04 | Toshiba Corp | Tristate gate type oscillation circuit |
-
1984
- 1984-11-02 JP JP1984167286U patent/JPH0332114Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739616A (en) * | 1980-08-21 | 1982-03-04 | Toshiba Corp | Tristate gate type oscillation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6183336U (ja) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891609A (en) | Ring oscillator | |
| KR940009399B1 (ko) | d.c.차단 캐패시터 회로 및 직접 변환 수신기 | |
| US4723114A (en) | Method and circuit for trimming the frequency of an oscillator | |
| JPH0332114Y2 (ja) | ||
| JPH04165809A (ja) | リングオシレータ | |
| JPH0155762B2 (ja) | ||
| WO1997041603A1 (en) | Current controlled oscillator with voltage independent capacitance | |
| JPS6133013A (ja) | リング発振器 | |
| JPH022390B2 (ja) | ||
| JP2741116B2 (ja) | メンバーシップ関数発生回路 | |
| JPS59191632A (ja) | マイクロコンピユ−タ | |
| JPS6010920A (ja) | 相補形半導体集積回路 | |
| JPS6150420A (ja) | Ｇｔｏサイリスタのゲ−ト回路 | |
| JPH0918233A (ja) | Ｃｒ発振回路 | |
| JPS58103221A (ja) | 可変発振器 | |
| JPH049615Y2 (ja) | ||
| JPS634431B2 (ja) | ||
| JPH0448005Y2 (ja) | ||
| JPH033000Y2 (ja) | ||
| JPH0378004B2 (ja) | ||
| KR920003802Y1 (ko) | 주파수 더블러 회로 | |
| JPS63294012A (ja) | ヒステリシス回路 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH04219011A (ja) | 半導体集積回路における発振回路 | |
| JPH03195109A (ja) | 差動増幅回路 |