KR920003802Y1

KR920003802Y1 - 주파수 더블러 회로

Info

Publication number: KR920003802Y1
Application number: KR2019890019201U
Authority: KR
Inventors: 오창석
Original assignee: 삼성전관 주식회사; 김정배
Priority date: 1989-12-18
Filing date: 1989-12-18
Publication date: 1992-06-10
Also published as: KR910013226U

Abstract

내용 없음.

Description

주파수 더블러 회로

제1도는 이 고안의 실시예에 따른 주파수 더블러 회로의 상세 회로도이고,

제2도는 제1도의 주요부분에 대한 파형도이고,

제3도는 종래의 주파수 더블러 회로의 상세 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

OC1-OC4 : 발진회로 C1-4C2 : 콘덴서

VR1-VR4 : 가변저항 X-OR : 익스크루시브 오아게이트

이 고안은 주파수 더블러(doubler)회로에 관한 것으로서, 더욱 상세하게 말하자면 샘플링(sampling)을 하기 위해 발진한 주파수보다 높은 주파수를 얻기 위한 주파수 더블러 회로에 관한 것이다.

일반적으로 발진 주파수보다 높은 주파수를 필요로할 때는 발진회로를 변경시켜야 하는데 발진 주파수가 높아질수록 발진회로를 구성하기에 어려워 믹서 등을 이용하여 주파수를 2배로 하는 방법을 많이 사용하였다.

이러한 종래의 기술 가운데 하나로서 대한민국 실용신안등록출원 공고번호 제89-6241호(출원일자 : 서기 1986년 9월 5일)의 "믹서를 이용한 주파수 더블러 회로"가 제시된 바 있다.

제3도는 상기한 실용신안등록출원 공고번호 제89-6241호의 "믹서를 이용한 주파수 더블러 회로"를 나타낸 것으로서, 인가되는 주파수(fin)가 버퍼 분배기(DV)를 통하여 F1=F2=fin이 되도록 분대된 후 믹서(MX)에 인가되게 구성한다.

이때 믹서(MX)는 인가되는 주파수(F1), (F2)성분을 합성시키는 것으로 출력측에는 합과 차의 주파수(F1+F2), (F1-F2)가 출력되게 구성되어 있다.

그리고 믹서(MX)는 인가되는 주파수(F1), (F2)성분을 합성시키는 것으로 출력측에는 합과 차의 주파수(F1+F2), (F1-F2)가 출력되게 구성되어 있다.

그리고 믹서(MX)의 출력 주파수는 코일(L1)과 저항(R1), (R2)을 통하여 트랜지스터(Q1)의 베이스에 인가 되며 트랜지스터(Q1)의 이미터에는 부전원(B-)이 저항(R3)을 통하여 인가됨과 동시에 바이 패스용 콘덴서(C3)와 저항(R4)을 연결 구성하고, 트랜지스터(Q1)의 컬렉터 측에는 하모닉(harmonic) 주파수 제거용 코일(L2)과 컨덴서(C4)를 통하여 제어부(5)를 연결 구성함과 동시에 출력부(10)를 연결 구성한다.

제어부(5)는 TTL "온-오프" 신호가 저항(R5), (R6)을 통하여 다이오드(D1), (D2)가 연경된 트랜지스터(Q2)의 베이스에 인가되게 연결하고, 트랜지스터(Q2)의 이미터 측에는 전원(B⁺)이 인가되면 트랜지스터(Q2)의 컬렉터 측에는 평활용 코일(L3)을 통하여 트랜지스터(Q1)의 컬렉터에 인가되도록 구성한다.

또한 출력부(10)는 트랜지스터(Q1)의 컬렉터에 컨덴서(C1), (C2)를 연결하여 다수의 출력단을 구성하되 트랜지스터(Q1)가 포화상태에서 동작되므로 다수의 출력단을 연결할 수 있는 것이다.

이때 제어부(5)는 트랜지스터(Q1)의 동작을 "온-오프"시켜 주도록 제어할 수 있게 구성되었으며 제어부(5)의 다이오드(D1), (D2)는 TTL "온-오프"신호가 주파수 더블러에 영향을 미치지 않도록 구성한 것이다.

이와 같이 구성된 종래의 "믹서를 이용한 주파수 더블러 회로"에 기존 발진회로의 주파수가 인가되면 입력주파수의 2배 주파수가 다수의 출력으로 출력되게 한 것이다.

그러나, 상기한 바와 같이 믹서를 이용하여 기존 주파수를 2배 주파수가 되도록 한 회로는 너무 복잡하여 제작하기가 어렵고 믹서시 발생되는 고주파 및 차주파수 처리 등의 관계가 매우 복잡한 문제가 있었다.

이 고안은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 이 고안의 목적은 예를 들어 해상도를 높이기 위해 샘플링 주파수를 발진 주파수 보다 높게 하기 위한 회로에서 발진 주파수를 변환시키지 않고 2배희 주파수를 얻기 위함과 높은 샘플링 주파수가 필요할시 발진회로의 안정성을 위하여 샘플링 주파수를 1/2로 발진시켜 이를 2배 증가시키므로써 필요한 샘플링 주파수를 얻기 위한 주파수 더블러 회로를 제공하는 데 있다.

상기한 바와 같은 목적을 달성하기 위한 이 고안의 구성은, 입력주파수 신호의 상승부분(rising edge)에서 입력신호의 1/2 펄스폭을 갖는 펄스를 발생시키는 제1발진회로와; 입력주파수 신호의 하강부분(falling dege)에서 입력신호의 1/2 펄스폭을 갖는 펄스를 발생시키는 제3발진회로와; 제1발진회로에 연결되어 제1발진회로의 출력신호의 하강부분에서 입력신호와 같은 펄스폭을 갖는 펄스를 발생시키는 제2발진회로와; 제3발진회로에 연결되에 제3발진회로의 출력신호의 하강부분에서 입력신호와 같은 펄스폭을 갖는 펄스를 발생시키는 제4발진회로와; 제2, 제4발진회로의 출력신호를 논리적으로 익스크루시브 오아(exclusive-OR)시키는 수단으로 이루어진다.

이하, 이 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 이 고안의 실시예에 따른 주파수 더블러 회로의 상세 회로도이다. 제1도에 도시되어 있듯이 이 고안의 실시예에 따른 주파수 더블러 회로는, 입력주파수 신호선(fin)이 제1 발진회로(OC1)의 입력단(B)과 제3발진회로(OC3)의 입력단(A)에 인가되도록 연결되고, 제1발진회로(OC1)의 출력단(Q)은 제2발진회로(OC2)의 입력단(A)에 연결되며, 제3발진회로(OC3)의 출력단(Q)은 제4 발진회로(OC4)의 입력단(A)에 연결되고, 제2, 제4발진회로(OC2, OC4)의 출력단(Q)은 익스크루시브 오아 게이트(X-OR)의 입력단에 각각 연결된다.

또한 외부전원(B⁺)은 제2, 제4 발진회로(OC2, OC4)의 입력단(B)에 각각 인가되도록 연결하고, 동시에 가변저항(VR∼VR4)과 제1∼제4발진회로(OC1∼OC4)의 입력단자(T1)에 각각 연결된 컨덴서(C1∼C4)를 통해 제1∼제4발진회로(OC1∼OC4)의 입력단자(T1, T2)에 각각 인가되도록 연결하여 구성된다.

이 고안의 실시예에서는 제1∼제4 발진회로(OC1∼OC4)로서 단안정 멀티바이브레이터(monostable multivibrator)를 사용하고 있으나 이 고안의 기술적 범위는 여기에 한정되지 않는다.

상기와 같이 구성된 이 고안의 실시예에 따른 주파수 더블러 회로의 동작을 제2도에 도시한 파형도를 참조하여 상세히 설명한다.

제2a도에 도시한 입력주파수 신호(Fin)가 제1발진회로(OC1)의 입력단(B)에 인가되면 출력단(Q)은 RC회로, 즉 가변저항(VR1)과 컨덴서(C1)의 시정수에 의해 입력된 펄스(제2a도)의 상승부분에서 펄스폭(Tw=0.7×VR1×C1)을 결정하여 제2b도와 같은 펄스가 출력된다.

이 때 펄스폭은 가변저항(VR1)을 조정하여 입력된 펄스폭의 1/2이 되도록 조정한다.

또한, 제3발진회로(OC3)의 입력단(A)에 인가된 입력주파수 신호(제2a도)는 펄스의 하강부분에서 입력펄스폭의 1/2이 되는 펄스폭(Tw=0.7×VR3×C3)을 갖도록 가변저항(VR3)을 조정하면 제2c도)에 도시한 바와 같은 펄스가 출력된다.

제2b도에 도시한 바와 같은 제1발진회로(OC1)의 출력(Q)은 제2발진회로(OC2)의 입력단(A)에 인가되면 펄스의 하강부분에서 펄스폭(Tw=0.7×VR2×C2)을 갖는 펄스가 출력단(Q)을 통해 제2c도와 같은 펄스가 출력된다.

또한, 제3발진회로(OC3)에서 출력된 제2c도와 같은 펄스가 제4발진회로(OC4)의 입력단(A)을 통해 입력되면 입력펄스(제2c도의 하강부분에서 (Tw=0.7×VR2×C4)와 같은 펄스폭으로 제2e도와 같은 펄스가 출력된다.

이때 제1∼제4 발진회로(OC1∼OC4)의 펄스폭을 결정하는 Tw는 모두 같은 시정수로 입력 펄스폭의 1/2로 선택한다.

또한, 제1∼제4 발진회로(OC1∼OC4)의 출력은 입력단(A)을 통해 입력되면 하강부분에서 펄스가 발생되고, 입력(B)을 통해 입력되면 상승부분에서 펄스가 발생된다.

상기한 제2, 제4발진회로(OC2, OC4)의 출력은 익스크루시브 오아게이트(X-OR)에 각각 인가되면 익스크루시브 오아게이트(X-OR)의 출력은 입력주파수의 2배가 된다.

즉 익스크루시브 오아 게이트(X-OR)는 입력이 같을 때는 출력이 로우레벨이 되고, 입력이 서로 다를 때는 하이레벨이 되므로 제2e도와 제2f도)의 펄스를 갖는 신호가 익스크루시브 오아게이트(X-OR)에 인가되면 입력 주파수의 반주기마다 출력 레벨이 변화되어 익스크루시브 오아게이트(X-OR)의 출력은 입력주파수의 2배가 된다.

상기한 바와 같이 이 고안에 의하면, 필요한 주파수보다 발진주파수를 낮게 발진시켜 발진회로가 안정되고, 기존의 주파수 더블러회로에서 사용하는 믹서방식의 결함인 차주파수 및 고주파 발생을 방지하였으며, 회로를 간단하게 구성하여 제작하기가 쉽고, 원가절감의 효과가 있다.

Claims

입력주파수 신호(fin)의 상승부분에서 입력신호의 1/2 펄스폭을 갖는 펄스를 발생시키는 제1발진회로(OC1)와; 입력주파수 신호(fin)의 하강부분에서 입력신호의 1/2 펄스폭을 갖는 펄스를 발생시키는 제3발진회로(OC3); 제1발진회로(OC1) 에 연결되어 제1발진회로(OC1)의 출력신호의 하강부분에서 입력신호와 같은 펄스폭을 갖는 펄스를 발생시키는 제2발진회로(OC2)와; 제3발진회로(OC3)에 연결되어 제3발진회로(OC3)의 출력신호의 하강부분에서 입력신호와 같은 펄스폭을 갖는 펄스를 발생시키는 제4발진회로(OC4)와; 제2, 제4 발진회로(OC2, OC4)의 출력신호를 논리적으로 익스크루시브 오아시키는 수단(X-OR)으로 이루어지는 것을 특징으로 하는 주파수 더블러 회로.