JPH08107337A - 周波数３倍回路 - Google Patents
周波数３倍回路Info
- Publication number
- JPH08107337A JPH08107337A JP24250494A JP24250494A JPH08107337A JP H08107337 A JPH08107337 A JP H08107337A JP 24250494 A JP24250494 A JP 24250494A JP 24250494 A JP24250494 A JP 24250494A JP H08107337 A JPH08107337 A JP H08107337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 高い周波数で使用することができるととも
に、出力に正しいデューティ比が５０％の信号を得るこ
とができる周波数３倍回路を提供する。 【構成】 周波数３倍回路において、入力信号が印加さ
れる第１の遅延回路ＤＬ１と、この第１の遅延回路ＤＬ
１に直列に接続される第２の遅延回路ＤＬ２と、この第
２の遅延回路ＤＬ２の入力信号とこの第２の遅延回路Ｄ
Ｌ２の出力信号とが印加される第１のエクスクルシブオ
アゲートＩＣ１と、この第１のエクスクルシブオアゲー
トＩＣ１の出力信号と前記入力信号が印加される第２の
エクスクルシブオアゲートＩＣ２とを有する。
に、出力に正しいデューティ比が５０％の信号を得るこ
とができる周波数３倍回路を提供する。 【構成】 周波数３倍回路において、入力信号が印加さ
れる第１の遅延回路ＤＬ１と、この第１の遅延回路ＤＬ
１に直列に接続される第２の遅延回路ＤＬ２と、この第
２の遅延回路ＤＬ２の入力信号とこの第２の遅延回路Ｄ
Ｌ２の出力信号とが印加される第１のエクスクルシブオ
アゲートＩＣ１と、この第１のエクスクルシブオアゲー
トＩＣ１の出力信号と前記入力信号が印加される第２の
エクスクルシブオアゲートＩＣ２とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、矩形波の入力信号の周
波数を３倍に高めて出力する周波数３倍回路に関するも
のである。
波数を３倍に高めて出力する周波数３倍回路に関するも
のである。
【０００２】
【従来の技術】従来、このような周波数３倍回路として
は、以下に示すようなものがあった。図６はかかる従来
の周波数３倍回路の回路図、図７は図６の周波数３倍回
路の各部の信号波形を示す図である。図６において、Ｉ
Ｎは入力端子、Ｒ２１，Ｒ２２及びＲ２３は抵抗、Ｃ２
１，Ｃ２２及びＣ２３はコンデンサ、ＩＣ２１及びＩＣ
２４はエクスクルシブオアゲート（以下、ＥＸＯＲと略
す）、ＩＣ２２及びＩＣ２３はモノステーブルマルチバ
イブレータ（以下、ＭＭと略す）を示す。
は、以下に示すようなものがあった。図６はかかる従来
の周波数３倍回路の回路図、図７は図６の周波数３倍回
路の各部の信号波形を示す図である。図６において、Ｉ
Ｎは入力端子、Ｒ２１，Ｒ２２及びＲ２３は抵抗、Ｃ２
１，Ｃ２２及びＣ２３はコンデンサ、ＩＣ２１及びＩＣ
２４はエクスクルシブオアゲート（以下、ＥＸＯＲと略
す）、ＩＣ２２及びＩＣ２３はモノステーブルマルチバ
イブレータ（以下、ＭＭと略す）を示す。
【０００３】この周波数３倍回路の動作について、図７
を用いて説明する。入力端子ＩＮのａ点に、図７（ａ）
に示すような信号波形が入力されると、図６のｋ点の信
号波形は、図７（ｂ）に示すような抵抗Ｒ２１とコンデ
ンサＣ２１による充電と放電が繰り返される信号とな
る。これにより、ＥＸＯＲＩＣ２１出力であるｍ点の信
号は、図７（ｃ）に示すような波形となる。ＭＭＩＣ２
２では信号が入力されると、抵抗Ｒ２２とコンデンサＣ
２２で定まるパルスが作られ、図６のｎ点の信号は、図
７（ｄ）に示すような波形となる。このパルス幅ｔ２２
は図６の入力ａ点のパルス幅ｔ１の１／３になるように
設定する。
を用いて説明する。入力端子ＩＮのａ点に、図７（ａ）
に示すような信号波形が入力されると、図６のｋ点の信
号波形は、図７（ｂ）に示すような抵抗Ｒ２１とコンデ
ンサＣ２１による充電と放電が繰り返される信号とな
る。これにより、ＥＸＯＲＩＣ２１出力であるｍ点の信
号は、図７（ｃ）に示すような波形となる。ＭＭＩＣ２
２では信号が入力されると、抵抗Ｒ２２とコンデンサＣ
２２で定まるパルスが作られ、図６のｎ点の信号は、図
７（ｄ）に示すような波形となる。このパルス幅ｔ２２
は図６の入力ａ点のパルス幅ｔ１の１／３になるように
設定する。
【０００４】ＭＭＩＣ２３はＭＭＩＣ２２からの信号を
受け、抵抗Ｒ２３とコンデンサＣ２３で定まるパルスが
作られ、図６のｏ点の信号は図７（ｅ）に示すような波
形となる。このパルス幅ｔ２３は図６の入力ａ点のパル
ス幅ｔ１の１／３になるように設定する。ＩＣ２４で
は、入力ＩＮ信号とＩＣ２３のＱ出力信号のＥＸＯＲが
取られ、その出力信号ｐは、図７（ｆ）に示すような波
形となり、ＯＵＴ出力端子に信号が出力される。
受け、抵抗Ｒ２３とコンデンサＣ２３で定まるパルスが
作られ、図６のｏ点の信号は図７（ｅ）に示すような波
形となる。このパルス幅ｔ２３は図６の入力ａ点のパル
ス幅ｔ１の１／３になるように設定する。ＩＣ２４で
は、入力ＩＮ信号とＩＣ２３のＱ出力信号のＥＸＯＲが
取られ、その出力信号ｐは、図７（ｆ）に示すような波
形となり、ＯＵＴ出力端子に信号が出力される。
【０００５】このようにして、入力信号周波数の３倍の
周波数の出力信号が得られる。
周波数の出力信号が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
周波数３倍回路の場合、入力信号周波数が高くなると、
ＭＭＩＣの動作速度があまり高速でないため、高い周波
数では使用できない。また、動作速度の限界付近では、
ＭＭＩＣの個々のばらつきでパルス幅が違うほか、温度
変化でパルス幅が変化するため、出力に正しいデューテ
ィ比が５０％の信号が得られないという欠点があった。
周波数３倍回路の場合、入力信号周波数が高くなると、
ＭＭＩＣの動作速度があまり高速でないため、高い周波
数では使用できない。また、動作速度の限界付近では、
ＭＭＩＣの個々のばらつきでパルス幅が違うほか、温度
変化でパルス幅が変化するため、出力に正しいデューテ
ィ比が５０％の信号が得られないという欠点があった。
【０００７】本発明は、上記問題点を除去し、高い周波
数で使用することができるとともに出力に正しいデュー
ティ比が５０％の信号を得ることができる周波数３倍回
路を提供することを目的とする。
数で使用することができるとともに出力に正しいデュー
ティ比が５０％の信号を得ることができる周波数３倍回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）周波数３倍回路において、入力信号が印加される
第１の遅延回路と、この第１の遅延回路に直列に接続さ
れる第２の遅延回路と、この第２の遅延回路の入力信号
とこの第２の遅延回路の出力信号とが印加される第１の
エクスクルシブオアゲートと、この第１のエクスクルシ
ブオアゲートの出力信号と前記入力信号が印加される第
２のエクスクルシブオアゲートとを有する。
成するために、 （１）周波数３倍回路において、入力信号が印加される
第１の遅延回路と、この第１の遅延回路に直列に接続さ
れる第２の遅延回路と、この第２の遅延回路の入力信号
とこの第２の遅延回路の出力信号とが印加される第１の
エクスクルシブオアゲートと、この第１のエクスクルシ
ブオアゲートの出力信号と前記入力信号が印加される第
２のエクスクルシブオアゲートとを有する。
【０００９】（２）周波数３倍回路において、入力信号
が印加される第１の遅延回路と、この第１の遅延回路に
直列に接続される第２の遅延回路と、この第２の遅延回
路の入力信号とこの第２の遅延回路の出力信号とが印加
される第１のエクスクルシブオアゲートと、この第１の
エクスクルシブオアゲートの出力信号と前記入力信号が
印加される第２のエクスクルシブオアゲートと、この第
２のエクスクルシブオアゲートの出力信号が印加される
ローパスフィルタ回路と、このローパスフィルタ回路の
後段に設けられるレベル比較器とを有する。
が印加される第１の遅延回路と、この第１の遅延回路に
直列に接続される第２の遅延回路と、この第２の遅延回
路の入力信号とこの第２の遅延回路の出力信号とが印加
される第１のエクスクルシブオアゲートと、この第１の
エクスクルシブオアゲートの出力信号と前記入力信号が
印加される第２のエクスクルシブオアゲートと、この第
２のエクスクルシブオアゲートの出力信号が印加される
ローパスフィルタ回路と、このローパスフィルタ回路の
後段に設けられるレベル比較器とを有する。
【００１０】（３）上記（１）又は（２）記載の周波数
３倍回路において、前記遅延回路は第１のコイルと第２
のコイルの直列回路と、この第１のコイルと第２のコイ
ルの接続点に接続され、他端がアースされるコンデンサ
からなる。
３倍回路において、前記遅延回路は第１のコイルと第２
のコイルの直列回路と、この第１のコイルと第２のコイ
ルの接続点に接続され、他端がアースされるコンデンサ
からなる。
【００１１】
【作用】本発明によれば、 （１）上記（１）記載の周波数３倍回路によれば、一般
的なコイルとコンデンサを利用した遅延回路と単純なゲ
ート回路を使用するだけで、高い周波数でも安定に動作
する優れた周波数３倍回路が実現できる。
的なコイルとコンデンサを利用した遅延回路と単純なゲ
ート回路を使用するだけで、高い周波数でも安定に動作
する優れた周波数３倍回路が実現できる。
【００１２】（２）上記（２）記載の周波数３倍回路に
よれば、上記〔１）の第２のエクスクルシブオアゲート
の後に、ローパスフィルタ回路とレベル比較器を追加し
たことにより、遅延回路の遅延時間が、設定しようとし
た時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号を得ることが
できる。
よれば、上記〔１）の第２のエクスクルシブオアゲート
の後に、ローパスフィルタ回路とレベル比較器を追加し
たことにより、遅延回路の遅延時間が、設定しようとし
た時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号を得ることが
できる。
【００１３】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１実施例を示す
周波数３倍回路図、図２はその周波数３倍回路の遅延回
路の一例を示す図である。この図において、入力端子Ｉ
Ｎからの入力は、第１の遅延回路ＤＬ１の入力と、第２
のＥＸＯＲＩＣ２の片方の入力と接続され、第１の遅延
回路ＤＬ１の出力は第２の遅延回路ＤＬ２の入力及び第
１のＥＸＯＲＩＣ１の片方の入力と接続され、第２の遅
延回路ＤＬ２の出力は第１のＥＸＯＲＩＣ１のもう片方
の入力と接続され、第１のＥＸＯＲＩＣ１の出力は第２
のＥＸＯＲＩＣ２のもう片方の入力と接続され、第２の
ＥＸＯＲＩＣ２の出力はＯＵＴ出力端子と接続されてい
る。
がら詳細に説明する。図１は本発明の第１実施例を示す
周波数３倍回路図、図２はその周波数３倍回路の遅延回
路の一例を示す図である。この図において、入力端子Ｉ
Ｎからの入力は、第１の遅延回路ＤＬ１の入力と、第２
のＥＸＯＲＩＣ２の片方の入力と接続され、第１の遅延
回路ＤＬ１の出力は第２の遅延回路ＤＬ２の入力及び第
１のＥＸＯＲＩＣ１の片方の入力と接続され、第２の遅
延回路ＤＬ２の出力は第１のＥＸＯＲＩＣ１のもう片方
の入力と接続され、第１のＥＸＯＲＩＣ１の出力は第２
のＥＸＯＲＩＣ２のもう片方の入力と接続され、第２の
ＥＸＯＲＩＣ２の出力はＯＵＴ出力端子と接続されてい
る。
【００１４】この周波数３倍回路の動作について図３を
用いて説明する。入力端子ＩＮに、図３（ａ）に示すよ
うな入力信号（ａ点信号）が入力されると、第１の遅延
回路ＤＬ１の出力信号（ｂ点信号）が印加される点ｂ
は、図３（ｂ）に示すような波形となる。ここで、使用
されている遅延回路の回路例としては、図２に示すもの
が挙げられる。すなわち、第１のコイルＬ１と第２のコ
イルＬ２の直列回路と、その第１のコイルＬ１と第２の
コイルＬ２の接続点に接続され、他端がアースされるコ
ンデンサＣ１で構成されている。
用いて説明する。入力端子ＩＮに、図３（ａ）に示すよ
うな入力信号（ａ点信号）が入力されると、第１の遅延
回路ＤＬ１の出力信号（ｂ点信号）が印加される点ｂ
は、図３（ｂ）に示すような波形となる。ここで、使用
されている遅延回路の回路例としては、図２に示すもの
が挙げられる。すなわち、第１のコイルＬ１と第２のコ
イルＬ２の直列回路と、その第１のコイルＬ１と第２の
コイルＬ２の接続点に接続され、他端がアースされるコ
ンデンサＣ１で構成されている。
【００１５】また、第１の遅延回路ＤＬ１の遅延時間で
ある図３（ｂ）の遅延幅ｔ２は、図３（ａ）の入力信号
のパルス幅ｔ１の１／３に設定する。第１の遅延回路Ｄ
Ｌ１の出力を受け、第２の遅延回路ＤＬ２の出力信号が
印加されるｃ点は、図３（ｃ）に示すような波形とな
る。第２の遅延回路ＤＬ２の遅延時間である図３（ｃ）
の遅延幅ｔ３は、図３（ａ）の入力信号のパルス幅ｔ１
の１／３に設定する。第１の遅延回路ＤＬ１の出力信号
（ｂ点信号）と、第２の遅延回路ＤＬ２の出力信号（ｃ
点信号）とが入力される第１のＥＸＯＲＩＣ１の出力信
号（ｄ点信号）点は、図３（ｄ）に示すような波形とな
る。
ある図３（ｂ）の遅延幅ｔ２は、図３（ａ）の入力信号
のパルス幅ｔ１の１／３に設定する。第１の遅延回路Ｄ
Ｌ１の出力を受け、第２の遅延回路ＤＬ２の出力信号が
印加されるｃ点は、図３（ｃ）に示すような波形とな
る。第２の遅延回路ＤＬ２の遅延時間である図３（ｃ）
の遅延幅ｔ３は、図３（ａ）の入力信号のパルス幅ｔ１
の１／３に設定する。第１の遅延回路ＤＬ１の出力信号
（ｂ点信号）と、第２の遅延回路ＤＬ２の出力信号（ｃ
点信号）とが入力される第１のＥＸＯＲＩＣ１の出力信
号（ｄ点信号）点は、図３（ｄ）に示すような波形とな
る。
【００１６】更に、第１のＥＸＯＲＩＣ１の出力信号
（ｄ点信号）と、入力信号（ａ点信号）とが入力される
第２のＥＸＯＲＩＣ２の出力信号（ｅ点信号）は、図３
（ｅ）で示すような波形となり、これがＯＵＴ出力端子
に出力される。図３から明らかなように、このようにし
て入力信号周波数の３倍のデューティ５０％の出力信号
周波数が得られる。
（ｄ点信号）と、入力信号（ａ点信号）とが入力される
第２のＥＸＯＲＩＣ２の出力信号（ｅ点信号）は、図３
（ｅ）で示すような波形となり、これがＯＵＴ出力端子
に出力される。図３から明らかなように、このようにし
て入力信号周波数の３倍のデューティ５０％の出力信号
周波数が得られる。
【００１７】このように構成したので、第１実施例によ
れば、一般的なコイルとコンデンサを利用した遅延回路
と、単純なゲート回路を使用しているだけであるため、
高い周波数でも安定に動作する優れた周波数３倍回路が
実現できる。図４は本発明の第２実施例を示す周波数３
倍回路図である。この実施例は、第１実施例の出力に、
一転鎖線で囲んだ部分の回路を追加したものである。
れば、一般的なコイルとコンデンサを利用した遅延回路
と、単純なゲート回路を使用しているだけであるため、
高い周波数でも安定に動作する優れた周波数３倍回路が
実現できる。図４は本発明の第２実施例を示す周波数３
倍回路図である。この実施例は、第１実施例の出力に、
一転鎖線で囲んだ部分の回路を追加したものである。
【００１８】図に示すように、第２のＥＸＯＲＩＣ２の
出力は抵抗Ｒ１と接続され、抵抗Ｒ１のもう片方は、コ
ンデンサＣ２及びコンデンサＣ３と接続され、コンデン
サＣ２のもう片方はアースされている。また、コンデン
サＣ３のもう片方は、抵抗Ｒ２及びレベル比較器ＩＣ３
の＋入力端子と接続され、抵抗Ｒ２のもう片方は抵抗Ｒ
３、抵抗Ｒ４、コンデンサＣ４及びレベル比較器ＩＣ３
の−入力端子と接続され、抵抗Ｒ３のもう片方は、＋Ｖ
電源に接続され、抵抗Ｒ４のもう片方及びコンデンサＣ
４のもう片方はアースされている。そしてレベル比較器
ＩＣ３の出力はＯＵＴ出力端子と接続されている。
出力は抵抗Ｒ１と接続され、抵抗Ｒ１のもう片方は、コ
ンデンサＣ２及びコンデンサＣ３と接続され、コンデン
サＣ２のもう片方はアースされている。また、コンデン
サＣ３のもう片方は、抵抗Ｒ２及びレベル比較器ＩＣ３
の＋入力端子と接続され、抵抗Ｒ２のもう片方は抵抗Ｒ
３、抵抗Ｒ４、コンデンサＣ４及びレベル比較器ＩＣ３
の−入力端子と接続され、抵抗Ｒ３のもう片方は、＋Ｖ
電源に接続され、抵抗Ｒ４のもう片方及びコンデンサＣ
４のもう片方はアースされている。そしてレベル比較器
ＩＣ３の出力はＯＵＴ出力端子と接続されている。
【００１９】以下、この周波数３倍回路の動作を図５を
用いて説明する。入力端子ＩＮに、図５（ａ）に示すよ
うに、入力信号（ａ点信号）が入力されると、第１の遅
延回路ＤＬ１の出力信号（ｂ点信号）は、図５（ｂ）に
示すような波形となる。ここでは、図５（ａ）の入力信
号（ａ点信号）のパルス幅ｔ１の１／３よりも長い場合
を示している。
用いて説明する。入力端子ＩＮに、図５（ａ）に示すよ
うに、入力信号（ａ点信号）が入力されると、第１の遅
延回路ＤＬ１の出力信号（ｂ点信号）は、図５（ｂ）に
示すような波形となる。ここでは、図５（ａ）の入力信
号（ａ点信号）のパルス幅ｔ１の１／３よりも長い場合
を示している。
【００２０】第１の遅延回路ＤＬ１の出力信号（ｂ点信
号）は、第２の遅延回路ＤＬ２に入力され、第２の遅延
回路ＤＬ２の出力信号（ｃ点信号）は、図５（ｃ）に示
すような波形となる。ここでは、第２の遅延回路ＤＬ２
の遅延時間ｔ１３は、図５（ａ）の入力信号（ａ点信
号）のパルス幅ｔ１の１／３よりも短い場合を示してい
る。
号）は、第２の遅延回路ＤＬ２に入力され、第２の遅延
回路ＤＬ２の出力信号（ｃ点信号）は、図５（ｃ）に示
すような波形となる。ここでは、第２の遅延回路ＤＬ２
の遅延時間ｔ１３は、図５（ａ）の入力信号（ａ点信
号）のパルス幅ｔ１の１／３よりも短い場合を示してい
る。
【００２１】第１の遅延回路ＤＬ１の出力信号（ｂ点信
号）と、第２の遅延回路ＤＬ２の出力信号（ｃ点信号）
による第１のＥＸＯＲＩＣ１の出力信号（ｄ点信号）
は、図５（ｄ）に示すような波形となる。ここでは、第
２の遅延回路の遅延時間ｔ１３は図５（ａ）の入力信号
（ａ点信号）のパルス幅ｔ１の１／３よりも短い場合を
示しており、入力端子ＩＮの入力信号（ａ点信号）と第
１のＥＸＯＲＩＣ１の出力信号（ｄ点信号）が入力され
る第２のＥＸＯＲＩＣ２の出力信号（ｅ点信号）は、図
５（ｅ）で示すような波形となる。
号）と、第２の遅延回路ＤＬ２の出力信号（ｃ点信号）
による第１のＥＸＯＲＩＣ１の出力信号（ｄ点信号）
は、図５（ｄ）に示すような波形となる。ここでは、第
２の遅延回路の遅延時間ｔ１３は図５（ａ）の入力信号
（ａ点信号）のパルス幅ｔ１の１／３よりも短い場合を
示しており、入力端子ＩＮの入力信号（ａ点信号）と第
１のＥＸＯＲＩＣ１の出力信号（ｄ点信号）が入力され
る第２のＥＸＯＲＩＣ２の出力信号（ｅ点信号）は、図
５（ｅ）で示すような波形となる。
【００２２】この図５（ｅ）の波形でわかるように、出
力信号周波数は、入力信号周波数の３倍にはなっている
が、デューティ比が５０％になっていない。図４の破線
で囲んだ部分の抵抗Ｒ１とコンデンサＣ２は、一次のロ
ーパスフィルタ回路を構成しており、この入力に第２の
ＥＸＯＲＩＣ２の出力信号（ｅ点信号）が入ると、フィ
ルタ出力信号（ｆ点信号）は、図５（ｆ）で示すよう
に、矩形波の信号から高調波成分が取り除かれ、基本波
成分の正弦波の波形となる。
力信号周波数は、入力信号周波数の３倍にはなっている
が、デューティ比が５０％になっていない。図４の破線
で囲んだ部分の抵抗Ｒ１とコンデンサＣ２は、一次のロ
ーパスフィルタ回路を構成しており、この入力に第２の
ＥＸＯＲＩＣ２の出力信号（ｅ点信号）が入ると、フィ
ルタ出力信号（ｆ点信号）は、図５（ｆ）で示すよう
に、矩形波の信号から高調波成分が取り除かれ、基本波
成分の正弦波の波形となる。
【００２３】図４において、コンデンサＣ３は直流分の
カット用の結合コンデンサであり、抵抗Ｒ２はレベル比
較器の＋入力にバイアス電流を流すためのものであり、
抵抗Ｒ３と抵抗Ｒ４はレベル比較器ＩＣ３に基準電圧を
与えるものであり、コンデンサＣ４は基準電圧が交流的
に変動しないようにしている。図５（ｇ）に示す信号
（ｇ点信号）はレベル比較器ＩＣ３の＋入力の波形を示
し、図５（ｈ）に示す信号（ｈ点信号）はレベル比較器
ＩＣ３の−入力の波形を示す。この入力信号により、レ
ベル比較器ＩＣ３は−入力レベルよりも＋入力レベルが
高い時、出力はハイレベル、−入力レベルよりも＋入力
レベルが低い時、ローレベルになり、その出力信号（ｊ
点信号）は、図５（ｊ）で示すような波形となる。この
信号がＯＵＴ出力端子に出力される。
カット用の結合コンデンサであり、抵抗Ｒ２はレベル比
較器の＋入力にバイアス電流を流すためのものであり、
抵抗Ｒ３と抵抗Ｒ４はレベル比較器ＩＣ３に基準電圧を
与えるものであり、コンデンサＣ４は基準電圧が交流的
に変動しないようにしている。図５（ｇ）に示す信号
（ｇ点信号）はレベル比較器ＩＣ３の＋入力の波形を示
し、図５（ｈ）に示す信号（ｈ点信号）はレベル比較器
ＩＣ３の−入力の波形を示す。この入力信号により、レ
ベル比較器ＩＣ３は−入力レベルよりも＋入力レベルが
高い時、出力はハイレベル、−入力レベルよりも＋入力
レベルが低い時、ローレベルになり、その出力信号（ｊ
点信号）は、図５（ｊ）で示すような波形となる。この
信号がＯＵＴ出力端子に出力される。
【００２４】図５（ｊ）の波形を見て分かるように、出
力信号のデューティ比が５０％の信号となる。上記した
ように構成したので、第２実施例によれば、第１実施例
の後にローパスフィルタ回路とレベル比較器を追加した
ことにより、遅延回路の遅延時間が、設定しようとした
時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号を得ることが
できる。
力信号のデューティ比が５０％の信号となる。上記した
ように構成したので、第２実施例によれば、第１実施例
の後にローパスフィルタ回路とレベル比較器を追加した
ことにより、遅延回路の遅延時間が、設定しようとした
時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号を得ることが
できる。
【００２５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、一般的なコイルと
コンデンサを利用した遅延回路と、単純なゲート回路を
使用するだけで、高い周波数でも安定に動作する優れた
周波数３倍回路が実現でき、各種計測機器に利用可能で
ある。
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、一般的なコイルと
コンデンサを利用した遅延回路と、単純なゲート回路を
使用するだけで、高い周波数でも安定に動作する優れた
周波数３倍回路が実現でき、各種計測機器に利用可能で
ある。
【００２７】（２）請求項２記載の発明によれば、上記
請求項１記載の発明の第２のエクスクルシブオアゲート
の後に、ローパスフィルタ回路とレベル比較器を追加し
たことにより、遅延回路の遅延時間が、設定しようとし
た時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号が得られ、各
種計測機器のクロック信号等に利用可能である。
請求項１記載の発明の第２のエクスクルシブオアゲート
の後に、ローパスフィルタ回路とレベル比較器を追加し
たことにより、遅延回路の遅延時間が、設定しようとし
た時間よりも少し長めのものや少し短めのものであって
も、出力にはデューティ比が５０％の信号が得られ、各
種計測機器のクロック信号等に利用可能である。
【図１】本発明の第１実施例を示す周波数３倍回路図で
ある。
ある。
【図２】本発明の第１実施例を示す周波数３倍回路の遅
延回路の一例を示す図である。
延回路の一例を示す図である。
【図３】本発明の第１実施例を示す周波数３倍回路の各
部の信号波形図である。
部の信号波形図である。
【図４】本発明の第２実施例を示す周波数３倍回路図で
ある。
ある。
【図５】本発明の第２実施例を示す周波数３倍回路の各
部の信号波形図である。
部の信号波形図である。
【図６】従来の周波数３倍回路図である。
【図７】従来の周波数３倍回路の各部の信号波形図であ
る。
る。
ＩＮ 入力端子 ＯＵＴ 出力端子 ＤＬ１ 第１の遅延回路 ＤＬ２ 第２の遅延回路 ＩＣ１ 第１のＥＸＯＲ ＩＣ２ 第２のＥＸＯＲ ＩＣ３ レベル比較器 Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｃ２，Ｃ３，Ｃ４ コンデンサ
Claims (3)
- 【請求項１】（ａ）入力信号が印加される第１の遅延回
路と、（ｂ）該第１の遅延回路に直列に接続される第２
の遅延回路と、（ｃ）該第２の遅延回路の入力信号と該
第２の遅延回路の出力信号とが印加される第１のエクス
クルシブオアゲートと、（ｄ）該第１のエクスクルシブ
オアゲートの出力信号と前記入力信号が印加される第２
のエクスクルシブオアゲートとを具備する周波数３倍回
路。 - 【請求項２】（ａ）入力信号が印加される第１の遅延回
路と、（ｂ）該第１の遅延回路に直列に接続される第２
の遅延回路と、（ｃ）該第２の遅延回路の入力信号と該
第２の遅延回路の出力信号とが印加される第１のエクス
クルシブオアゲートと、（ｄ）該第１のエクスクルシブ
オアゲートの出力信号と前記入力信号が印加される第２
のエクスクルシブオアゲートと、（ｅ）該第２のエクス
クルシブオアゲートの出力信号が印加されるローパスフ
ィルタ回路と、（ｆ）該ローパスフィルタ回路の後段に
設けられるレベル比較器とを具備する周波数３倍回路。 - 【請求項３】 請求項１又は２記載の周波数３倍回路に
おいて、前記遅延回路は第１のコイルと第２のコイルの
直列回路と、該第１のコイルと第２のコイルの接続点に
接続され、他端がアースされるコンデンサからなる周波
数３倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24250494A JPH08107337A (ja) | 1994-10-06 | 1994-10-06 | 周波数３倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24250494A JPH08107337A (ja) | 1994-10-06 | 1994-10-06 | 周波数３倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107337A true JPH08107337A (ja) | 1996-04-23 |
Family
ID=17090088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24250494A Withdrawn JPH08107337A (ja) | 1994-10-06 | 1994-10-06 | 周波数３倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107337A (ja) |
-
1994
- 1994-10-06 JP JP24250494A patent/JPH08107337A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368432A (en) | Sine wave generator for different frequencies | |
| US6329861B1 (en) | Clock generator circuit | |
| JPH08107337A (ja) | 周波数３倍回路 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPH06244639A (ja) | 周波数シンセサイザ | |
| JPH08154044A (ja) | ９０度移相器 | |
| KR930003902Y1 (ko) | 펄스 발생회로 | |
| SU1464296A2 (ru) | Формирователь фазоманипулированных сигналов | |
| KR920003802Y1 (ko) | 주파수 더블러 회로 | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| SU1190454A1 (ru) | Генератор с линией задержки на поверхностных акустических волнах | |
| JP2823300B2 (ja) | 直交発振回路 | |
| JPH03187514A (ja) | クロック信号調整回路 | |
| JPH039391Y2 (ja) | ||
| JPH05268004A (ja) | 逓倍回路 | |
| KR0137962Y1 (ko) | 주파수 가변용 발진회로 | |
| JP2994882B2 (ja) | 分周回路 | |
| JPH0766697A (ja) | ノイズ除去回路装置 | |
| JPH0523632U (ja) | ３分の１分周回路 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JPH0690147A (ja) | デジタルクロック逓倍回路 | |
| JPH04245805A (ja) | Ｒｃ発振回路 | |
| JPH0645886A (ja) | パルス幅変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |