JPH0332102Y2 - - Google Patents

Info

Publication number
JPH0332102Y2
JPH0332102Y2 JP1986068316U JP6831686U JPH0332102Y2 JP H0332102 Y2 JPH0332102 Y2 JP H0332102Y2 JP 1986068316 U JP1986068316 U JP 1986068316U JP 6831686 U JP6831686 U JP 6831686U JP H0332102 Y2 JPH0332102 Y2 JP H0332102Y2
Authority
JP
Japan
Prior art keywords
input
output
amplifier
fundamental wave
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986068316U
Other languages
English (en)
Other versions
JPS62181030U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986068316U priority Critical patent/JPH0332102Y2/ja
Publication of JPS62181030U publication Critical patent/JPS62181030U/ja
Application granted granted Critical
Publication of JPH0332102Y2 publication Critical patent/JPH0332102Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 分 野 本考案は、低周波ひずみ率計に使用される基本
波除去回路に関する。
従来技術 従来の低周波ひずみ率計に使用されている代表
的な基本波除去回路は、第3図に示すように、入
力を受ける入力増幅器1と、ウイーンブリツジ2
と、基本波除去を行う差動増幅段5と、基本波除
去の尖鋭度を増すための帰還回路9とを備えてい
る。通常、ウイーンブリツジ2は、直列接続の抵
抗器R1及びコンデンサC1と並列接続の抵抗器
R2及びコンデンサC2を含むバンドパスフイル
タ3と、抵抗器R3及びR4を含む分圧器4と、
から成つている。このフイルタ3により生ずる減
衰は、R1=R2,C1=C2の条件のときには1/3で
あり、バンドパス出力電圧Vfは入力増幅器1か
らの原信号電圧Viに対しその比率だけ減衰する。
一方、通常設けられている分圧器4は、後段で
の基本波除去のため、それと同じ比率だけ電圧
Viを減衰させてバンドパス電圧Vfと等しいレベ
ルの電圧Vaを発生する。続く差動増幅段5は、
等価的にはウイーンブリツジ2での1/3の減衰を
補う利得を有した増幅器6及び7と、増幅された
それら電圧Va及びVfの差をとつて基本波除去出
力を発生する差動増幅器9と、を備えている。
本考案が解決しようとする問題点 上記従来の基本波除去回路においては、回路構
成に起因してS/Nに問題がある。即ち、基本波
除去の前の段階としての等レベル化をVfのレベ
ル即ち1/3減衰したレベルで行なうようにしてい
るため、分圧器4による減衰を必要とし、しかも
この減衰を含むウイーンブリツジ2での減衰を相
殺するためVa及びVfの両方に対して増幅器6及
び7による増幅作用を必要とする。このような信
号の減衰と増幅は回路のS/N比を向上させる点
で好ましくない。
従つて、本考案の目的は、上記のような欠点の
ない基本波除去回路を提供することである。
問題点を解決するための手段及び作用 上述の目的を達成するため、本考案の基本波除
去回路においては、ウイーンブリツジのバンドパ
スフイルタ部のみを用い、このバンドパス出力を
原信号電圧のレベルに等レベル化する増幅手段を
備えている。
詳しくは、本考案の基本波除去回路の基本構成
は、第1図に示すように、入力を受けてその出力
に原信号Viを発生する入力増幅器10と、この
原信号Viを受けてバンドパス出力信号Vfを発生
するバンドパスフイルタ12と、このバンドパス
出力信号Vfの信号レベルを原信号Viの信号レベ
ルに等しくするための等レベル化増幅手段14
と、原信号Viとこの増幅手段14からの出力信
号とを受けてこれらの差をとつて基本波除去信号
を発生する差動増幅手段16と、基本波除去の尖
鋭度を増すため必要に応じて設けられる差動増幅
手段16の出力を所定の比率で入力増幅器10に
帰還するための帰還増幅器18と、から成つてい
る。
このような構成により、原信号Viは、差動増
幅手段16に直接与えられる経路においては全く
減衰及び増幅のいずれも受けず、フイルタ12を
通る別の経路においてのみフイルタの減衰を相殺
するため増幅を受ける。これによつて、S/N比
を劣下させる信号の減衰及び増幅の箇所を減らす
ことができる。尚、尖鋭度向上のための負帰還に
よる減衰は、入力増幅器10と差動増幅手段16
のオープンループ利得により補償され、これは従
来のものと同様である。
実施例 第2図には、本考案の1実施例の回路について
示してある。この回路は、入力増幅器10として
反転入力端子に入力信号を受ける差動増幅器20
を備えている。この増幅器の出力にはウイーンブ
リツジ型バンドパスフイルタ22が接続され、こ
のフイルタは電圧Viを受けてバンドパス電圧Vf
を出力する。このフイルタでの信号減衰は、1/
〔1+(C2/C1)+(R1/R2)〕で表わされ、R1=
R2、C1=C2のときは1/3の減衰量となる。
本回路は、更に等レベル化増幅手段14及び差
動増幅手段16として、差動増幅器25と抵抗器
R3、R4及びR5とを備えている。この差動増幅器
25の非反転入力端子は電圧Vfを受けるように
接続され、その反転入力端子は抵抗器R3を介し
て増幅器20の出力へそして抵抗器R4を介して
接地へ接続されており、その出力端子は抵抗器
R5を介して反転入力端子へ接続されている。こ
れにより、差動増幅器25は、2つの異なつた増
幅度を有することになり、反転入力の増幅度G1
はG1=R5/R3であり、非反転入力の増幅度G2
はG2=R5/〔R3R4/(R3+R4)〕であり、 G1<G2の関係がある。この増幅度の比G1/
G2は、電圧Vi及びVfの等レベル化のためVf/Vi
の比に等しくなるように設定される。例えば、
R1=R2,C1=C2の条件でVf/Viの比が1/3とな
る場合には、G1/G2の比は1/3になるように抵
抗器R3,R4,R5の値が決定される。このよう
に、差動増幅器25は、非反転入力に与えられる
信号に対してG2/G1の増幅度を持つ等レベル化
部と、反転及び非反転入力の両方に与えられる信
号に対しG1の共通の増幅度を有する差動増幅部
と、を含むとみなすことができる。
更に、この基本波除去回路は、帰還回路18と
して差動増幅器25の出力と接地との間に接続さ
れた直列の抵抗器R6及びR7を備えており、これ
ら抵抗器の接合点は差動増幅器20の非反転入力
端子に接続され負帰還となつている。
次に、本回路の動作については、増幅器20の
出力電圧Viは、図示のように1つの経路におい
ては増幅又は減衰を受けずに差動増幅器25の反
転入力端子に与えられ、そして差動増幅のため
G1の反転増幅を受ける。一方、別の経路におい
ては、電圧Viはフイルタ22を通過して減衰し
たバンドパス出力Vfとなり、これは次に等レベ
ル化及び差動増幅のためG2の増幅を受ける。こ
の結果、差動増幅器25の出力には、基本波除去
信号が得られる。
効 果 本考案の基本波除去回路に依れば、原信号Vi
については減衰及びこれを相殺する増幅を必要と
せずに基本波除去を行うことができる。これによ
つて、原信号に対する増幅度を10dB程度低くで
き、S/N比を向上させることができる。更に、
異なつた2つの増幅度を有する差動増幅器を使用
することにより回路を簡単にすることができ、コ
ストを下げることができる。
【図面の簡単な説明】
第1図は、本考案の基本波除去回路の基本構成
を示すブロツク図。第2図は、本考案の1実施例
を示す回路図。第3図は、従来の代表的な基本波
除去回路を示すブロツク図。 符号説明、10:入力増幅器、12:バンドパ
スフイルタ、14:等レベル化増幅手段、16:
差動増幅手段、18:帰還回路、20,25:差
動増幅器、22:バンドパスフイルタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 1 入力された信号から基本波を除去する基本波
    除去回路であつて、 イ 前記入力信号を受ける入力端子を有する入
    力増幅器10と、 ロ 該入力増幅器の出力Viを受けるように接
    続されており、バンドパス処理をしたバンド
    パス出力Vfを発生するバンドパスフイルタ
    12と、 ハ 前記入力増幅器の前記出力Viを受けるよ
    うに接続された第1の入力端子と、前記バン
    ドパス出力Vfを受けるように接続された第
    2の入力端子と、及び出力端子とを有した差
    動増幅器25,R3,R4,R5であつて、
    該差動増幅器は、前記第1入力端子に受ける
    入力に対し第1の増幅度G1そして前記第2
    入力端子に受ける入力に対し前記第1の増幅
    度より所定の比だけ大きい第2の増幅度G2
    を有しており、前記所定の比は、前記バンド
    パスフイルタでの減衰を相殺する大きさであ
    り、そして前記第2の増幅度で増幅した前記
    第2入力端子の入力から、前記第1の増幅度
    で増幅した前記第1入力端子の入力を引いた
    ものを前記出力端子に出力する、前記の差動
    増幅器と、 ニ 該差動増幅器の前記出力を前記入力増幅器
    に帰還する帰還回路R6,R7と、から成つ
    ている基本波除去回路。 2 実用新案登録請求の範囲第1項記載の回路に
    おいて、前記バンドパスフイルタはウイーンブ
    リツジ型バンドパスフイルタ22である、基本
    波除去回路。
JP1986068316U 1986-05-07 1986-05-07 Expired JPH0332102Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986068316U JPH0332102Y2 (ja) 1986-05-07 1986-05-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986068316U JPH0332102Y2 (ja) 1986-05-07 1986-05-07

Publications (2)

Publication Number Publication Date
JPS62181030U JPS62181030U (ja) 1987-11-17
JPH0332102Y2 true JPH0332102Y2 (ja) 1991-07-08

Family

ID=30908017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986068316U Expired JPH0332102Y2 (ja) 1986-05-07 1986-05-07

Country Status (1)

Country Link
JP (1) JPH0332102Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118448A (en) * 1975-06-24 1976-02-14 Matsushita Electric Ind Co Ltd Rc akuteibubandorijekutofuiru

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202215U (ja) * 1982-05-20 1982-12-23

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118448A (en) * 1975-06-24 1976-02-14 Matsushita Electric Ind Co Ltd Rc akuteibubandorijekutofuiru

Also Published As

Publication number Publication date
JPS62181030U (ja) 1987-11-17

Similar Documents

Publication Publication Date Title
JPS626722Y2 (ja)
JPH06303167A (ja) ハイブリッド回路
JPH04160914A (ja) アイソレータ回路
JPH0332102Y2 (ja)
JPH0424882B2 (ja)
US5471170A (en) Current-mode amplification system, and corresponding operational amplifier, gain section and amplification element
US4271398A (en) Tone control device
US6721427B1 (en) Analog filter for digital audio system and audio amplifier for using the same
EP1164693B1 (en) Amplifier apparatus
JPS6040014Y2 (ja) 増幅器
JPS6224977Y2 (ja)
JPS6117618Y2 (ja)
US4568980A (en) Video clamping correction circuit
US5394036A (en) Circuit and method of zero generation in a real-time filter
JPS6117619Y2 (ja)
JPH07283690A (ja) 差動ローパスフィルタ
JP2549449B2 (ja) 雑音低減回路
JPS6223137Y2 (ja)
US5489871A (en) Method and circuit for reducing distortion in a filtered signal
KR100550864B1 (ko) 직류옵셋 제거기능을 갖는 연산증폭기
JPH0213852B2 (ja)
JPH0326668Y2 (ja)
JPS6133702Y2 (ja)
JPH0448009Y2 (ja)
JPH0718240Y2 (ja) 増幅器