KR100550864B1 - 직류옵셋 제거기능을 갖는 연산증폭기 - Google Patents

Abstract

본 발명은 직류(DC)를 피드백(Feedback)시키지 않고, 입력신호를 서로 병렬로 처리하되, 그 위상이 서로 교차하도록 구현하여 직류옵셋을 제거하는 연산증폭기를 제공하는데 그 목적이 있다.

본 발명은, 아날로그 신호처리를 수행하는 장치에 적용되어 제1,제2 입력단을 통한 입력신호를 설정된 이득으로 증폭하여 출력단으로 출력하는 연산증폭기에 있어서, 상기 제1 입력단(IN11,IN12)과 출력단(OUT) 사이에 접속하고, 사전에 양 전압이득(A)이 설정되어 이 양 전압이득(A)으로 상기 제1 입력단(IN11,IN12)을 통한 제1 입력신호(X+.X-)를 증폭하는 제1 증폭회로부(31); 상기 증폭회로부(31)에 병렬로, 상기 제2 입력단(IN21,IN22)과 출력단(OUT) 사이에 접속하고, 사전에 음 증폭율(B)이 설정되어 이 음 증폭율(B)로 상기 제2 입력단(IN21,IN22)을 통한 제2 입력신호(X-,X+)를 증폭하는 제2 증폭회로부(33); 상기 입력단과 상기 제2 증폭회로부(33)의 입력측 사이에 연결하고, 입력신호의 직류 부근의 노이즈를 제거하는 필터부(32)를 포함하는 것을 특징으로 한다.

이러한 본 발명에 의하면, 연산증폭기에서의 직류옵셋(DC offset)을 제거할 수 있고, 또한 신호의 손실을 줄일 수 있으며, 이에 따라 연산증폭기의 성능을 개선할 수 있고, 신호의 왜곡을 방지할 수 있는 효과가 있다

직류옵셋, 제거, 연산증폭기

Description

직류옵셋 제거기능을 갖는 연산증폭기{OPERATIONAL AMPLIFIERS WITH DIRECT CURRENT OFFSET REJECTION FUNCTION}

도 1은 종래 연산증폭기의 다이어그램이다.

도 2는 도 1의 연산증폭기의 전달특성도이다.

도 3은 본 발명에 따른 연산증폭기의 다이아그램이다.

도 4는 본 발명의 실시예에 따른 연산증폭기의 회로도이다.

도 5는 본 발명에 따른 연산증폭기의 전달특성도이다.

* 도면의 주요부분에 대한 부호의 설명 *

31 : 제1 증폭회로부

32 : 필터부

33 : 제2 증폭회로부

IN11,IN12 : 제1 입력단

IN21,IN22 : 제2 입력단

OUT : 출력단

X+.X- : 제1 입력신호

X-,X+ : 제2 입력신호

본 발명은 직접변환(Direct conversion) 방식 등의 아날로그 신호처리기에 적용되는 연산증폭기에 관한 것으로, 특히 직류(DC)를 피드백(Feedback)시키지 않고, 입력신호를 서로 병렬로 처리하되, 그 위상이 서로 교차하도록 구현함으로서, 연산증폭기에서의 직류옵셋(DC offset)을 제거할 수 있고, 또한 신호의 손실을 줄일 수 있으며, 이에 따라 연산증폭기의 성능을 개선할 수 있고, 신호의 왜곡을 방지할 수 있는 연산증폭기에 관한 것이다.

일반적으로, 직류옵셋[DC offset]이라는 것은 이상적인 OP-Amp라면 입력전압이 "0"일 때 출력전압이 "0"이다. 그러나 실제의 OP-Amp는 약간의 출력값을 가지게 된다. 즉, 입력이 접지되어 있어도 완전히 출력이 "0"이 되지 않는다. 이 직류 출력전압을 출력 오프셋 전압이라고 한다. 이러한 직류옵셋 발생은 연산증폭기(OP amp)의 내부 구조에 의해 초래된다.

이에 따라, 흔히 연산증폭기에서는, 직류옵셋(DC Offset)을 조정하기 위한 조정용 단자를 마련해서, 내부의 가변 저항에 접속하고, 이 가변 저항의 중간 단자에 음(-)전압을 접속하여 입력이 0[V]일 때 출력도 0[V]이 되도록 조정하기도 한다.

만약, 직류옵셋이 존재하면 정상적인 신호원의 처리에 악영향을 미칠 수 가 있는데, 연산증폭기(OP amp)의 종류에 따라 직류옵셋 조정핀이 없는 경우도 있고, 또는 가변 저항치가 연산증폭기마다 서로 다르거나 양(+)전압에 접속하는 등이 서로 다를 수 있다.

특히, 통신 단말기의 아날로그 처리부에 적용되는 직접변환(Direct Conversion 방식에서의 직류옵셋(DC-Offset) 문제는 고주파신호에서 직접 변환을 하므로 직류옵셋이 존재하는 경우에는 별도로 보정할 수 있는 방법이 없으므로 가장 중요한 성능 요소가 된다.

도 1은 종래 연산증폭기의 다이어그램이다.

도 1을 참조하면, 종래 연산증폭기는 개방회로에서의 전압이득(A)을 갖는 개방회로부(11)와, 증폭기의 직류 부근의 노이즈를 제거하기 위한 피드백 필터부(12)와, 증폭기의 피드백율(B)을 갖는 귀환회로부(13)를 포함한다. 여기서 14는 입력신호(X)와 피드백신호가 부귀환방식으로 결합되도록 연결하는 회로이다.

이러한 연산증폭기는 원하는 신호를 설정된 이득으로 증폭하여야 하고, 또한 직류(DC) 부근의 큰 노이즈 성분을 제거하여야 한다. 이러한 직류(DC) 부근의 큰 노이즈 성분을 제거하기 위해서 상기 피드백 필터부(12)가 부가되어 있는데, 이 피 드백 필터부(12)는 RC 필터로서, 그 차단주파수(Wc)는 하기 수학식 1과 같이 표현될 수 있다.

도 2는 도 1의 연산증폭기의 전달특성도이다.

도 2는 도 1의 연산증폭기의 전달특성으로서, 대략 1GHz 까지의 신호를 설정된 이득으로 증폭하는 한편, 직류(DC) 부근의 큰 노이즈는 상기 피드백 필터부(12)에 의해서 그 이득이 감쇄되어 실제 제거되는 것임을 알 수 있다. 여기서, 직류(DC) 부근의 큰 노이즈만 제거되어야 한다.

그런데, 직류 부근의 신호는 제거되지 않아야 함에도 불구하고, 상기 피드백 필터부(12)는 그 특성상 직류성분 가까이에 차단주파수를 형성하기가 어렵고, 만약, 직류 성분 가까이에 차단주파수를 형성할 수 있다 하더라도 차단주파수에서 통과대역까지는 일정한 완만한 기울기를 갖게 되므로, 실제 원하는 신호 성분의 손실을 피할 수가 없다는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 직류(DC)를 피드백(Feedback)시키지 않고, 입력신호를 서로 병렬로 처리하되, 그 위상이 서로 교차하도록 구현함으로서, 연산증폭기에서의 직류옵셋(DC offset)을 제거할 수 있고, 또한 신호의 손실을 줄일 수 있으며, 이에 따라 연산증폭기의 성능을 개선할 수 있고, 신호의 왜곡을 방지할 수 있는 연산증폭기를 제공하는데 있다.

상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 연산증폭기는

아날로그 신호처리를 수행하는 장치에 적용되어 제1,제2 입력단을 통한 입력신호를 설정된 이득으로 증폭하여 출력단으로 출력하는 연산증폭기에 있어서,

상기 제1 입력단과 출력단 사이에 접속하고, 사전에 양 전압이득이 설정되어 이 양 전압이득으로 상기 제1 입력단을 통한 제1 입력신호를 증폭하는 제1 증폭회로부;

상기 증폭회로부에 병렬로, 상기 제2 입력단과 출력단 사이에 접속하고, 사전에 음 증폭율이 설정되어 이 음 증폭율로 상기 제2 입력단을 통한 제2 입력신호를 증폭하는 제2 증폭회로부;

상기 입력단과 상기 제2 증폭회로부의 입력측 사이에 연결하고, 입력신호의 직류 부근의 노이즈를 제거하는 필터부

를 포함하는 것을 특징으로 하는 직류옵셋 제거기능을 갖는 연산증폭기.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

도 3은 본 발명에 따른 연산증폭기의 다이아그램이다.

도 3을 참조하면, 본 발명에 따른 연산증폭기는 아날로그 신호처리를 수행하는 장치에 적용되어 제1,제2 입력단을 통한 입력신호를 설정된 이득으로 증폭하여 출력단으로 출력하는 연산증폭기로서, 이는 상기 제1 입력단(IN11,IN12)과 출력단(OUT) 사이에 접속하고, 사전에 양 전압이득(A)이 설정되어 이 양 전압이득(A)으로 상기 제1 입력단(IN11,IN12)을 통한 제1 입력신호(X+.X-)를 증폭하는 제1 증폭회로부(31)와, 상기 증폭회로부(31)에 병렬로, 상기 제2 입력단(IN21,IN22)과 출력단(OUT) 사이에 접속하고, 사전에 음 증폭율(B)이 설정되어 이 음 증폭율(B)로 상기 제2 입력단(IN21,IN22)을 통한 제2 입력신호(X-,X+)를 증폭하는 제2 증폭회로부(33)와, 상기 입력단과 상기 제2 증폭회로부(33)의 입력측 사이에 연결하고, 입력신호의 직류 부근의 노이즈를 제거하는 필터부(32)를 포함한다.

도 4는 본 발명의 실시예에 따른 연산증폭기의 회로도이다.

도 4를 참조하면, 상기 제1 증폭회로부(31)는 전원(VDD)에 저항(R3)을 통해 연결된 소오스단과, 제1 전류원(ISS1)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN11)에 연결된 게이트단을 갖는 제1 MOS 트랜지스터(M11)와, 상기 전원(VDD)에 저항(R4)을 통해 연결된 소오스단과, 상기 제1 전류원(ISS1)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN12)에 연결된 게이트단을 갖는 제2 MOS 트랜지스터(M12)를 포함하고, 상기 제1 입력단의 일단(IN11)에 상기 제1 입력신호중 신호(X+)를 연결하고, 상기 제1 입력단의 타단(IN12)에 상기 제1 입력신호중 신호(X-)를 연결하여 이루어진다.

상기 제2 증폭회로부(32)는 상기 전원(VDD)에 저항(R3)을 통해 연결된 소오스단과, 제2 전류원(ISS2)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN21)에 연결된 게이트단을 갖는 제3 MOS 트랜지스터(M21)와, 상기 전원(VDD)에 저항(R4)을 통해 연결된 소오스단과, 상기 제2 전류원(ISS2)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN22)에 연결된 게이트단을 갖는 제4 MOS 트랜지스터(M22)를 포함하고, 상기 제2 입력단의 일단(IN21)에 상기 제2 입력신호중 신호(X-)를 연결하고, 상기 제2 입력단의 타단(IN22)에 상기 제2 입력신호중 신호(X+)를 연결하여 이루어진다.

상기 필터부(32)는 상기 제2 입력단의 일단(X-)과 상기 제2 증폭회로부(32)의 제3 MOS 트랜지스터(M21) 사이에 연결한 제1 RC 필터부(32A)와, 상기 제2 입력단의 타단(X+)과 상기 제2 증폭회로부(32)의 제4 MOS 트랜지스터(M22) 사이에 연결한 제2 RC 필터부(32B)를 포함한다.

상기 제1 증폭회로부(31)는 상기 제2 증폭회로부(32)의 음 증폭율(B)과 동일한 크기로 양 전압이득(A)이 설정되어 이루어진다.

도 5는 본 발명에 따른 연산증폭기의 전달특성도이다.

이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.

본 발명은 직류(DC)를 피드백(Feedback)시키지 않고, 입력신호를 서로 병렬로 처리하되, 그 위상이 서로 교차하도록 구현하여, 연산증폭기에서의 직류옵셋(DC offset)을 제거할 수 있고, 또한 신호의 손실을 줄일 수 있는데, 이에 대해서 도 3 내지 도 5를 참조하여 설명한다.

먼저, 도 3을 참조하면, 본 발명의 제1 증폭회로부(31)는 상기 제1 입력단(IN11,IN12)을 통한 제1 입력신호(X+.X-)를 사전에 설정된 양 전압이득(A)으로 증폭한다.

도 4를 참조하면, 상기 제1 증폭회로부(31)는 상기 제1 입력단(IN11,IN12)을 통해 입력되는 제1 입력신호(X+,X-)를 차동증폭회로를 제1 MOS 트랜지스터(M11)와 제2 MOS 트랜지스터(M12)의 쌍에 의해서 사전에 설정된 양 전압이득(A)으로 증폭한다.

또한, 본 발명의 제2 증폭회로부(33)는 제2 입력단(IN21,IN22)을 통한 제2 입력신호(X-,X+)를 사전에 음 증폭율(B)로 증폭율(B)로 증폭한다.

도 4를 참조하면, 상기 제2 증폭회로부(33)는 상기 제2 입력단(IN21,IN22)을 통해 입력되는 제2 입력신호(X-,X+)를 차동증폭회로를 제3 MOS 트랜지스터(M21)와 제4 MOS 트랜지스터(M22)의 쌍에 의해서 사전에 설정된 음 증폭율(B)로 증폭한다.

전술한 바와 같이, 상기 제1 증폭회로부(31)의 제1 입력신호(X+,X-)와, 상기 제2 증폭회로부(33)의 제2 입력신호(X-,X+)는 서로 위상이 반대이며, 따라서 상기 두 증폭회로부에 입력되는 신호의 위상이 교차되어 있다.

한편, 상기 제1 증폭회로부(31)와 제2 증폭회로부(33)에 의한 전체 폐루프 이득(G)은 하기 수학식 2에 보인 바와 같으며, 이러한 제1 증폭회로부(31)와 제2 증폭회로부(33)에 의해서 도 5에 보인 그래프의 증폭대역(G1)이 형성된다.

여기서, Y는 출력신호의 전압이고, X는 입력신호의 전압이며, ω는 입력신호의 주파수에 대한 각주파수(angular frequency)(ω=2πf)[rad/s]이다.

또한, 본 발명의 필터부(32)는 상기 입력단과 상기 제2 증폭회로부(33)의 입력측 사이에 연결하고, 입력신호의 직류 부근의 노이즈를 제거한다.

이에 대해서 도 4 및 도 5를 참조하여 구체적으로 설명하면, 상기 필터부(32)의 제1 RC 필터부(32A)는 상기 제2 입력단의 일단(X-)을 통한 신호를 필터링하고, 상기 필터부(32)의 제2 RC 필터부(32B)는 상기 제2 입력단의 타단(X+)을 통한 신호를 필터링하며, 이러한 제1 RC 필터부(32A) 및 제2 RC 필터부(32B)에 의해서 도 5에 보인 그래프에서 제거대역(G2)이 형성된다.

상술한 바와 같은 본 발명에 따르면, 직접변환(Direct conversion) 방식 등의 아날로그 신호처리기에 적용되는 연산증폭기에서, 직류(DC)를 피드백(Feedback)시키지 않고, 입력신호를 서로 병렬로 처리하되, 그 위상이 서로 교차하도록 구현 함으로서, 연산증폭기에서의 직류옵셋(DC offset)을 제거할 수 있고, 또한 신호의 손실을 줄일 수 있으며, 이에 따라 연산증폭기의 성능을 개선할 수 있고, 신호의 왜곡을 방지할 수 있는 효과가 있다.

이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하므로, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.

Claims (5)

1. 아날로그 신호처리를 수행하는 장치에 적용되어 제1,제2 입력단을 통한 입력신호를 설정된 이득으로 증폭하여 출력단으로 출력하는 연산증폭기에 있어서,

   상기 제1 입력단(IN11,IN12)과 출력단(OUT) 사이에 접속하고, 사전에 양 전압이득(A)이 설정되어 이 양 전압이득(A)으로 상기 제1 입력단(IN11,IN12)을 통한 제1 입력신호(X+.X-)를 증폭하는 제1 증폭회로부(31);

   상기 증폭회로부(31)에 병렬로, 상기 제2 입력단(IN21,IN22)과 출력단(OUT) 사이에 접속하고, 사전에 음 증폭율(B)이 설정되어 이 음 증폭율(B)로 상기 제2 입력단(IN21,IN22)을 통한 제2 입력신호(X-,X+)를 증폭하는 제2 증폭회로부(33);

   상기 입력단과 상기 제2 증폭회로부(33)의 입력측 사이에 연결하고, 입력신호의 직류 부근의 노이즈를 제거하는 필터부(32)

   를 포함하는 것을 특징으로 하는 직류옵셋 제거기능을 갖는 연산증폭기.
2. 제1항에 있어서, 상기 제1 증폭회로부(31)는

   전원(VDD)에 저항(R3)을 통해 연결된 소오스단과, 제1 전류원(ISS1)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN11)에 연결된 게이트단을 갖는 제1 MOS 트랜지스터(M11);

   상기 전원(VDD)에 저항(R4)을 통해 연결된 소오스단과, 상기 제1 전류원(ISS1)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN12)에 연결된 게이트단을 갖는 제2 MOS 트랜지스터(M12)를 포함하고,

   상기 제1 입력단의 일단(IN11)에 상기 제1 입력신호중 신호(X+)를 연결하고, 상기 제1 입력단의 타단(IN12)에 상기 제1 입력신호중 신호(X-)를 연결하여 이루어진 것을 직류옵셋 제거기능을 갖는 연산증폭기.
3. 제2항에 있어서, 상기 제2 증폭회로부(32)는

   상기 전원(VDD)에 저항(R3)을 통해 연결된 소오스단과, 제2 전류원(ISS2)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN21)에 연결된 게이트단을 갖는 제3 MOS 트랜지스터(M21);

   상기 전원(VDD)에 저항(R4)을 통해 연결된 소오스단과, 상기 제2 전류원(ISS2)을 통해 접지에 연결된 드레인단과, 상기 입력단(IN22)에 연결된 게이트단을 갖는 제4 MOS 트랜지스터(M22)를 포함하고,

   상기 제2 입력단의 일단(IN21)에 상기 제2 입력신호중 신호(X-)를 연결하고, 상기 제2 입력단의 타단(IN22)에 상기 제2 입력신호중 신호(X+)를 연결하여 이루어진 것을 직류옵셋 제거기능을 갖는 연산증폭기.
4. 제3항에 있어서, 상기 필터부(32)는

   상기 제2 입력단의 일단(X-)과 상기 제2 증폭회로부(32)의 제3 MOS 트랜지스터(M21) 사이에 연결한 제1 RC 필터부(32A); 및

   상기 제2 입력단의 타단(X+)과 상기 제2 증폭회로부(32)의 제4 MOS 트랜지스터(M22) 사이에 연결한 제2 RC 필터부(32B)

   를 포함하는 것을 특징으로 하는 직류옵셋 제거기능을 갖는 연산증폭기.
5. 제1항에 있어서, 상기 제1 증폭회로부(31)는

   상기 제2 증폭회로부(32)의 음 증폭율(B)과 동일한 크기로 양 전압이득(A)이 설정되어 이루어진 것을 특징으로 하는 직류옵셋 제거기능을 갖는 연산증폭기.

Images