KR19990085977A - 소신호 선형화 장치 - Google Patents

소신호 선형화 장치 Download PDF

Info

Publication number
KR19990085977A
KR19990085977A KR1019980018711A KR19980018711A KR19990085977A KR 19990085977 A KR19990085977 A KR 19990085977A KR 1019980018711 A KR1019980018711 A KR 1019980018711A KR 19980018711 A KR19980018711 A KR 19980018711A KR 19990085977 A KR19990085977 A KR 19990085977A
Authority
KR
South Korea
Prior art keywords
signal
nonlinear
small
input
output
Prior art date
Application number
KR1019980018711A
Other languages
English (en)
Other versions
KR100296146B1 (ko
Inventor
김충환
김천수
유현규
현영철
박민
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980018711A priority Critical patent/KR100296146B1/ko
Priority to US09/164,358 priority patent/US6081159A/en
Publication of KR19990085977A publication Critical patent/KR19990085977A/ko
Application granted granted Critical
Publication of KR100296146B1 publication Critical patent/KR100296146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 소신호 선형화 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형신호를 발생시켜, 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 비선형신호를 출력하는 적어도 하나의 비선형신호 발생수단; 상기 적어도 하나의 비선형신호 발생수단으로부터 전달된 비선형신호를 궤환하기 위한 궤환수단; 및 외부로부터 문턱전압 보다 큰 제 2 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단으로 출력하고, 상기 궤환수단을 통해 궤환된 비선형신호를 위상이 반전된 상태로 증폭하여 상기 출력단으로 출력하여, 상기 출력단에서 비선형신호가 상쇄되도록 하는 증폭수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 단말기 등에 송수신되는 소신호의 선형성을 향상시키는데 이용됨.

Description

소신호 선형화 장치
본 발명은 단말기 등의 송수신단에 이용되는 소신호 선형화 장치에 관한 것으로서, 특히 단말기 등에 송수신되는 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 관한 것이다.
도 1은 일반적인 전치왜곡 방식을 이용한 선형화 장치의 블록도이다.
도 1에 도시된 바와 같이, 일반적인 전치왜곡 방식을 이용한 선형화 장치는, 신호 분배기(110)와, 3차 왜곡 신호 발생기(120)와, 진폭 및 위상 조절기(130)와, 신호 결합기(140)를 구비한다.
상기한 바와 같은 구조를 갖는 전치왜곡 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
신호 분배기(110)가 외부로부터 수신된 입력신호를 반으로 나누어 하나의 신호는 변화시키지 않고 그대로 신호 결합기(140)로 전달하고, 나머지 신호는 3차 왜곡 신호 발생기(120)를 통하여 3차 왜곡 신호가 발생되는 진폭 및 위상 조절기(140)를 통하여 3차 왜곡 신호의 크기 및 위상이 조절되어 신호 결합기(140)에서 신호가 결합되면서 3차 왜곡 신호의 상쇄가 일어나도록 하여 왜곡신호를 제거한다.
도 2는 일반적인 피드포워드 방식을 이용한 선형화 장치의 블록 구성도이다.
도 2에 도시된 바와 같이, 일반적인 피드포워드 방식을 이용한 선형화 장치는, 신호 분배기(210)와, 제 1 증폭기(220)와, 방향성 결합기(230)와, 감산기(240)와, 제 2 증폭기(250)와, 가산기(260)를 구비한다.
상기한 바와 같은 구조를 갖는 일반적인 피드포워드 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
신호 분배기(210)가 외부로부터 수신된 신호를 반으로 나누어 제 1 증폭기(220)와 감산기(240)로 분배하면, 제 1 증폭기(220)는 전달된 신호를 충분한 신호로 증폭하여 방향성 결합기(230)로 출력한다. 이때, 증폭 과정에서 신호가 왜곡되어, 제 1 증폭기(220)로부터 출력된 신호에는 왜곡된 신호가 포함되어 출력된다. 이렇게, 제 1 증폭기(220)로부터 출력된 증폭신호와 왜곡신호는 방향성 결합기(230)를 통해 감산기(240)와 가산기(260)로 전달된다.
이어서, 감산기(240)는 신호 분배기(210)로부터 전달된 신호에서 제 1 증폭기(220)로부터 출력된 증폭신호와 왜곡신호를 감산하게 되는데, 이때 감산 과정을 통해 신호 분배기(210)로부터 전달된 신호와 상기 증폭신호는 제거되고, 감산기(240)에 의해 반전된 상기 왜곡신호는 제 2 증폭기(250)를 통해 증폭되어 가산기(260)로 전달된다.
이어서, 가산기(260)는 제 1 증폭기(220)로부터 출력된 증폭신호 및 왜곡신호와 제 2 증폭기(250)를 통해 증폭되어 전달된 상기 반전된 왜곡신호를 가산하게 되는데, 이때 제 1 증폭기(220)로부터 출력된 왜곡신호와 감산기(240)를 통해 반전된 왜곡신호는 서로 상쇄되어 제거되고, 제 1 증폭기(220)를 통해 증폭된 신호만이 외부로로 출력된다.
예를 들어, 신호 분배기(210)로부터 신호"a"가 제 1 증폭기(220)와 감산기(240)로 전달되었다고 가정하면, 제 1 증폭기(220)는 증폭신호"a"와 왜곡신호"b"를 출력하고, 감산기(240)는 신호a에서 증폭신호"a"와 왜곡신호"b"를 감산하여 신호"a"와 증폭신호"a"는 제거시키고 반전된 왜곡신호"-b"를 출력한다. 이어서, 가산기(260)는 제 1 증폭기(220)로부터 출력된 증폭신호"a" 및 왜곡신호"b"와 제 1 감산기(240)로부터 출력된 반전된 왜곡신호"-b"를 가산하여, 왜곡신호"b"와 반전된 왜곡신호"-b"는 상쇄시켜 제거시키고, 증폭신호"a"만을 외부로 출력한다.
도 3은 일반적인 피드백 방식을 이용한 선형화 장치의 블록도이다.
도 3에 나타낸 바와 같이, 일반적인 피드백 방식을 이용한 선형화 장치는, 제 1 증폭기(310)와, 방향성 결합기(320)와, 진폭 및 위상 조절기(330)와, 여파기(340)와, 제 2 증폭기(350)를 구비한다.
상기한 바와 같은 구조를 갖는 피드백 방식을 이용한 선형화 장치의 동작을 설명하면 다음과 같다.
제 1 증폭기(310)는 외부로부터 입력된 신호를 충분한 신호로 증폭시켜 방향성 결합기(320)로 전달하게 되는데, 이때 제 1 증폭기(310)는 입력된 신호를 증폭시킨 증폭신호와 증폭 과정에서 발생된 왜곡신호를 출력한다.
이렇게, 제 1 증폭기(310)로부터 출력된 증폭신호와 왜곡신호는 방향성 결합기(320)를 통해 제 2 증폭기(350)로 전달된 다음, 제 2 증폭기(350)에 의해 증폭되어 진폭 및 위상 조절기(330)로 전달된다. 이어, 진폭 및 위상 조절기(330)는 상기 증폭신호의 진폭과 위상을 적절하게 조절하여 주고, 상기 왜곡신호의 위상을 반전시켜 여파기(340)로 전달한다.
이어서, 여파기(340)가 전달된 상기 증폭신호와 위상이 반전된 상기 왜곡신호를 필터링하여 제 1 증폭기(310)로 전달하면, 제 1 증폭기(310)는 여파기(340)로부터 전달된 증폭신호를 증폭시켜 방향성 결합기(320)를 통해 외부로 출력한다. 이때, 제 1 증폭기(310)의 증폭 과정에서 발생되는 왜곡신호는 여파기(340)로부터 전달된 위상이 반전된 왜곡신호에 의해 상쇄되어 제거된다.
이와 같이, 피드백 과정을 통해 반전시킨 왜곡신호를 이용하여, 왜곡신호를 상쇄시키게 된다.
그러나, 상기와 같이 선형화 장치를 설계할 경우에, 회로 구조가 대단히 복잡해지고 점유면적인 너무 커져, 기지국용으로는 사용할 수 있으나, 소형, 저전력 및 고효율의 단말기 등에는 사용할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 능동소자 및 수동소자를 이용하여 증폭된 소신호의 비선형 성분과 반대 위상을 갖는 비선형신호를 발생시켜, 증폭된 소신호의 비선형 성분을 제거하므로써, 소신호의 선형성을 향상시킬 수 있는 소신호 선형화 장치를 제공하는데 그 목적이 있다.
도 1은 일반적인 전치왜곡 방식을 이용한 선형화 장치의 블록도.
도 2는 일반적인 피드포워드 방식을 이용한 선형화 장치의 블록도.
도 3은 일반적인 피드백 방식을 이용한 선형화 장치의 블록도.
도 4는 본 발명에 이용되는 NMOS 트랜지스터의 예시도.
도 5는 도 4의 NMOS 트랜지스터의 동작 특성도.
도 6은 본 발명에 따른 소신호 선형화 장치의 일실시예 회로도.
도 7은 본 발명에 따른 소신호 선형화 장치의 다른 실시예 회로도.
도 8은 도 6 및 도 7의 소신호 선형화 장치의 동작 특성도.
* 도면의 주요 부분에 대한 부호의 설명 *
610: 제 1 직류신호 차단부 620: 제 2 직류신호 차단부
630: 증폭부 640: 제 1 입력신호 누설방지부
650: 비선형신호 상쇄부 660: 제 2 입력신호 누설방지부
670, 690: 부하 680: 궤환부
이와 같은 목적을 달성하기 위한 본 발명은, 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 있어서, 외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 비선형신호를 출력하는 적어도 하나의 비선형신호 발생수단; 상기 적어도 하나의 비선형신호 발생수단으로부터 전달된 비선형신호를 궤환하기 위한 궤환수단; 및 외부로부터 문턱전압 보다 큰 제 2 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단으로 출력하고, 상기 궤환수단을 통해 궤환된 비선형신호를 위상이 반전된 상태로 증폭하여 상기 출력단으로 출력하여, 상기 출력단에서 비선형신호가 상쇄되도록 하는 증폭수단을 포함한다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4는 본 발명에 이용되는 NMOS 트랜지스터의 예시도로서, NMOS 트랜지스터(410)의 게이트에는 입력신호(Vin)가 인가되고, NMOS 트랜지스터(410)의 드레인에는 전원(VDD)이 인가되며, NMOS 트랜지스터(410)의 드레인과 전원(VDD) 사이에는 부하(420)가 접속되며, NMOS 트랜지스터(410)의 소오스는 접지에 접속된다.
상기와 같은 구조를 갖는 본 발명에 이용되는 NMOS 트랜지스터의 동작을 설명하면 다음과 같다.
NMOS 트랜지스터(410)의 게이트에 문턱전압 이상의 입력신호(Vin)가 인가되면, NMOS 트랜지스터(410)가 턴온되어 전원(VDD)으로부터 인가된 전류(Ids)는 NMOS 트랜지스터(410)의 드레인을 통해 소오스로 흐른다.
상기와 같이 동작하는 NMOS 트랜지스터의 동작 특성을 수식을 이용하여 설명하면 다음과 같다.
여기서, g1, g2및 g3은 트랜스콘덕턴스의 비선형 성분이며, gds1, gds2및 gds3은 출력 콘덕턴스의 비선형 성분이고, m11, m12및 m21은 신호 혼합의 편미분과 관계된 입출력의 혼합신호이다. 그리고, 상기 [수식 1]의 모든 계수는 바이어스에 강하게 의존하며, 만일 동작 주파수는 캐패시턴스의 비선형성의 영향이 크지 않을 만큼 낮으며 입력주파수가 각각 ω1및 ω2인 2개의 입력 톤 신호의 크기가 같다고 하면, 출력단에서의 전류의 3차 왜곡 신호는 전압이득 (Av)의 지수전개 다항식(polynomial)에 비례한다. 이것은, 다음 [수학식 2]와 같다.
ids(2ω1-ω2) ∝ RLeff·vin(ω1)3(g3/3! · vgs(t)3+ m12· Av+ m21· Av 2+ gds3/3! · Av 3)
여기서, Av= g1· RLeff이고, RLeff= RL/(1+RL·gds1) 이다.
상기 [수학식 2]의 항 중에서 포화영역에서는 출력 콘덕턴스의 3차 비선형 성분인 gds3을 무시 할 수 있으며, 저전력형 집적회로에서는 소비전류를 작게 하기 위하여 게이트 전압이 높지 않아야 하고 전압이득이 크지 않으므로, 출력단에서의 전류의 3차 왜곡 신호는 g3의 크기에 의하여 주로 결정된다.
도 5는 도 4의 NMOS 트랜지스터의 동작 특성도이다.
도 5에 도시된 바와 같이, 문턱전압(Vth) 이상에서는 g3의 크기는 게이트 전압이 커질수록 작아지므로 선형성이 증가함을 알 수 있으나, 저전력형 집적회로에서는 전원전압과 사용할 수 있는 전류의 양이 전지에 의하여 제한되며, 무선 주파수용 집적회로에서는 집적소자에 의한 정합도 가능하여야 하므로, NMOS 트랜지스터의 최소 크기와 게이트에 부가할 수 있는 전압의 최대 크기가 제한되어 선형성을 무제한으로 향상 시킬 수는 없다.
그리고, 궤환을 이용하여 3차 왜곡 신호를 상쇄하고자 할 경우에는, 2차 고조파(2ω1, 2ω2)와 3차 왜곡 신호(2ω1-ω2, 2ω2-ω1)의 두 가지 주파수 성분이 가능하다. 또한, 출력단의 2차 고조파를 입력단으로 궤환을 할 경우에는, 2차 고조파 신호의 주파수가 입력신호의 두 배가 되므로 부가되는 궤환회로가 입력단에서 입력신호의 증폭에 원하지 않는 영향을 주지 않도록 궤환회로를 꾸미기에 유리하다.
그러나, 입력단으로 궤환된 2차 고조파(2ω1, 2ω2)가 입력되는 본래의 신호(ω1, ω2)와 혼합되어 출력되는 3차 왜곡 신호는 그 계수가 g2(궤환전 2차 고조파 생성) x g2(궤환후 통신 신호와 혼합)인 4차 항이므로, 원래의 3차 왜곡 신호의 계수인 g3에 비하여 일반적으로 훨씬 작다. 따라서, 2차 고조파의 궤환시에 상당한 이득을 필요로 하며, 이는 능동소자를 이용하여 증폭을 해야 하므로 부가되는 회로 및 전력소모가 커질 수 있는 단점이 있다.
3차 왜곡 신호(2ω1-ω2, 2ω2-ω1)의 궤환을 이용하는 경우에, 일반적인 시스템에서는 3차 왜곡 신호의 주파수가 통신 신호의 주파수(ω1, ω2)와 거의 비슷하므로, 2차 고조파 궤환의 경우와는 달리 주파수 선택성이 없다. 따라서, 궤환시에 3차 왜곡 신호의 궤환 뿐만 아니라, 통신 신호의 궤환이 동시에 일어나므로 궤환의 위상이나 크기에 따라 원하지 않는 통신신호와의 간섭이 일어나게 된다. 이에 따라, 상기한 바와 같이 기존의 방법에서는 복잡한 부가적인 회로가 필요하였다.
그러나, 도 5의 ΔV3-1과 ΔV3-2의 게이트 전압 영역에서 선형이득 g1이 작으면서, 도 5의 보통 동작점(NOP : Normal Operation Point)보다 전류 소모가 적고 g3의 크기가 크다. 이것은, 게이트 전압 영역에서 근사적으로 통신 신호(ω1, ω2)의 크기가 작으므로, 원하지 않는 궤환을 피하면서 3차 왜곡 신호만의 궤환을 이룰 수 있다는 것을 뜻한다.
그리고, 도 5의 ΔV3-1과 ΔV3-2의 게이트 전압 영역에서 g3의 부호가 반대이다. 따라서, ΔV3-1과 ΔV3-2의 게이트 전압 영역에서 궤환시의 위상이 180도만큼 이동되어야 하므로 궤환시 사용하는 기법이 다르게 된다. 일반적으로, NMOS 트랜지스터의 가장 간단한 궤환으로는 전류-직렬 궤환과 전압-병렬 궤환이 있다. 소오스단에 직렬로 임피던스 성분을 달아서 궤환을 이루게 하는 전류-직렬 궤환의 경우에는, 출력단으로의 궤환 효과가 크나, 입력단으로의 궤환시 궤환의 결과를 예측하기 어려우며 신호의 감쇄가 심하여 3차 신호의 상쇄를 일으킬 만큼 충분한 궤환을 얻기가 힘들다. 또한, NMOS 트랜지스터의 드레인단의 부하에서 입력단으로 궤환을 주는 전압-병렬 궤환은 3차 고조파 신호의 상쇄를 위해서는 ΔV3-1의 게이트 전압 영역에서는 궤환시에 위상을 180도 바꾸어 주어야 하므로 180도 위상 변환기가 필요하고, 위상 변환이 필요없는 ΔV3-2의 게이트 전압 영역의 궤환에 비하여 부가되는 회로가 복잡하다. ΔV3-1의 게이트 전압 영역의 궤환시 ΔV3-2의 게이트 전압 영역의 궤환에 비하여 g3의 크기가 크고 게이트 전압이 낮으므로, 부가되는 전력 소모가 적은 장점이 있으나 게이트 전압의 영역이 후자에 비하여 좁으므로 회로의 구현시에 목표와 벗어날 확률이 더 커질 수 있는 단점이 있다.
도 6은 본 발명에 따른 소신호 선형화 장치의 일실시예 회로도이다.
도 6에 도시된 바와 같이, 본 발명의 소신호 선형화 장치는, 입력단(IN)에 연결된 제 1 및 제 2 직류신호 차단부(610, 620)와, 입력단이 제 1 직류신호 차단부(610)에 연결된 증폭부(630)와, 일측단에 직류 바이어스(VGG1)가 인가되고 타측단이 증폭부(630)의 입력단에 연결된 제 1 입력신호 누설방지부(640)와, 증폭부(630)에 병렬 연결되고 입력단이 제 2 직류신호 차단부(620)에 연결된 비선형신호 발생부(650)와, 일측단에 직류 바이어스(VGG2)가 인가되고 타측단이 비선형신호 발생부(650)의 입력단에 연결된 제 2 입력신호 누설방지부(660)와, 전원(VDD)과 출력단(OUT) 사이에 연결된 부하(670)와, 증폭부(630)의 입력단과 비선형신호 발생부(650)의 출력단 사이에 연결된 궤환부(680)와, 전원(VDD)과 비선형신호 발생부(650)의 출력단 사이에 연결된 부하(690)를 구비한다.
제 1 직류신호 차단부(610)는 일측단이 입력단(IN)에 연결되고 타측단이 증폭부(630)의 입력단에 연결되고, 입력단을 통해 입력된 소신호의 직류성분을 차단하고 교류성분만을 증폭부(630)로 전달하는 커패시터(C1)로 구성된다.
제 2 직류신호 차단부(620)는 일측단이 입력단(IN)에 연결되고 타측단이 비선형신호 발생부(650)의 입력단에 연결되고, 입력단(IN)을 통해 입력된 소신호의 직류성분을 차단하고 교류성분만을 비선형신호 발생부(650)로 전달하는 커패시터(C2)로 이루어진다.
증폭부(630)는 게이트가 제 1 직류신호 차단부(610)의 커패시터(C1)와 제 1 입력신호 누설방지부(640)에 연결되고, 드레인이 부하(670)와 출력단(OUT)에 연결되며, 소오스가 접지에 연결된 비선형 능동소자인 NMOS 트랜지스터(631)로 구비된다. 여기서, NMOS 트랜지스터(631)의 게이트에 인가되는 직류바이어스(VGG1)는 NMOS 트랜지스터(631)의 문턱전압보다 크다.
제 1 입력신호 누설방지부(640)는 직류 바이어스(VGG1)가 증폭부(630)의 NMOS 트랜지스터(631)의 게이트에 인가되도록 하며, 저항 또는 인덕터 등으로 구성된다.
비선형신호 발생부(650)는 게이트가 제 2 직류신호 차단부(620)의 커패시터(C2)와 제 2 입력신호 누설방지부(660)에 연결되고, 드레인이 증폭부(630)의 NMOS 트랜지스터(631)의 드레인에 공통 접속되고, 소오스가 접지에 연결된 비선형 능동소자인 NMOS 트랜지스터(651)로 구성된다. 이때, NMOS 트랜지스터(651)의 게이트에는 문턱전압 보다 높은 직류바이어스(VGG2)가 인가된다.
제 2 입력신호 누설방지부(660)는 직류 바이어스(VGG2)가 비선형신호 발생부(650)의 NMOS 트랜지스터(651)의 게이트에 인가되도록 하며, 저항 또는 인덕터 등으로 구성된다.
궤환부(680)는 비선형신호 발생부(650)의 NMOS 트랜지스터(651)의 드레인과 증폭부(630)의 NMOS 트랜지스터(631)의 게이트 사이에 순차적으로 직렬 연결된 가변저항(681) 및 커패시터(682)로 구성된단. 여기서, 가변저항(681)을 사용하는 이유는, 증폭부(630)로 궤환되는 비선형신호의 크기를 적절하게 조절하여 주기 위한 것이다. 물론, 비선형신호 발생부(650)로부터 발생된 비선형신호의 크기를 정확히 알 수 있으면, 가변저항(681)을 사용하지 않고 특정 크기의 저항을 사용하여, 원하는 크기의 비선형신호를 증폭부(630)로 궤환시킬 수 있다.
상기와 같은 구조를 갖는 본 발명의 소신호 선형화 장치의 동작을 상세하게 설명하면 다음과 같다.
입력단(IN)을 통해 입력신호(소신호)가 입력되면, 제 1 및 제 2 직류신호 차단부(610, 620)의 커패시터(C1, C2)는 입력신호의 직류신호는 차단하고 교류신호만을 증폭부(630)의 NMOS 트랜지스터(631)와 비선형신호 발생부(650)의 NMOS 트랜지스터(651)의 게이트로 인가한다. 이때, 제 1 및 제 2 입력신호 누설방지부(640, 660)는 NMOS 트랜지스터(631, 651)의 게이트에 인가되는 입력신호의 누설을 방지하여 준다.
이어서, 증폭부(630)는 직류바이어스(VGG1)를 인가받아, 입력신호를 증폭시켜 출력단으로 출력한다. 여기서, 증폭부(630)로부터 출력단으로 출력된 증폭신호는 선형신호와 비선형신호 성분을 모두 갖는다.
또한, 비선형신호 발생부(650)는 직류바이어스(VGG2)를 인가받아, 증폭부(630)로부터 출력된 비선형신호와 동일한 위상을 갖는 비선형신호를 궤환부(680)의 입력단으로 출력하고, 이 비선형신호는 궤환부(680)를 통해 증폭부(630)의 NMOS 트랜지스터(631)의 게이트로 궤환된다. 이렇게, 궤환된 비선형신호는 증폭부(630)를 통해 위상이 반전된 상태로 증폭되어 출력단으로 출력된 다음, 이 위상이 반전된 비선형신호는 증폭부(630)로부터 출력된 증폭신호의 비선형신호 성분을 상쇄시킨다.
따라서, 본 발명의 소신호 선형화 장치는, 입력단(IN)을 통해 입력된 소신호중에서 선형신호만을 증폭시켜 출력단(OUT)을 통해 출력하게 된다.
참고적으로 설명하면, 증폭부(630)로부터 출력된 증폭신호는 선형신호 성분인 1차 신호와 비선형신호 성분인 2차 및 3차 왜곡신호를 갖는다. 여기서, 비선형신호 성분의 2차 왜곡신호는 일반적으로 이용하는 통신에 크게 방해를 주지 않지만, 비선형신호 성분의 3차 왜곡신호는 일반적으로 이용하는 통신에 크게 방해를 주고 있다. 따라서, 본 발명은 비선형신호 발생부(630)를 이용하여 3차 왜곡신호를 갖는 비선형신호를 발생시킨 다음, 이 3차 왜곡신호의 위상을 증폭부(630)를 통해 반전시키고, 이 위상이 반전된 3차 왜곡신호를 이용하여 증폭부(630)로부터 출력된 증폭신호의 비선형신호 성분중에 3차 왜곡신호를 상쇄시킨다.
도 7은 본 발명에 따른 소신호 선형화 장치의 다른 실시예 회로도로서, 도 6의 비선형신호 발생부(650)와 병렬 연결되며, 출력단이 궤환부(680)의 입력단에 연결된 비선형신호 발생부(710)를 부착하여, 본 발명의 소신호 선형화 장치를 구성하였다.
물론, 본 발명의 다른 실시예에 따른 소신호 선형화 장치는, 도 6과 동일 구성을 갖으면서, 비선형신호 발생부(650)에 병렬 연결된 비선형신호 발생부(710)와, 입력단(IN)과 비선형신호 발생부(710) 사이에 연결된 제 3 직류신호 차단부(720)와, 직류바이어스(VGG3)를 비선형신호 발생부(710)로 인가하며, 비선형신호 발생부(710)에 연결된 제 3 입력신호 누설방지부(730)를 더 구비한다.
비선형신호 발생부(710)는 드레인에 부착된 출력단이 궤환부(680)의 입력단에 연결되고, 게이트가 제 3 직류신호 차단부(720)의 출력단과 제 3 입력신호 누설방지부(730)에 공통 연결되고, 소오스가 접지에 연결된 NMOS 트랜지스터(711)로 이루어진다.
제 3 직류신호 차단부(720)는 일측단이 입력단(IN)에 연결되고, 타측단이 NMOS 트랜지스터(711)의 게이트와 제 3 입력신호 누설방지부(730)에 공통 연결된 커패시터(C3)로 구성된다.
제 3 입력신호 누설방지부(730)는 저항 또는 인덕터 등으로 구성된다.
도 7에 도시된 본 발명의 다른 실시예에 따른 소신호 선형화 장치의 동작은 도 6에 도시된 소신호 선형화 장치의 동작과 거의 유사하므로, 이에 대한 상세한 동작은 생략한다.
도 7에 도시된 바와 같이, 본 발명의 소신호 선형화 장치를 구성하면, 비록 점유 면적은 커지지만, 비선형신호를 상쇄시키기 위한 영역이 넓어지게 되어 선형성을 보다 더 향상시킬 수 있다.
한편, 본 발명의 소신호 선형화 장치의 비선형신호 발생부의 NMOS 트랜지스터는, 도 7에 도시된 바와 같은 순서에 따라, 계속하여 연결할 수 있다.
도 8은 도 4의 NMOS 트랜지스터의 동작 특성에 대하여, 도 6 및 도 7의 소신호 선형화 장치의 개선된 동작 특성을 비교한 시뮬레이션의 결과이다.
도 8에 도시된 바와 같이, (A)는 도 6의 본 발명의 일실시예에 따른 소신호 선형화 장치의 동작 특성이고, (B)는 도 7의 본 발명의 다른 실시예에 따른 소신호 선형화 장치의 동작 특성이다.
도 6 및 도 7의 NMOS 트랜지스터(631)의 크기는 도 4의 NMOS 트랜지스터(410)의 크기와 같고, NMOS 트랜지스터(631)의 게이트 전압이 도 5의 보통 동작점(NOP)과 같다.
도 7의 소신호 선형화 장치는 도 6의 소신호 선형화 장치의 문제점인 3차 왜곡 신호가 과대 상쇄되어 (A)가 개선되는 영역이 분리되는 점을 보완 한 것으로서, 개선된 (B)의 영역은 NMOS 트랜지스터(631)만을 사용할 때와 비교하여 개선 됨을 알 수 있다. 즉, 도 7의 소신호 선형화 장치는 도 6의 소신호 선형화 장치와 비교하여 출력값이 3dB 이상이 되는 게이트 전압 영역이 약간 증가하였고, 증가한 값들이 균등 함을 알 수 있다. 그리고, (A)와 (B)가 3dB 이상 개선되는 점에서 전력 소모의 증가는 10% 이하이므로 추가되는 전력소모는 무시할 수 있는 수준이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, 비선형신호 발생부(650)로부터 발생된 비선형신호를 궤환부(680)를 통해 증폭부(630)로 궤환시킨 다음, 이 비선형신호의 위상이 증폭부(630)를 통해 증폭된 소신호의 비선형 성분과 반대 위상을 갖도록 증폭하여, 증폭된 소신호의 비선형 성분을 제거하므로써, 선형성을 향상시키고, 또한 최소한의 비선형 능동소자를 이용하여 구조를 간단하게 하므로써, 소형, 저전력 및 고효율의 단말기 등에 다양하게 이용할 수 있다.

Claims (9)

  1. 소신호의 선형성을 향상시켜 주기 위한 소신호 선형화 장치에 있어서,
    외부로부터 문턱전압 보다 큰 제 1 직류 바이어스를 인가받아 비선형신호를 출력하는 적어도 하나의 비선형신호 발생수단;
    상기 적어도 하나의 비선형신호 발생수단으로부터 전달된 비선형신호를 궤환하기 위한 궤환수단; 및
    외부로부터 문턱전압 보다 큰 제 2 직류 바이어스를 인가받아 직류신호가 제거된 입력신호를 증폭하여 출력단으로 출력하고, 상기 궤환수단을 통해 궤환된 비선형신호를 위상이 반전된 상태로 증폭하여 상기 출력단으로 출력하여, 상기 출력단에서 비선형신호가 상쇄되도록 하는 증폭수단
    을 포함하여 이루어진 소신호 선형화 장치.
  2. 제 1 항에 있어서,
    상기 증폭수단은,
    상기 입력신호의 직류신호를 차단하고 교류신호만을 전달하기 위한 제 1 직류신호 차단수단;
    상기 제 2 직류 바이어스를 전달하고, 상기 제 1 직류신호 차단수단으로부터 출력된 신호의 누설을 방지하기 위한 제 1 입력신호 누설방지수단; 및
    상기 제 1 입력신호 누설방지수단으로부터 상기 제 2 직류 바이어스를 인가받아, 상기 제 1 직류신호 차단수단을 통해 전달되는 입력신호를 증폭하여 상기 출력단을 통해 출력하는 증폭부
    를 포함하여 이루어진 소신호 선형화 장치.
  3. 제 2 항에 있어서,
    상기 증폭부는,
    소오스는 접지에 연결되며, 게이트가 상기 제 1 직류신호 차단수단 및 제 1 입력신호 누설방지수단에 연결되고, 드레인이 상기 출력단에 연결되며, 상기 제 1 입력신호 누설방지수단으로부터 상기 제 2 직류 바이어스를 인가받아, 상기 제 1 직류신호 차단수단으로부터 입력되는 신호를 증폭하여 상기 출력단을 통해 출력하는 제 1 NMOS 트랜지스터
    를 포함하여 이루어진 소신호 선형화 장치.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 적어도 하나의 비선형신호 발생수단은,
    상기 증폭수단에 각각 병렬 연결된 제 1 및 제 2 비선형신호 발생수단
    을 포함하여 이루어진 소신호 선형화 장치.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 비선형신호 발생수단은 각각,
    상기 입력신호의 직류신호를 차단하고 교류신호만을 전달하기 위한 제 2 직류신호 차단수단;
    상기 제 1 직류 바이어스를 전달하고, 상기 제 2 직류신호 차단수단으로부터 출력된 신호의 누설을 방지하기 위한 제 2 입력신호 누설방지수단; 및
    상기 제 2 입력신호 누설방지수단으로부터 상기 제 1 직류 바이어스를 인가받아, 상기 증폭수단으로부터 출력된 증폭신호의 비선형신호와 동일한 위상을 갖는 비선형신호를 상기 궤환수단으로 출력하는 비선형신호 발생부
    를 포함하여 이루어진 소신호 선형화 장치.
  6. 제 5 항에 있어서,
    상기 비선형신호 발생부는,
    소오스는 접지에 연결되고, 게이트가 상기 제 2 직류신호 차단수단 및 제 2 입력신호 누설방지수단에 연결되며, 드레인에 연결된 출력단이 상기 궤환수단에 연결되고, 상기 제 2 입력신호 누설방지수단으로부터 상기 제 1 직류 바이어스를 인가받아, 상기 증폭수단으로부터 출력된 증폭신호의 비선형신호와 동일한 위상을 갖는 비선형신호를 상기 궤환수단으로 출력하는 제 2 NMOS 트랜지스터
    를 포함하여 이루어진 소신호 선형화 장치.
  7. 제 6 항에 있어서,
    상기 제 1 직류신호 차단수단은,
    일측단이 상기 입력단에 연결되고 타측단이 상기 제 1 NMOS 트랜지스터의 게이트에 연결된 제 1 커패시터
    를 포함하여 이루어진 소신호 선형화 장치.
  8. 제 7 항에 있어서,
    상기 제 2 직류신호 차단수단은,
    일측단이 상기 입력단에 연결되고 타측단이 상기 제 2 NMOS 트랜지스터의 게이트에 연결된 제 2 커패시터
    를 포함하여 이루어진 소신호 선형화 장치.
  9. 제 8 항에 있어서,
    상기 제 1 및 제 2 입력신호 누설방지수단은 각각,
    저항 또는 인덕터로 구성되는 것을 특징으로하는 소신호 선형화 장치.
KR1019980018711A 1998-05-23 1998-05-23 소신호선형화장치 KR100296146B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980018711A KR100296146B1 (ko) 1998-05-23 1998-05-23 소신호선형화장치
US09/164,358 US6081159A (en) 1998-05-23 1998-10-01 Apparatus for improving linearity of small signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018711A KR100296146B1 (ko) 1998-05-23 1998-05-23 소신호선형화장치

Publications (2)

Publication Number Publication Date
KR19990085977A true KR19990085977A (ko) 1999-12-15
KR100296146B1 KR100296146B1 (ko) 2001-08-07

Family

ID=19537678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018711A KR100296146B1 (ko) 1998-05-23 1998-05-23 소신호선형화장치

Country Status (2)

Country Link
US (1) US6081159A (ko)
KR (1) KR100296146B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244252A (ja) * 1999-02-24 2000-09-08 Kokusai Electric Co Ltd 歪み補償装置
US6625238B2 (en) * 2000-03-29 2003-09-23 Sony Corporation Low power and high linearity receivers with reactively biased front ends
JP2006521748A (ja) * 2003-03-28 2006-09-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 増幅器における帰還キャパシタンスの中和
US7508249B2 (en) * 2005-07-27 2009-03-24 Analog Devices, Inc. Distributed transistor structure for high linearity active CATV power splitter
WO2007042850A1 (en) 2005-10-12 2007-04-19 Acco Insulated gate field-effet transistor having a dummy gate
US7884317B2 (en) * 2007-01-03 2011-02-08 Leco Corporation Base line restoration circuit
US7750734B2 (en) * 2007-03-23 2010-07-06 Analog Devices, Inc. Apparatus and methods for amplifiers
US7679448B1 (en) * 2007-08-30 2010-03-16 Pmc-Sierra, Inc. Continuous wave based bias method and apparatus for minimizing MOS transistor distortion
US7969243B2 (en) 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US8456237B2 (en) * 2011-03-23 2013-06-04 Integrated Device Technology, Inc. Low noise variable gain amplifier utilizing variable feedback techniques with constant input/output impedance
KR101565663B1 (ko) * 2013-12-30 2015-11-03 삼성전기주식회사 전력 증폭기
WO2018137244A1 (en) * 2017-01-26 2018-08-02 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for improving efficiency of power amplifier
US10277173B1 (en) * 2017-11-17 2019-04-30 Qualcomm Incorporated Amplifier linearizer with wide bandwidth
CN112398448B (zh) * 2020-10-30 2021-08-17 锐石创芯（深圳）科技有限公司 射频差分放大电路和射频模组

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011518A (en) * 1975-10-28 1977-03-08 The United States Of America As Represented By The Secretary Of The Navy Microwave GaAs FET amplifier circuit
US4438410A (en) * 1981-09-29 1984-03-20 Variable gain amplifier
US5315265A (en) * 1992-12-11 1994-05-24 Spectrian, Inc. Low intermodulation distortion FET amplifier using parasitic resonant matching

Also Published As

Publication number Publication date
KR100296146B1 (ko) 2001-08-07
US6081159A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
US6943628B2 (en) Methods and apparatus for substantially reducing nonlinear distortion
KR100296146B1 (ko) 소신호선형화장치
CN101904091B (zh) 低噪声和低输入电容的差动修正型导数叠加低噪声放大器
US5786728A (en) Cuber based predistortion circuit and mobile station using the same
JP5323402B2 (ja) 電子デバイスを線形化するための回路
KR20090093319A (ko) 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기
KR20100024179A (ko) 캐스코드 구조의 증폭기
CN111884605B (zh) 一种差分运算放大器
US12052004B2 (en) Radio frequency power amplifier system and method of linearizing an output signal thereof
JP2002064340A (ja) 高周波電力増幅器
KR100260815B1 (ko) 소신호 선형화 장치
US7978011B1 (en) Systems and methods for mitigating distortion in single-ended amplifiers
US20050095991A1 (en) Mobility proportion current generator, and bias generator and amplifier using the same
KR101374855B1 (ko) 증폭기에서의 고조파 및 혼변조 왜곡제거 장치 및 방법
KR20010014502A (ko) 전력 증폭기를 포함하는 전자 장치
US3614644A (en) Amplifier apparatus with distortion compensation
JP2001292039A (ja) 前置歪補償回路および電力増幅装置
WO2004107562A1 (en) Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities
JP3495283B2 (ja) フィードフォワード型増幅器及びこれを用いた無線通信装置
JP2001203547A (ja) 歪補償装置及び増幅装置
JPH08340220A (ja) 半導体増幅器
KR19990065743A (ko) 다중 피드백 구조를 갖는 선형 전력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 17