JPH0329408A

JPH0329408A - 双安定回路

Info

Publication number: JPH0329408A
Application number: JP1163254A
Authority: JP
Inventors: Kimitoshi Niratsuka; 公利韮塚; Kazuhiko Kikuchi; 和彦菊地
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1989-06-26
Filing date: 1989-06-26
Publication date: 1991-02-07
Anticipated expiration: 2010-11-22
Also published as: JPH07109978B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（概要）２つある安定状態のうち電源投入時の安定状態を設定で
きる双安定回路に関し、電源電圧が変動してもスレッショルドレベルを安定にす
ることを目的とし、エミツタが共通の定電流源に接続された第１及び第２の
トランジスタと、該第１のトランジスタのベースに接続
された入力端子と、該第１のトランジスタのコレクタと
電源端子との間に接続され、該第１のトランジスタのコ
レクタ電流と略等しいＭＦｌａを出力するカレントミラ
ー回路と、該カレントミラー回路の出力電流に応じた電
圧を発生し、該電圧で該第１のトランジスタをベースバ
イアスする電圧降下手段と、該第２のトランジスタのベ
ースに接続された基準電圧源とを有し、前記入力端子の
八力信弓の論理レベルに応じて前記第１及び第２のトラ
ンジスタの少なくとも一方のコレクタ側より出力を取り
出すよう構成する。

（産業上の利用分野）本発明は双安定回路に係り、特に２つある安定状態のう
ち電源投入時の安定状態を設定できる双安定回路に関す
る。

双安定回路《双安定マルチバイブレータ〉は、安定状態
が２つあるが、一般に電源投入時はそのどちら側の安定
状態になるか不定である。そこで、電源投入時に２つあ
る安定状態のうち予め定めた方の安定状態にする初期状
態の設定が行なわれるが、電源投入後の電源電圧の変動
に対しても所定の安定状態が得られるようにする必要が
ある。

〔従来の技術〕

第６図は従来の双安定回路の一例の回路図を示す。同図
中、Ｑａ及びＱｂは各々ＮＰＮトランジスタで、各々エ
ミッタが接地され、また各々のトランジスタのベースが
他方のトランジスタのコレクタに接綺されている。また
、Ｒａ　，ＲｃはトランジスタＱａ　，Ｑｂのコレクタ
抵抗、Ｒｄ　，　ＲｂはトランジスタＱａ　，Ｑｂのベ
ースと接地間に接続された抵抗である。

この双安定回路において、電源電圧Ｖｃｃが正常に印加
されており、またトランジスタＱａがオン，トランジス
タＱｂがオフであるものとする。この第１の安定状態に
おいて、トランジスタＱａの」レクタに端子２１を介し
て正のハイレベルの信号が入力されると、トランジスタ
Ｑｂのベース電位が上昇し、Ｑｂのコレクタ電流の増加
によってＱｂのコレクタ電佇が低下し、これによりトラ
ンジスタＱａのベース電位が低下し、よってＱａのコレ
クタ電位が上青するという一連の正帰還動作により、瞬
時にトランジスタＱａがオノ．トランジスタＱｂがオン
となる。この状態は端子２１への信号入力がなくなった
後も保持され、第２の安定状態となっており、このとき
喘子２２にはローレベルの電圧が出力される。

また、上記の第２の安定状態において、端子２２に例え
ば負の電圧を印加したときは、上記と逆の正帰還動作に
より、瞬時にトランジスタＱａがオン，トランジスタＱ
ｂがオフに切替わる。この状態は端子２１の入力信弓が
その後無くなっても保持され、第１の安定状態であり、
このとき端子２２にはハイレベルの電圧が出力される。

この双安定回路において、電源投入時に上記第１及び第
２の安定状態のうち予め定めた一方の安定状態に設定す
る場合、従来は紙抗ＲａとＲｂによる第１の抵抗分圧比
と、抵抗ＲＣとＲｄによる第２の抵抗分圧比とを異なら
せ、オンとすべぎトランジスタのベース電位が高くなる
ように設定している。

例えば、電源投入直後、上記の第１の安定状態に設定す
る場合は、電源電圧ＶＣＣを抵抗ＲＣ及びびＲｄよりな
る回路で分圧した電圧の方が、′ＰＩ源雷圧Ｖｃｃを低
抗Ｒａ及びＲｂよりなる回路で分圧した電圧よりも高く
なるように、上記第１及び第２の抵抗分圧比を設定する
。

〔発明が解決しようとするｙＩ題〕

しかるに、電源投入後、所定の電源電圧Ｖｃｃが印加さ
れている通常の使用時にＪ３いて、例えば電話機用通話
回路のように、電源電圧Ｖｃｃが交換機側から送られ、
その電圧値が交換機からの距離（電話回線の長さ）等の
使用環境によって大きく変動する回路に上記の双安定回
路を使用した場合は、電１ｅｆｆｉ圧ＶＣＣの変動に応
じて論理のスレッショルドレベルが変化してしまい、意
図した所定の動作が行なえず、他の回路とのインタ゛ノ
Ｉ−スが正常にできないという問題があった。

本発明は上記の点に鑑みてなされたもので、電ａｉ電圧
が変動してもスレッショルドレベルを安定にすることが
できる双安定回路を提供することを目的とする。

〔課題を解決するためのｆ段〕第１図は本発明の原理構成図を示す。同図中、Ｑ１及び
Ｑ２は第１及び第２のトランジスタで、各エミッタが定
電流＃ｉ１２に共通に接続されている。１１は入力端子
で、トランジスタＱ１のべ一スに接続されている。

また、トランジスタＱ１のコレクタ側に接続されている
トランジスタＱ３はトランジスタＱ４と共にカレントミ
ラー回路１３を構成している。

１４は電圧降下手段で、カレントミラー回路１３の出力
ＩＰｉｌに応じた電圧を発生し、その電圧で第１のトラ
ンジスタＱ１をベースバイアスする。

更に、１５は基準Ｍ圧源で、第２のトランジスタＱ２の
ベースに接続されている。１６は出力端子で、第２のト
ランジスタＱ２のコレクタ側に接続されている。

なお、第１図では便宜上、出力端子はトランジスタＱ２
のコレクタに接続しているが、出力端子は第１のトラン
ジスタＱ１のコレクタ側に接続してもよい。また、本発
明はトランジスタＱ１及びＱ２はＰＮＰ型とし、トラン
ジスタＱ３及びＱ４はＮＰＮ型とし、かつ、電源Ｖｃｃ
とＧＮＤを反転させた構成も包含することは勿論である
。

（作用）本発明では第１図に示す如く、トランジスタＱ１及びＱ
２のうちトランジスタＱ２だけが基準電圧源１５からの
基準電圧によってベースバイアスされている。従って、
電源投入時には電ｌｌ！電圧Ｖｃｃと共に基準電圧ｖＲ
ＥＦも所定レベルにまで立上がり、トランジスタＱ２を
オンとし、かつ、トランジスタＱ１をオフとする。従っ
て、電源投入直後の初朗状態はトランジスタＱ１がオノ
，トランジスタＱ２がオンの第１の安定状態に設定され
る．，次に入力端子１１に電圧ｖＩＮが人力され、その大きさ
が基準電圧ｖＲ，Ｆに向って上昇すると、トランジスタ
Ｑ１にコレクタ電流が流れ始め、かつ、その値も上冒し
始める。一方、トランジスタＱ１のコレクタ側に接続さ
れているカレントミラー回路１３を構成しているトラン
ジスタＱ３及びＱ４によりトランジスタＱ４のコレクタ
電流ｌ。４はトランジスタＱ３のコレクタ電流、すなわ
ち前記コレクタ電流’ｃｌと略等しい電流が流れる。

このコレクタ電流１ｃ４（＝Ｉｃｌ）は電圧降下手段１
４に供給される。電圧降下千段１４は抵抗又はダイオー
ドであり、入力電流１ｃ４に応じた電圧を発生し、その
発／＋電圧でトランジスタＱ１をベースバイアスする。

従って、トランジスタＱ＋のベース入力電圧ｖ１一上昇
し、それに伴ってコレクタ電流Ｉ，１．Ｉｃ４が上昇す
ると、電圧降下手段１４の発生電圧も上Ｈし、トランジ
スタＱＩのベース電位を更に上昇させるように正帰還動
作が行なわれる。

また、トランジスタＱ１及びＱ２の１ミツタには定電ｉ
ｆｆｌ？Ｉｉｉ１２が接続され、トランジスタＱ１及び
Ｑ２の両エミツタ電流の和が定電２１！ｔ　１　ｏとな
るように構成されているので、上記コレクタ電流’ｃｌ
の上昇に伴ってトランジスタＱ１のエミツタ電流も上昇
するから、トランジスタＱ２のコレク夕電流は減少する
ように動作する。そして、更に入力電圧ＶＩＮを高くし
ていき電圧降下ｆ段１４で発生する電圧がＶＲＥＦを越
えると、トランジスタＱ１がオン．トランジスタＱ２が
オフとなる。その後、入力端子が開放状態になっても、
トランジスタＱ１がオン．トランジスタＱ２がオノの状
態は自己保持される。

従って、上記の入力電圧ＶＩＮが所定値以上のときには
、前記したトランジスタＱ＋がオフ．トランジスタＱ２
がオンの第１の安定状態から、上記のトランジスタＱ＋
がオン．トランジスタ０２力蒐オフの第２の安定状態に
反転する。

また、第２の安定状態にある本発明回路の入力電圧■Ｉ
Ｎを低下させると、トランジスタＱ１の」レクタ電流Ｉ
ｃ１が減少し、それによってトランジスタＱ４のコレク
タ′Ｆｉ流’ｃ４が減少し、電圧降下手段１４によるト
ランジスタＱ１のベースバイアス電圧も減少する。そし
て、トランジスタＱ１のベース電位が基準電圧ｖＲＥＦ
より低くなるような入力電圧ＶＩＮが入力されると、ト
ランジスタＱ１がオフとなり、かつ、トランジスタＱ２
がオンとなる（すなわち、第１の安定状態に再び反転す
る）。

このような動作原理の本発明の双安定回路において、出
力端子１６にはトランジスタＱ１及びＱ２の各ベース人
力電圧の比較結果に基づく信号が得られ、そのスレッシ
］ルドレベルは基準電圧ｖｆｌＥＦであり、電源電圧Ｖ
ｃｃに依存しない。従って、電源電圧Ｖｃｃが大きく変
動した場合、それに伴って基準電圧ＶＲＥＦも変動する
が、その変動は基準電ｆｆ：源１５の定電圧回路構成に
より極めて僅かであるから、本発明では基準電圧ＶＲＥ
Ｆで定まるスレッショルドレベルを安定させることがで
きる。

〔実施例〕

第２図は本発明の第１実施例の回路図を示す。

同図中、第１図と同一構成部分には同一符号を付してあ
る。第２図において、トランジスタＱ１のベースと接地
（ＧＮＤ）間には、抵抗Ｒ＋及びＮＰＮトランジスタＱ
５のコレクタ・エミツタが接続されており、これらは電
圧降下手段１４を構成している。

また、トランジスタＱ＋及びＱ２の両エミッタはＮＰＮ
トランジスタＱ７のコレクタに接続されており、トラン
ジスタＱ２のベースは抵抗Ｒ２を介してＮＰＮトランジ
スタＱ６のベースとコレクタに夫々接続されている。ト
ランジスタＱ６及びＱ７の両ベースは夫々接続され、ま
たそれらのエミッタも共に接地されており、これらはカ
レントミラー回路を構或し、また抵抗Ｒ２と共に前記定
電流源１２を構成している。

また、トランジスタＱ２のコレクタは負荷抵抗Ｒ３を介
して電源電圧ＶＣＣに接続される・一方、ＮＰＮトラン
ジスタＱ８のベースに接続されている。

このトランジスタＱ８のエミッタは抵抗Ｒ４を介して接
地されると共に、出力端子１６ａに接続されている。す
なわち、トランジスタＱ８はエミッタフォロアを構成し
ている。

なお、基ｔ１！電圧源１５はバンド・ギャップ・リファ
レンス（ＢＧＲ）などで構成されている。

次に本実施例の動作について説明するに、まず電源を投
入すると、電源電圧ＶＣＣ及び基準電圧ＶＲ［Ｆが所定
電圧に立上がる。これにより、定電流回路１２内のトラ
ンジスタＱ６のコレクタ電流は（ＶＲ［Ｆ　　ＶＢＥ）
　／Ｒ２　トな６から、トランシスタＱ７にもトランジ
スタＱ６のコレクタ電流と同じ値のコレクタ電流がＩｃ
７が流れる《ただし、上記のＶＢ［はトランジスタＱｓ
　．Ｑｙのベース・エミッタ閤電圧）。

また、このときは、まだ入力端子１１には入力電圧が入
力されていないから、トランジスタＱ＋がオフ，トラン
ジスタＱ２がオンの第１の安定状態となり、出力端子１
６ａにはローレベルの電圧■１が取り出される。このロ
ーレベルの出力電圧値■ＬはトランジスタＱ８のベース
・エミツタ問電圧もｖＢＥとし、またトランジスタＱ２
がオンのときのコレクタ電流ＩＣ２が’ｃ７と略等しい
とみなせるので、Ｖ１　＝Ｖｃｃ　−　１（２・Ｒ３　　　ＶＢＥ４Ｖｃ
ｃ　　Ｉ　（７・Ｒ３　　ＶＢＦ−Ｖｃｃ　−　（Ｒ３
　／Ｒ２　）　・ＶＲＥＦ　＋（　（Ｒ３　−Ｒｚ　）
　／Ｒ２　）　・ＶＢ［となる。

このように、電源投入後は本実施例は必ず第１の安定状
態に設定ざれる。

この第１の安定状態にある本実施例の入力端子１１にＶ
ＲＥＦに近い電圧が入力されると、第１図と共に説明し
たようにトランジスタＱ１が動作し始め、トランジスタ
Ｑ３　．Ｑ４の各々にコレクタ電流が流れ始め、トラン
ジスタＱ１のベース電位はベース・コレクタ間で知略さ
れている］〜ランジスタＱｓのベース・エミッタ間電圧
をＶＢＥとすると、（　１　　・Ｒｌ　＋ＶＢＥ）　Ｊ
：−なる。

Ｃ４そして、上記の入力電圧が更に上昇して上記トンシスタ
Ｑ　Ｉ（Ｆ）　へ．　ス７１位（　ＩＣ４・Ｒｌ　＋Ｖ
８Ｅ）が基準電圧ＶＲＥＦを越えると、トランジスタＱ
１がオンとなり、トランジスタＱ２がオフの第２の安定
状態に反転する。この第２の安定状態になると、その後
入力端子が開放状態になっても、トランジスタＱＩがオ
ンｌＱ２がオ゛ノという状態は自己保持されるため、双
安定が実現できる。

この第２の安定状態のときは、トランジスタＱ８のエミ
ツタより出力端子１６ａへ（ＶＣＣ−ｖＢＥ〉のハイレ
ベルの電圧が取り出される。

また、第２の安定状態にある本実施例回路に、トランジ
スタＱ１のベース電位が基準電圧■、，，以下となるよ
うな低入力電圧を印加すると、トランジスタＱ１がオフ
，トランジスタＱ２がオンの第１の安定状態に反転する
。

本実施例によれば、電源電圧ＶＣＣが大きく変動しても
、基ｔＩ！電圧ＶＲＥＦの変動は殆どないから、論理ス
レッショルドレベルを安定にすることができる。

第３図は本発明の第２実施例の回路図を示す。

同図中、第２図と同一構成部分には同一符号を付し、そ
の説明を省略する。第３図において、Ｑ９はＰＮＰトラ
ンジスタで、そのベースがトランジスタＱ３及びＱ４の
両ベースに夫々接続され、またそのコレクタが抵抗Ｒ４
と出力端子１６ｂの接続点に接続され、更にそのエミツ
タが電ｉ１１ｆｆｉ圧ＶＣＣに接続されている。

第３図に示す実ｍ例において、トランジスタＱ９はトラ
ンジスタＱ３及びＱ４と共にカレントミラー回路を構成
しているため、！一ランジスタＱ９のコレクタ電流はト
ランジスタＱ１のコレクタ電流１ｃ１と略等しくなる。

従って、トランジスタＱ１がオフ，トランジスタＱ２が
オンの第１の安定状態のとぎにはトランジスタＱ９には
電流は流れないから、出力喘子１６ｂにはローレベル（
ＧＮＤレベル〉の電圧が出力される。一方、トランジス
タＱ１がオン．トランジスタＱ２がオフの第２の安定状
態のときにはトランジスタＱ９にはトランジスタＱ１の
」レクタ電流１ｃｌと略等しい電流が流れるから、出力
端子１６ｂにはＩ，１・Ｒ４で表わされるハイレベルの
電圧が取り出される。

本実施例は第１実施例に比べ出力電圧も、Ｖｃｃに殆ん
ど依存しなくなる。

次に、本発明の第３実施例について第４図と共に説明す
る。同図中、第２図と同一構成部分には同一符号を付し
、その説明を省略する。第４図において、ＮＰＮトラン
ジスタＱ１ｏはそのベースがトランジスタＱ５のベース
とコレクタに夫々接続され、そのコレクタがトランジス
タＱ２のベースに接続され、またそのエミッタがＧＮＤ
端子に接続されており、トランジスタＱ５と共にカレン
トミラー回路を構成している。

また、Ｒｓは紙抗で、トランジスタＱ２のベースと基準
電圧源１５との間に接続されている。

この第３実施例にＪ３いて、トランジスタＱ１がオフ，
トランジスタＱ２がオンの第１の安定状態にある何路の
入力端子１１に所定値以十の入力電圧が入力されるとト
ランジスタＱ１がオン．トランジスタＱ２がオフの第２
の安定状態に反転すると共に、トランジスタＱ５にトラ
ンジスタＱ１のコレクタ電流に略等しい電流が流れ、こ
れによりトランジスタＱ１●にもトランジスタＱ１のコ
レクタ電流に略等しい電流が流れる。従って、トランジ
スタＱ２のベース入力基準電圧は、前記第１の安定状態
のとき（このときはＱＳ．ＱｌＯはオノである）のＶＲ
ＥＦに対し第２の安定状態のときは抵抗Ｒｓとトランジ
スタＱ１のコレクタ電流の積に略等しい電圧分、ＶＲＥ
Ｆよりも低下することとなる。

すなわち、本実施例は第１の安定状態と第２の安定状態
とで基準電圧を異ならせ、ヒステリシス特性をもたせた
ものであり、入力電圧にノイズなどが重畳されていてス
レツシジルドレベル｛＝Ｊ近で入力電圧が変動する場合
などに出力電圧の安定化に好適である。

次に本発明の第４実施例について第５図と共に説明する
。同図中、第２図と同一構成部分には同一符号を付し、
その説明を省略する。第５図において、Ｑｎ及びＱ＋ｔ
は夫々ＰＮＰトランジスタで、ベースが互いに接続され
、エミッタが電源電圧ＶＣＣに共通に接続され、更にト
ランジスタＱＩ１のべ−ス・コレクタ閤が短絡されてお
り、トランジスタＱＩ＋及びＱ＋ｔはカレントミラー回
路を構成している。

トランジスタＱｎの」レクタはトランジスタＱ２のコレ
クタに接続されているから、トランジスタＱ２のコレク
タ＠流に略等しい電流がトランジスタＱｌ２に流れるこ
とになる。

また、ＱＩ３はＮＰＮＩ−ランジスタで、そのベースが
トランジスタＱ５のベース，コレクタに接続されてトラ
ンジスタＱ５と共にカレントミラー回路を構成している
。トランジスタＱＩ３のコレクタと前記トランジタＱ＋
２の」レクタとは夫々出力端子１６Ｇに共通接続されて
いる。

更にＲ６は抵抗で、一端がトランジスタＱ２のベース，
紙抗Ｒ２及び基準電圧源１５の共通接続点に接続され、
他喘がトランジスタＱｌ２及びＱＩ３の両コレクタの接
続点に接続されている。

かかる構成の第４実施例＠路において、トランジスタＱ
１がオフ．トランジスタＱ２がオンの第１の安定状態の
ときには、（ｖＲ，Ｆ−ｖ８Ｅ）／Ｒ２で表わされる定
電流源１２の定電流１　（−　１　ｃ７’に略等しい電
流がトランジスタＱｙに流れる。一方、この第１の安定
状態のときはトランジスタＱ１がＡ゛ノであり、トラン
ジスタＱｓには電流が流れないから、１一ランジスタＱ
ｌ３にも電流が流れず、トランジスタＱＩ３はオノであ
る。

従って、第１の安定状態のときは、トランジスタＱＩ２
のコレクタ電流は抵抗Ｒ６（流れる。よって、第１の安
定状態のときの出力端子１６Ｇへ出力される電圧は、大
略（ＶＲＥＦ＋Ｉ・Ｒａ　）で表わされるハイレベルと
なる。

これに対し、トランジスタＱ！がオン，トランジスタＱ
２がオフの第２の安定状態のときはトランジスタＱｎ及
びＱｌ２には電流が流れず、トランジスタＱｓに前記定
電流１に略等しい電流が流れ、これにより基準電圧源１
５より低抗Ｒ６を介してトランジスタＱｌ３方向へ定電
流１に略等しい電流が流れる。

従って、第２の安定状態のときの出力喘Ｊ’１６Ｃへ出
力される電圧は大略（ＶＲ，Ｆ−ｔ・Ｒｓ　）で表わさ
れるローレベルとなる。すなわち、本実施例によれば、
出力のローレベル．ハイレベルの値を任意に設定でき、
又、Ｖｃｃにも依存しなくなる．〔発明の効果〕上述の如く、本発明によれば、電源投入時は２つある安
定状態のうち設定した一方の安定状態にすることができ
、またスレッショルドレベルを基準電圧源で決まる構成
としたため、電Ｉ１２電圧の変動に対してもスレッショ
ルドレベルを略一定にでき、よって電話機用通話回路等
の電Ｉ１！電圧の変動が大きな回路に適用した場合でも
他の回路（マイクロコンビ１−夕等）との正常なインタ
フェースが常に可能となり、インタフェース性の向上に
寄与するところ大である等の特長を有するものである。

図において、１１は入力端子、１２は定電流源、１３はカレントミラー回路、１４＄４電圧降下ｆ段、１５は基準電圧源、１６．１６ａ　〜１６ｃは出力端子、Ｑ＋は第１のトランジスタ、Ｑ２は第２のトランジスタを示す。

Claims

【特許請求の範囲】エミッタが共通の定電流源（１２）に接続された第１及
び第２のトランジスタ（Ｑ＿１、Ｑ＿２）と、該第１の
トランジスタ（Ｑ＿１）のベースに接続された入力端子
（１１）と、該第１のトランジスタ（Ｑ１）のコレクタと電源端子と
の間に接続され、該第１のトランジスタ（Ｑ＿１）のコ
レクタ電流と略等しい電流を出力するカレントミラー回
路（１３）と、該カレントミラー回路（１３）の出力電流に応じた電圧
を発生し、該電圧で該第１のトランジスタ（Ｑ＿１）を
ベースバイアスする電圧降下手段（１４）と、該第２のトランジスタ（Ｑ＿２）のベースに接続された
基準電圧源（１５）と、を有し、前記入力端子（１１）の入力信号の論理レベル
に応じて前記第１及び第２のトランジスタ（Ｑ＿１、Ｑ
＿２）の少なくとも一方のコレクタ側より出力を取り出
す構成としたことを特徴とする双安定回路。