JPH0328892A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ホール残響音付加装置、自動車室内の音場補
正、動画の画像処理などに使用されるデジタル信号処理
部を有する音響機器等に関するものである。

従来の技術 近年、音響装置に具備されていた付加音は、機械式のバ
ネによるリパープやＢＢＤによるエコーであり、これら
はアナログ信号処理によるものが主であった。さらに、
近年ではアナログ・デジタル変換器、デジタル●アナロ
グ変換器や単位当たりの記憶素子の価格の低下に伴い、
デジタルエコーのようにデジタル信号処理による付加音
装置が登場した。さらに半導体の技術の発達により高速
の積利器を有したデジタル信号処理素子が実現した。こ
れにより自然な残響音の付加、自動車室内の音場補正、
動画への画像処理にも応用されている。

以下、図面を参照しながら従来のデジタル信号処理の一
例について説明する。第４図は従来のデジタル信号処理
装置の構成図を示すものであり、１はアナログ・デジタ
ル変換器やコンパクトデスク、レーザデスクなどに含壕
れる音楽情報等を有するデジタル信号を入力する入力端
子で、２は信号処理するために同期をと９人力するデジ
夛ル信号入力手段で、３は入力されたデジタル信号を実
際に演算するデジタル信号処理手段で、４は外部接続機
器へ同期をとり出力するデジタル信号出力手段で，６は
デジタル・アナログ変換器や次段接続のデジタルアンプ
等に出力する出力端子である。

６は前述のデジタル信号入力手段２とデジタル信号処理
千段３とデジタル信号出力手段４が同期し動作させるた
めのタイミング発生手段で、７は入力された時系列の信
号やデジタノレ信号処理手段３の演算の結果によって得
られたデータを記憶するための外部記憶手段で、８は外
部記憶千段７の書き込み読み出しを制御する外部記憶制
御手段である。

以上のように構成されたデジタル信号処理装置について
、以下その動作について説明する。

入力端子１、デジタル信号入力手段２を経てサンプリン
グ周期に同期入力されたデジタノレ信号はデジタル信号
処理手段３により目的とするデータの加工演算が実行さ
れる。例えば、音響用の音場補正装置では入力されたデ
ータは後述の外部記憶手段に時系列順に記憶され、創造
すべき音響空間に応じた残響音の特有のデータと記憶さ
れている時系列データとの積和演算が行われて、所望の
インバルス峙性を得て、デジタル信号出力手段４、出力
端子５を経て次段の音響装置に出力される。

デジタル信号処理千段３では残響音の空間の大きさとサ
ンプリング周期に応じた記憶容量を有した外部記憶千段
７へ書き込み続み出しを行う。外部記憶制御千段８は外
部記憶手段７の制御信号の発生や、外部記憶手段がデー
タをアクセスを完了する筐での時間はデジタル信号処理
手段３の実行演算の動作を待ち状態にするよう管理を行
う。

第６図は従来例のデジタル信号処理装置の実行状態図を
示す。■はデジタル信号処理手段がデータの取り込み、
データの演算、アドレスの設定等を行い，■では外部記
憶制御手段８へ外部記憶手段７へのアクセスの可能性を
確認している。■は確認後デジタル信号処理手段３によ
シ外部記憶手段７へ実際にデータのアクセスを行ってい
る。■は外部記憶千段７により得られたデータをもとに
再度演算が実行されて！（ｔ）周期の動作は完了する。

このときデータのやシとりは簡単であるか■の外部記憶
手段７へのデータのアクセス中にはデジタル信号処理手
段３は実行演算は停止して、アクセスの完了を待ってい
る。

１た、第６図は従来例の外部記憶手段へのアクセス状態
図を示す。外部記憶手段としては，ＤＲＡＭ（アクセス
時間を１ｏｏｎＳ）を仮想している。

Ｒ／ｌ／ＣＡＳは外部記憶手段の制御信号であり、（ａ
）Ｒｅａｄモードではデジタル信号処理手段へのデータ
取り込み実行時間として５マシンサイクル、（ｂ）Ｗｒ
ｉｔｅモードでは外部記憶千段７へのデータの書き込み
に２マシンサイクル必要であることを示している。

発明が解決しようとする課題 しかしながら上記のような構或では、外部記憶手段７に
データの書き込み読み出しを行っている場合ではデジタ
ル信号処理３は演算実行できずにデータのアクセスの完
了を待たねばならず、外部記憶手段へのアクセスが多い
ほどデジタル信号処理千段３の効率は低下するという問
題点を有していた。

本発明は上記問題点に鑑み、外部記憶千段７へのアクセ
スの頻度に懸かわらずにデジタル信号処理手段３の効率
に影響が少ない処理装置を提供するものである。

課題を解決するための手段 上記問題点を解決するために本発明のデジタル信号処理
装置は、入力された信号やデジタル信号処理手段によっ
て得られた演算結果を後述の外部記憶手段に書き込み読
み出しを行うことを目的とする一時的な小規模な記憶バ
ックァ手段と、この記憶バッファ手段を経てデジタル信
号処理手段とのデータの書き込み読み出しを大量にかつ
デジタル信号処理手段の演算実行の状態に影響されない
で単独にて行う外部記憶手段と、この外部記憶手段の実
際の動作の制御を行う外部記憶制御手段と、デジタル信
号処理手段と記憶バッファ手段とのデータの書き込み読
み出し動作の終了を確認し外部記憶手段へのデータの書
き込み読み出し動作の要求が存在する場合に外部記憶制
御手段に記憶バッファ手段と外部記憶手段に書き込み読
み出し動作を指示し動作状態を常に管理する外部記憶管
理手段を備えたものである。

作　　用 本発明は上記した構成によって、デジタル信号処理装置
での外部記憶手段へのデータのアクセスの頻度により信
号処理の実行演算の効率の低下は極めて少なくなる。

実施例 以下本発明の一実施例のデジタル信号処理装置について
、図面を参照しながら説明する。

第１図は本発明の構成図で．１、１は量子化されたデジ
タル信号を入力する入力端子、２はデジタル信号処理装
置に同期入力するためのデジタル信号入力手段、３は信
号の実際の演算等の処理を行うデジタル信号処理手段，
４は信号処理された信号を外部接続機器に同期出力をす
るデジタル信号出力手段、５は出力する出力端子、６は
デジタル信号入力千段２とデジタル信号処理千段３とデ
ジタル信号出力手段４との同期をとるためのタイミング
信号発生手段、１０は入力された信号やデジタル信号処
理手段３によって得られた演算結果を後述の外部記憶手
段に書き込み読み出しを行うことを目的とする一時的な
小規模な記憶ノくツファ手段、７はこの記憶バッファ手
段１０を経てデジタル信号処理千段３とのデータの書き
込み読み出しを大量にかつデジタル信号処理手段３の演
算実行の状態に影響されないで単独にて行う外部記憶手
段、８はこの外部記憶手段の実際の動作の制御を行う外
部記憶制御手段、９はデジタル信号処理手段と記憶バッ
ファ手段とのデータの書き込み読み出し動作の終了を確
認し外部記憶手段へのデータの書き込み読み出し動作の
要求が存在する場合に外部記憶制御手段に記憶バッファ
手段と外部記憶手段に書き込み読み出し動作を指示し動
作状態を常に管理を行う外部記憶管理手段である。

第２図は本発明のデジタル信号処理手段の実行状態図を
示し、以下その動作を説明する。■はデータの取り込み
、データの演算、アドレスの設定等を行い、■では外部
記憶管理千段９が外部記憶手段７と記憶バッファ手段１
０によってデータの書き込み読み出し動作の有無が確認
される。■てこの結果を判断し■で記憶バツファ手段１
０に外部記憶千段了ヘアクセスする内容のアドレス、Ｒ
ｅａｄ／Ｗｒｉｔｅデータが転送される。■では外部記
憶手段７ヘアクセスが行われるが、同時に１た■ではデ
ジタル信号処理千段３によシ独立実行演算が行われてい
る。■では外部記憶管理千段９が外部記憶手段７と記憶
ノくツファ手段１０によってデータの書き込み読み出し
動作の有無が確認される。■で動作の無が確認され、■
により外部記憶手段７からのアクセスデータが記憶ノく
ツファ手段１０を経てデジタル信号処理手段３に転送さ
れる。■は得られたデータをもとにして実行演算する。

１た第３図は本発明の記憶ノくツファ手段へのアクセス
状態図を示す。（ａ）Ｒｅａｄモードでは１ずデータパ
スより外部記憶手段アのアドレス、アドレスバスより記
憶バツファ千段１０のアトレスとＲ／Ｗを出力を行う。

デジタル信号処理千段３により他の実行処理が行われた
後、記憶ノ＜ソファ手段１０にアドレス、Ｒ／Ｗを指定
しデータを転送して、デジタル信号処理手段３に取り込
む。この際デジタル信号処理千段３ぱ２マシンサイクル
を必要とし、従来例の５マシンサイクルに比べ少なくて
済む。（ｂ）Ｗｒｉｔｅモードでは，１ずデータバスを
使用して外部記憶手段７のアドレスを出力して、次のサ
イクルでアドレスバスより記憶バッファ手段１０のアド
レス，Ｒ／Ｗとｆ−＃バスよシ外部記憶手段７への書き
込みデータを出力する。この際デジタル信号処理手段３
は２マシンサイクルを必要とするが従来例との差はない
。

発明の効果 以上のように本発明は、デジタル信号処理装置が外部記
憶手段にデータのアクセスを非常に多く行う場合にデジ
タル信号処理手段の実行演算の効率を向上させたデジタ
ル信号処理装置を提供することができるものである。

【図面の簡単な説明】

第１図は本発明の実施例におけるデジタル信号処理装置
のブロック構成図、第２図は本発明の実施例におけるデ
ジタル信号処理装置の実行状態を示すタイミング図，第
３図は本発明の実施例に釦ける記憶バッファ手段へのア
クセス状態を示すタイミング図、第４図は従来例の実施
例に釦けるデジタル信号処理装置のブロック構成図、第
６図は従来例におけるデジタル信号処理装置の実行状態
を示すタイミング図、第６図は従来例に訟ける外部記憶
手段へのアクセス状態を示すタイミング図を示す。 １・・・・・・入力端子、２・・・・・・デジタル信号
入力手段、３・・・・・・デジタル信号処理手段、４・
・・・・・デジタル信号出力手段、５・・・・・・出力
端子、６・・・・・・タイミング信号発生手段、７・・
・・・・外部記憶手段、８・・・・・・外部記憶制御手
段、９・・・・・・外部記憶管理手段、１０・・・・・
・記憶バッファ手段。

Claims (1)

【特許請求の範囲】
1. 音響信号や映像信号を量子化したデジタル信号を入力す
   る入力端子と、前記デジタル信号を同期して出力するデ
   ジタル信号入力手段と、このデジタル信号入力手段から
   出力されたデジタル信号に演算等の処理を行うデジタル
   信号処理手段と、このデジタル信号処理手段から出力さ
   れたデジタル信号を同期して外部接続機器に出力するデ
   ジタル信号出力手段と、このデジタル信号出力手段から
   の出力信号を出力する出力端子と、前記デジタル信号入
   力手段とデジタル信号処理手段とデジタル信号出力手段
   との同期をとるタイミング信号発生手段と、入力された
   デジタル信号やデジタル信号処理手段によって得られた
   演算結果を一時的に記憶する記憶バッファ手段と、この
   記憶バッファ手段を経て前記デジタル信号処理手段との
   データの書き込み読み出しをデジタル信号処理手段の演
   算実行の状態に影響されないで独立して行う外部記憶手
   段と、この外部記憶手段の動作の制御を行う外部記憶制
   御手段と、前記デジタル信号処理手段と記憶バッファ手
   段とのデータの書き込み読み出し動作の終了を確認し、
   前記外部記憶手段へのデータの書き込み読み出し動作の
   要求が存在する場合に、外部記憶制御手段に記憶バッフ
   ァ手段と外部記憶手段に書き込み読み出し動作を指示す
   る外部記憶管理手段とを備えたことを特徴とするデジタ
   ル信号処理装置。