JPH0287396A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野 この発明は、一般に半導体記憶装置に関し、特に、ＩＦ
意の長さのシリ７′ルデータを１つのデータブロックと
して、データブロック単１立でランダムアクセス可能な
十等体記ω，装置に関する。

〔従来の技術］ 第２図は、従来のＢ　／’Ｅメモリシステムの一例を示
すブロック図である。第２図を参照して、この音パｉメ
モリシステムは、Ｂ）＋を７代気信号に変換するマイク
３と、変換されたＲ声の電気信号をディジタル信号に変
換するＡ／Ｄ変換器４と、音声データを記憶する音声記
憶部７と、音声記憶部７から出力される音声のディジタ
ル信号をＤ／Ａ変換するＤ／Ａ変換器５と、アナログ変
換された信号を音声に変換するスピーカ６と、音声記憶
部７を制御するための制御部２２とを含む。

音声記憶部７は、並列に接続された複数のファース１・
インファーストアウト（以下ＦＩＦＯという）レジスタ
７１を含む。１つのＦＩＦＯレジスタ７１は、データが
人力された順に出力されるので、外部から指定して１つ
のＦＩＦＯレジスタ７１中の任意のデータを読出すこと
ができない。したがって、第２図に示されるように、従
来の音声メモリシステムでは、音声記憶部７の中に複数
のＦＩＦＯレジスタ７１が並列に接続されている。

ＦＩＦＯレジスタ７１の指定は制御部２２から出力され
るレジスタ選択信号Ｒ５により行なわれる。

書込動作において、Ａ／Ｄ変換器４によりディジタル変
換された音声信号か、制御部２２から出力される書込用
のクロック信号φＷに応答して、信号Ｒ３により指定さ
れたＦＩＦＯレジスタ７１にストアされる。また、読出
動作において、信号Ｒ３により指定されたＦＩＦＯレジ
スタ７１にストアされた信号が、読出用のクロック信号
φｒに応答して出力される。各々のＦＩＦＯレジスタ７
１には、一連のシリアルデータ（以上データブロックと
いう）ごとにデータ信号がストアされる。

したがって、１−号Ｒ３により選択することにより、音
声記憶部７中のＦＩＦＯレジスタ７１に′Ｉ４　Ｌ、て
データブロックごとにランダムアクセスが可能となる。

第３図は、従来の音声メモリシステムのもう１つの例を
示すブロック図である。第３図を参照して、このΔ声メ
モリシステムは、マイク３と、Ａ／Ｄ変換器４と、ｇ声
記憶部８と、Ｄ／Ａ変換器５と、スピーカ６と、制御部
２３とを含む。音声記憶部８は、１、制御部２３からア
ドレス管理号ＡＯないしＡｎを受けるように接続された
２つのランダムアクセス（以下ＲＡＭという）部８１を
含む。

各ＲＡ　Ｍ部８１はデータバス２４を介して制御部２Ｂ
に接続される。Ａ／Ｄ？換器４およびＤ／Ａ変換器５は
制御部２３中でデータバス２４に接続される。

動作において、成るデータブロック中のシリアルデータ
についてアクセスする際、シリアルデータを（１°１−
成する個々のデータの７トレス１゜号ＡＯないしＡｎが
制御部２′３から与えられる。ＲＡＭ部８１はアドレス
１≦号ＡＯないしＡｎに応答してブタハス２４を介して
制御部２３によりアクセスされる。

［発明が解決しようとする課題］ 従来の音声メモリシステムは以上のように１１−Ｓ成さ
れているので次のような課題かある。すな４つち、第２
図に示された音声メモリシステムでは、音トｉ記憶部７
がＦＩＦＯレジスタ７１により溝底されているので、扱
うことのできるシリアルデータの長さが予め決められて
しまう。したかって、扱うデータブロックによっては、
ＦＩ　Ｆ　Ｏレジスタ７１の長さか不足したり、多くの
余剰か出たりして、最適化が困難であった。また、第３
図に示された音用メモリシステムでは、データブロック
の中のシリアルデータの個々の信号について制御部２′
うによりアドレス管理を行なう８飲かあり、シリアルデ
ータの個々の信号についてアドレスの指定を行なう必要
かあるなど、制御部２３への負担が大きい。また、音声
記憶部８と制御部２３とを接続するアドレス線の本数か
多いという課題もある。

この発明は、上記のような課題を解決するためになされ
たもので、記憶すべきデータブロックのシリアルデータ
の長さを任意に選択でき、かつ、書込または読出のため
の制御が簡単化された半導体記憶装置を１１）ることを
目的とする。

［課題を解決するための手段］ この発明にがかる甲導体記憶装置は、９．の長さのシリ
アルデータを１つのデータブロックとして、データブロ
ック単位でランダムアクセス可能であり、シリアルデー
タの各信号を書込または読出するための１；ピ憶テ手段
と、外部から指定されるデータブロックごとにシリアル
データの各信号がストアされている記憶手段中のアドレ
スを示す信号を出力するアドレス発生手段とを含む。

［作用］ この発明における半導体記憶装置では、外部からアクセ
スすべきデータブロックの指定が１１なイ）れる。アド
レス発生手段は、指定されたデータブロックのシリアル
データの各信号がストアされている記憶手段中のアドレ
スを示す信号を出力する。

記憶手段は、アドレス信号に応答して指定されたデータ
ブロックのシリアルデータの各信号を書込または読出す
る。外部からアクセスすべきデータブロックの指定を行
なうたけで、記憶手段中のアドレス答理かアドレス発生
手段により行なわれるので、外部からの制御か簡単化さ
れ、かつ、長さの異なるシリアルデータをも容易に扱え
る。

［発明の実施例］ 第１Ａ図は、この発明の一実施例であるブロックシリア
ルアクセスメモリ（以下ＢＳＡＭという）１を使用した
音声メモリシステムを示すブロック図である。この音声
メモリシステムはマイク３と、Ａ／Ｄ変換器４と、音声
記憶部を構成するＢＳＡＭｌと、Ｄ／Ａ変換器５と、ス
ピーカ６と、ＢＳＡ’Ｍ１を制御部するための制御部２
］とを含む。ＢＳＡ〜１〕は、：１ｌｌＩ　ｉ連部２１
からデータブロック選択（み号ＢＳを受けるように接続
されたアドレスメモリ部１３と、制御部２１からスター
ト信号ＳＴおよびクロック信号φＣを受けるように接続
されたカウンタ部１２と、制御部２１から書込モート信
号ＷＲおよび読出モート信号ＲＤを受けるように接続さ
れたＲＡＭ部１１とを含む。カウンタ部１２は、データ
ブロックのシリアルデータが書込まれているＲ　Ａ　Ｍ
部］］の最初のアドレス信号ＡＤ］および最後のアト（
ノス信号ＡＤ２をアドレスメモリ部］３から受けるよう
に接続される。ＲＡＭ部１１はカウンタ部１２からアド
レス信号Ａ　ＯないしＡｒｎを受けるように（妾続され
る。また、ＲＡＭ部１１は、Ａ／Ｄ変換器４からディジ
タル変換された音声信号を受けるように接続される。Ｄ
／Ａ変換器５は、ＲＡ〜１部１１から読出された信号を
受けるように接続される。

第１Ｂ図は、第１Ａ図に示されたＢＳＡＭＩの動作を説
明するためのターｒミングチャートである。

以下に、第１Ａ図および第１Ｂ図を参照して、動作につ
いて説明する。

書込モードにおいて、制御部２１がら書込モート信号Ｗ
ＲかＲＡ　Ｍ部１］に与えられ、書込モートか設定され
る。次に、制御部２】がら書込すべきデータブロックを
指定するだめのデータブロック選択信号ＢＳかアＩ・レ
スメモリ部１３に与えられる。アドレスメモリ部１３は
、信号ＢＳに応答してシリアルデータの最初のデータを
書込すべきアドレスを示すアドレス信号ＡＤＩをカウン
タ部１２に与える。カウンタ部１２は、アドレスメモリ
部］３からの信号ＡＤＩにより初期設定される。

スタート信号ＳＴおよびクロック信号φＣかカウンタ部
１２に与えられ、同時に、Ａ／Ｄ変換器４からディジタ
ル変換された音声１コ号（シリアルデータＤＩ）かＲＡ
〜１部１］に与えられる。カウンタ部］２は、クロック
信号φＣに応答して信号ＡＤ］により初期設定された値
からカウント動作を始め、シリアルデータＤＩの個々に
ついて順次アドレス信号ＡＯないしＡｍを発生し、ＲＡ
Ｍ部１１に与える。ＲＡＭ部１１では、アドレス信号Ａ
ＯないしＡ　ｍに応答してＡ／Ｄ変換器４からのシリア
ルデータＤＩが書込まれる。一連のシリアルデータＤＩ
、すなわち、１つのデータブロックの書込動作か終わっ
たとき、カウンタ部１２の動作が停止し、そのときのカ
ウント値、すなわち、データブロックのシリアルデータ
の最後のアドレスを示す信号ＡＤ２がアドレスメモリ部
１３に与えられストアされる。

次に、読出モードにおいて、読出モード信号ＲＤか制御
部２］からＲＡ　Ｍ部１１に与えられ１．読出モートか
設定される。また、既に書込まれているデータブロック
を指定するためのブロック選抜信号ＢＳがアドレスメモ
リ部１３に与えられる。

アドレスメモリ部１３は、信号ＢＳに応答して指定され
たデータブロックか書込まれている最初および最後のア
ドレス信号ＡＤＩおよびＡＤ２をカウンタ部］２に与え
る。カウンタ部１２は、信号Ａ、ＤＩにより初期設定さ
れる。スタート信号ＳＴおよびクロック信号ψＣか１１
１１　ｉ、１１１部２１からカウンタ部１２に５えられ
る。カウンタ部１２は、初期設定された値からカウント
動作を始め、指定されたデータブロックのシリアルデー
タの各々を指定するためのアドレス信号ＡＯないしＡｍ
をＲＡ　Ｍ部１１にり、える。ＲＡＭ部１１は、アドレ
ス信号ＡＯないしＡｒｎに応答して既に書込まれていた
指定されたデータブロックのシリアルデータＤｏを出力
しＤ／Ａ変換器５に与える。カウンタ部１２は、そのカ
ウント値かｒ＝号ＡＤ２に達したときその動作を終了す
る。

第１Ａ図に示されたように、このＢＳＡＭでは、制御部
２１からのブロック選択信号ＢＳによりデータブロック
を指定するだけで、容易にデータブロック単位で任意の
長さのシリアルデータをランダムにアクセスすることが
できる。

［発明の効果］ 以上のように、この発明では、外部から指定されたデー
タブロックのシリアルデータの各信号がストアされてい
る記憶手段中のアドレスを出力するアドレス発生手段が
半導体記憶装置中に設けられているので、任意の長さの
シリアルデータを１つのデータブロックとして、データ
ブロック単位でランダムアクセスを容易に行なうことの
できる半導体記憶装置か得られた。

【図面の簡単な説明】

第１Ａ図は、この発明の一実施例であるブロックシリア
ルアクセスメモリを使用した音声メモリシステムを示す
ブロック図である。第１Ｂ図は、第１Ａ図に示されたブ
ロックシリアルアクセスメモリの動作を説明するための
タイミングチャートである。第２図は、従来の音声メモ
リシステムの一例を示すブロック図である。第３図は、
従来の音声メモリシステムのもう１つの例を示すブロッ
ク図である。 図において、１はブロックシリアルアクセスメモリ、１
１はＲＡＭ部、１２はカウンタ部、１３はアドレスメモ
リ部、２１は制御部である。なお、図中、同一？］°号
は同一または相当ｉ１５分を示す。

Claims (1)

1. 【特許請求の範囲】 任意の長さのシリアルデータを１つのデータブロックと
   して、データブロック単位でランダムアクセス可能な半
   導体記憶装置であって、 前記シリアルデータの各信号を書込および読出するため
   の記憶手段と、 外部からのデータブロックの指定に応答して、指定され
   たデータブロックのシリアルデータの各信号がストアさ
   れている前記記憶手段中のアドレスを示す信号を出力す
   るアドレス発生手段とを含み、 前記記憶手段は、前記アドレス発生手段から出力された
   アドレス信号に応答して、前記指定されたデータブロッ
   クのシリアルデータの各信号を書込および読出する、半
   導体記憶装置。