JP3317316B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に関し、詳
細には内部に備えてなる画像メモリに対する信号バスの
改良に関するものである。

【０００２】

【従来の技術】従来より、放射線画像撮影などにより得
られた画像を光電的に読み取ってデジタル画像データを
得、このデジタル画像データに適切な画像処理を施し
て、観察に最適な濃度、階調の画像を再生する画像処理
が行われている。このような画像処理を実行するものと
して種々の画像処理装置が用いられており、制御部から
の制御信号に応じて画像データ入出力部より入力される
画像データを画像メモリに一旦格納し、この格納された
画像データを画像処理部へ入力せしめて所定の画像処理
を施し、そののち画像メモリに格納し、画像データを画
像メモリから画像データ入出力部を介して外部に出力す
る制御を行っている。

【０００３】ところでこの画像処理装置は、通常以下２
つの方式が知られている。第１の方式は、制御部からの
制御信号を伝送するコントロールバスと画像メモリに画
像データを入出力するデータバスとをそれぞれ１つずつ
備え、画像処理部と画像データ入出力部とは複数のコン
トロール信号線によりこのコントロールバスに各別に接
続され、また複数のデータ線によりデータバスに各別に
接続され、データバスを画像処理部と画像データ入出力
部とで時分割に使用する構成である。この方式におい
て、異なる画像処理を施すために複数の画像処理部を接
続し、また異なる処理装置との間で画像データの伝送を
行うために複数の画像データ入出力部を接続した場合、
各画像処理部および各画像データ入出力部は、それぞれ
各別のデータ線によりデータバスに接続される。この方
式は、画像処理部や画像データ入出力部を容易に増設す
ることができるという特長がある。

【０００４】一方、第２の方式は制御信号バスについて
は上記第１の方式と同様の構成であるが、メインのデー
タバスを有することはなく、画像処理部および画像デー
タ入出力部はそれぞれ各別のデータバスにより画像メモ
リと接続されるとともに、相互にデータバスにより接続
された構成である。この方式において、画像処理部や画
像データ入出力部が複数個ずつ接続される場合、各画像
処理部および各画像データ入出力部は、複数のデータバ
スによりそれぞれ各別に画像メモリに接続され、また相
互にデータバスにより接続される。この方式は、複数の
画像処理部および／または画像データ入出力部より同時
に画像データが入出力された場合にも、スループットを
低下させることなく画像データの入出力を制御すること
ができるという特長がある。

【０００５】

【発明が解決しようとする課題】ところで上述の画像処
理装置の第１の方式において、画像処理部や画像データ
入出力部が複数個ずつ接続され、これらの画像処理部や
画像データ入出力部から略同時にデータバスにアクセス
した場合は、データバスを時分割して処理するため、画
像処理装置全体としてのスループットが低下するという
難点がある。

【０００６】一方第２の方式において、画像処理部や画
像データ入出力部を複数個ずつ接続しようとすると、単
に画像メモリとの間をデータバスにより接続するだけで
なく、各画像処理部や各画像データ入出力部との間をあ
らたにデータバスにより接続する必要があり、装置の拡
張性についての自由度に問題がある。

【０００７】本発明は上記事情に鑑みなされたものであ
って、装置全体のスループットを低下させることなく、
かつ装置の拡張性を確保した画像処理装置を提供するこ
とを目的とするものである。

【０００８】

【課題を解決するための手段】本発明の画像処理装置
は、各画像処理部、各画像データ入出力部がそれぞれデ
ータバス制御部に接続され、データバス制御部は各画像
処理部および／または各画像データ入出力部から伝送さ
れた複数個の画像データをパッキングすることによりデ
ータ長を圧縮して画像メモリに格納し、また画像メモリ
よりパッキングして伝送された画像データをアンパッキ
ングして複数個の画像データとして各画像処理部や各画
像データ入出力部に出力するものである。

【０００９】すなわち請求項１に記載したように、コン
トロールバスを介して各種の制御信号を入出力する制御
部と、制御部からの制御信号に応じて画像データを入出
力する少なくとも１つの画像データ入出力部と、画像デ
ータ入出力部より入力された画像データを一時的に格納
する画像メモリと、制御部からの制御信号に応じて画像
メモリより画像データを読み出して画像処理を実行する
少なくとも１つの画像処理部とを有する画像処理装置に
おいて、１つのデータバスにより画像メモリに接続さ
れ、複数のデータバスにより各画像データ入出力部およ
び各画像処理部に各別に接続され、各画像データ入出力
部および／または各画像処理部より入力される複数の画
像データを制御部からの制御信号に応じてデータパッキ
ングして画像メモリに出力し、画像メモリより入力され
るデータパッキングされた画像データを制御部からの制
御信号に応じてデータアンパッキングして各画像データ
入出力部および／または各画像処理部に出力するデータ
バス制御部を備えてなることを特徴とするものである。

【００１０】また前記データバス制御部はより詳細には
請求項２に記載したように、画像データを前記画像メモ
リに格納するアドレス信号を前記制御部からの制御信号
に応じて生成するメモリアドレス生成部と、メモリアド
レス生成部により生成されたアドレス信号を選択的に出
力するアドレスマルチプレクサ部と、前記画像処理部お
よび／または前記画像データ入出力部から入力された複
数の画像データをデータパッキングして画像メモリに向
けて出力し、また画像メモリよりデータパッキングして
入力された画像データを複数の画像データにデータアン
パッキングして画像処理部および／または画像データ入
出力部に出力するデータパッキング部と、データパッキ
ング部と画像メモリとの間に設けられデータパッキング
部より入力された画像データを選択的に前記画像メモリ
に出力し、また画像メモリより入力する画像データをデ
ータパッキング部に出力するデータマルチプレクサ部と
からなる構成を採ることができる。

【００１１】

【作用および発明の効果】本発明の画像処理装置によれ
ば、制御部からコントロールバスを介して画像処理部お
よび／または画像データ入出力部に制御信号が入力され
て、これらから画像データがデータバスを介してデータ
バス制御部に入力される。データバス制御部は入力され
た複数の画像データをパッキングしてパッキング画像デ
ータを生成し、データバスを通じて画像メモリにこのパ
ッキング画像データを格納する。

【００１２】逆に制御部からコントロールバスを介して
データバス制御部に制御信号が伝送され、画像メモリよ
りパッキング画像データが読み出される。この読み出さ
れたパッキング画像データはデータバスを通じて、デー
タバス制御部に入力しアンパッキングされて複数個の所
定のデータ長の画像データに分けられる。

【００１３】この画像データはそれぞれデータバスを通
じて画像処理部および／または画像データ入出力部に入
力される。

【００１４】このように本発明の画像処理装置は、デー
タバス制御部が複数の画像データをパッキングして画像
メモリに画像データを格納するため、データの入出力時
間を短縮することができ、複数の画像処理部および／ま
たは画像データ入出力部を設けてこれらから同時に画像
データの入出力がある場合にも、装置全体のスループッ
トを低下させることはなく、また各画像処理部および各
画像データ入出力部のデータバスはデータバス制御部と
の間でのみ接続されているため、これらの増設等拡張性
に優れる。

【００１５】

【実施例】以下、本発明の画像処理装置の具体的な実施
態様について説明する。

【００１６】図１は本実施例の画像処理装置の構成を示
すブロック図、図２はデータバスコントローラ20の詳細
構成を示すブロック図である。

【００１７】図示の画像処理装置は、制御信号を入出力
するＣＰＵ30と、この制御信号に応じて画像データをハ
ードディスクとの間で入出力する第１の入出力ユニット
51と、画像データを他の外部装置との間で入出力する第
２の入出力ユニット52と、これら両入出力ユニット51，
52より入力された画像データを一時的に格納する画像メ
モリ60と、制御信号に応じて画像メモリ60より画像デー
タを読み出して画像処理を実行する第１の画像処理ユニ
ット41および第２の画像処理ユニット42とを備え、さら
に制御信号を伝送する１つのコントロールバス10と、コ
ントロールバス10と両入出力ユニット51，52、両画像処
理ユニット41，42、ＣＰＵ30、および後述するデータバ
スコントローラ20とを各別に接続するコントロールライ
ン51c,52c,41c,42c,30c,20c とを備えている。

【００１８】さらに画像メモリ60と入出力ユニット51，
52および画像処理ユニット41，42との間に設けられ、画
像データを画像メモリ60に格納するアドレス信号をＣＰ
Ｕ30からの制御信号に応じて生成するメモリアドレス生
成部21、メモリアドレス生成部21により生成されたアド
レス信号を選択的に出力するアドレスマルチプレクサ2
3、画像処理ユニット41，42および／または入出力ユニ
ット51，52から入力された複数の画像データをデータパ
ッキングして画像メモリ60に向けて出力し、また画像メ
モリ60よりデータパッキングして入力された画像データ
を複数の画像データにデータアンパッキングして画像処
理ユニット41，42および／または入出力ユニット51，52
に出力するデータパッキング部22、およびデータパッキ
ング部22と画像メモリ60との間に設けられデータパッキ
ング部22より入力された画像データを選択的に画像メモ
リ60に出力し、また画像メモリ60より入力する画像デー
タをデータパッキング部22に出力するデータマルチプレ
クサ部24、からなるデータバスコントローラ20と、デー
タバスコントローラ20と各入出力ユニット51，52および
画像処理ユニット41，42とを各別に接続し、画像データ
を伝送するデータバス51a,51b,52a,52b,41a,41b,42a,42
b と、データバスコントローラ20と画像メモリ60とを接
続し、画像メモリ60にアドレス信号を伝送するアドレス
バス80および複数の画像データがデータパッキングされ
たパッキング画像データを伝送するデータバス70とを備
えてなる構成である。

【００１９】データバスコントローラ20は、各画像処理
ユニット41，42および各入出力ユニット51，52の入出力
ごとのデータバス41a,41b,42a,42b,51a,51b,52a,52b が
接続される複数のチャンネル（ＣＨという）を有し、ま
たメモリアドレス生成部21はチャンネル（図中ＣＨ１〜
ＣＨ８）ごとにアドレスレジスタ211,212,…,218を有
し、データパッキング部22もチャンネル（図中ＣＨ１〜
ＣＨ８）ごとにデータレジスタ221,222,…,228を有す
る。ここでデータレジスタ221,223,225,227 はデータア
ンパッキングを行ない、データレジスタ222,224,226,22
8 はデータパッキングを行なう。

【００２０】なお各画像データバスのデータ幅は、デー
タバス70については40ビット、データバス41a,41b,42a,
42b,51a,51b,52a,52b については10ビットである。

【００２１】次に本実施例の画像処理装置の作用につい
て説明する。

【００２２】図３はこの画像処理装置の作用を説明する
ための具体的なタイミングを示すタイミングチャートで
あり、第１の画像処理ユニット41，第２の画像処理ユニ
ット42に対して略同時に画像データを入出力する例につ
いて示したものである。チャンネル１（以下、ＣＨ１と
いう）は、画像メモリ60から第１の画像処理ユニット41
への転送チャンネルであり、まずＣＰＵ30から画像デー
タの読出し制御信号が出力される。この制御信号は、コ
ントロールライン30c 、コントロールバス10、コントロ
ールライン20c を通じて、データバスコントローラ20内
のメモリアドレス生成部21に入力され、メモリアドレス
生成部21のＣＨ１アドレスレジスタ211により、画像メ
モリ60からＣＨ１に読み出されるパッキング画像データ
のアドレス信号が生成される。このアドレス信号はアド
レスマルチプレクサ23を介しアドレスバス80を通じて画
像メモリ60に入力される。

【００２３】なお、画像メモリ60には第１の入出力ユニ
ット51あるいは第２の入出力ユニット52から出力される
画像データがそれぞれＣＨ６データレジスタ226 あるい
はＣＨ８データレジスタ228 により４ピクセル分の画像
データ（例えば10ビット／１ピクセルの画像データＤ1
1，Ｄ12，Ｄ13，Ｄ14）がデータパッキングされ、ＣＨ
６アドレスレジスタ216 あるいはＣＨ８アドレスレジス
タ218 のアドレス信号に基づいて格納されている。

【００２４】画像メモリ60から、ＣＨ１アドレスレジス
タ211 により指定されたアドレスに格納されたパッキン
グ画像データＤ11〜Ｄ14（40ビット）をデータバス70を
通じて読み出し、このパッキング画像データＤ11〜Ｄ14
はデータマルチプレクサ24を介してデータパッキング部
22のＣＨ１データレジスタ221 に入力され、ＣＨ１デー
タレジスタ221 によりデータのアンパッキング（Ｄ11〜
Ｄ14→Ｄ11，Ｄ12，Ｄ13，Ｄ14）が行なわれる。

【００２５】ここでデータパッキング部22のデータパッ
キングを行なうデータレジスタ222,224,226,228 および
データアンパッキングを行なうデータレジスタ221,223,
225,227 の構成および作用を図４を用いて説明する。

【００２６】図４（ａ）はデータパッキングを行なうデ
ータレジスタを示し、（ｂ）はデータアンパッキングを
行なうデータレジスタを示すブロック図である。

【００２７】図４（ａ）において、例えば第１の画像処
理ユニットからデータバス41b を通じて１ピクセル（10
ビット）ずつ時系列的に転送される４つの画像データ
は、ピクセルクロックから生成されるラッチタイミング
信号WCLK０，WCLK１，WCLK２，WCLK３により、ラッチ
（データレジスタ）０，１，２，３にそれぞれ振り分け
られて入力され、ラッチ０，１，２，３は入力された画
像データを保持し、データマルチプレクサ24に４ピクセ
ル分（40ビット）のパッキング画像データとして出力す
る。

【００２８】一方、図４（ｂ）において、データマルチ
プレクサ24から転送される４ピクセル分のパッキング画
像データは、１ピクセルずつ各ラッチ（データレジス
タ）０′，１′，２′，３′に保持される。ここでアウ
トプットイネーブル信号OE０，１，２，３がラッチ
０′，１′，２′，３′に入力され、ラッチ０′，
１′，２′，３′より１ピクセルずつの画像データＤ1
1，Ｄ12，Ｄ13，Ｄ14がアンパッキングされて順次、例
えばデータバス41a を通じて第１の画像処理ユニットに
出力される。

【００２９】ＣＨ１データレジスタ221 に入力された４
ピクセル分のパッキング画像データＤ11〜Ｄ14は、上述
のデータアンパッキング作用によりアンパッキングされ
てＤ11，Ｄ12，Ｄ13，Ｄ14の順でＣＨ１データレジスタ
221 より各別に１ピクセルずつ出力（アンパッキング）
され、データバス41a を通じて第１の画像処理ユニット
41に入力される。第１の画像処理ユニット41は、画像デ
ータＤ11，Ｄ12，Ｄ13，Ｄ14を１ピクセル分ずつ順番に
画像処理を施し、画像データＤ21，Ｄ22，Ｄ23，Ｄ24に
変換する。

【００３０】ＣＨ３についても上記ＣＨ１と同様の作用
がなされる。すなわち画像メモリ60内のパッキング画像
データＤ31〜Ｄ34（画像データＤ31，Ｄ32，Ｄ33，Ｄ34
がパッキングされた画像データ）が読み出され、このパ
ッキング画像データＤ31〜Ｄ34はデータバスコントロー
ラ20内のデータパッキング部22のＣＨ３データレジスタ
223 により、アンパッキングされてＤ31，Ｄ32，Ｄ33，
Ｄ34の順でＣＨ３データレジスタ223 より各別に１ピク
セルずつ出力され、データバス42a を通じて第２の画像
処理ユニット42に入力されてそれぞれ画像処理がなさ
れ、画像データＤ41，Ｄ42，Ｄ43，Ｄ44に変換される。

【００３１】一方、ＣＨ２は第１の画像処理ユニット41
から画像メモリ60への転送チャンネルであり、ＣＰＵ30
から画像データの書込み制御信号が出力され、この制御
信号は、コントロールライン30c 、コントロールバス1
0、コントロールライン41c を通じて第１の画像処理ユ
ニット41に伝送され、第１の画像処理ユニット41から画
像処理の施された画像データＤ21，Ｄ22，Ｄ23，Ｄ24が
データバス41b を通じてデータバスコントローラ20内の
データパッキング部22のＣＨ２データレジスタ222 に入
力され、画像データＤ21，Ｄ22，Ｄ23，Ｄ24は前述した
データパッキング作用によりパッキング画像データＤ21
〜Ｄ24にデータパッキングされる。

【００３２】またＣＰＵ30から画像データの書込み制御
信号が、コントロールライン30c 、コントロールバス1
0、コントロールライン20c を通じて、データバスコン
トローラ20内のメモリアドレス生成部21に入力し、メモ
リアドレス生成部21のＣＨ２アドレスレジスタ212 によ
り、ＣＨ２のパッキング画像データが格納される画像メ
モリ60のアドレスを指定するアドレス信号が生成され、
このアドレス信号はアドレスマルチプレクサ23を介して
アドレスバス80を通じて画像メモリ60に入力される。

【００３３】これによりＣＨ２データレジスタ222 によ
りデータパッキングされたパッキング画像データＤ21〜
Ｄ24はデータマルチプレクサ24を介して画像メモリ60の
所定のアドレスに書き込まれる。

【００３４】ＣＨ４についてもＣＨ２と同様の作用がな
される。すなわちＣＰＵ30から画像データの書き込み制
御信号が出力され、コントロールライン30c 、コントロ
ールバス10、コントロールライン42c を通じて第２の画
像処理ユニット42に伝送され、第２の画像処理ユニット
42から画像処理された画像データＤ41，Ｄ42，Ｄ43，Ｄ
44がデータバス42b を通じてデータバスコントローラ20
内のデータパッキング部22のＣＨ４データレジスタ224
に入力され、パッキング画像データＤ41〜Ｄ44にデータ
パッキングされる。ＣＰＵ30から画像データの書き込み
制御信号が、コントロールライン30c 、コントロールバ
ス10、コントロールライン20c を通じて、データバスコ
ントローラ20内のメモリアドレス生成部21に入力し、メ
モリアドレス生成部21のＣＨ４アドレスレジスタ214 に
より、画像メモリ60のＣＨ４アドレスを指定するアドレ
ス信号が生成され、このアドレス信号はアドレスマルチ
プレクサ23を介してアドレスバス80を通じて画像メモリ
60に入力される。

【００３５】これによりＣＨ４データレジスタ224 によ
りデータパッキングされたパッキング画像データＤ41〜
Ｄ44はデータマルチプレクサ24を介して画像メモリ60の
所定のアドレスに書き込まれる。

【００３６】第１の入出力ユニット51および第２の入出
力ユニット52についても上記第１の画像処理ユニット41
および第２の画像処理ユニット42についての作用と同様
の作用がなされる。すなわち、ＣＨ５〜ＣＨ８の各アド
レスレジスタ 215〜 218によりＣＨ５〜ＣＨ８を指定す
るアドレス信号が生成され、このアドレス信号により指
定されたＣＨ５〜ＣＨ８のデータは、図３のタイミング
チャートにおいて、ＣＨ３画像メモリリード終了後から
ＣＨ２画像メモリライト開始前までの期間などのパッキ
ング画像データバスの空き時間に、パッキングされた画
像データとして転送される（図示せず）。

【００３７】このように本実施例の画像処理装置によれ
ば、データバスコントローラ20が４ピクセル分の画像デ
ータをパッキングして画像メモリ60に格納するため、画
像メモリ60へのデータの入出力時間を短縮することがで
き、２つの画像処理ユニット41，42および２つの入出力
ユニット51，52を有し、これらから同時に画像データの
入出力がある場合にも、装置全体のスループットを低下
させることはなく、また各画像処理ユニット41，42およ
び各入出力ユニット51，52のデータバス41a,41b,42a,42
b,51a,51b,52a,52b は、データバスコントローラ20との
間でのみ接続されているため、後からこれらのユニット
を増設するのも容易であり拡張性に優れる。

【００３８】なお本実施例の画像処理装置はパッキング
サイズを４ピクセルに設定したが、本発明の画像処理装
置はこのパッキングサイズに限るものではなく、パッキ
ングサイズを大きくすることによって、画像メモリとこ
の画像メモリに接続される装置との間で転送される画像
データによるデータバスの占有時間を一層低減すること
ができる。

【００３９】さらにデータバスコントローラ20内のデー
タパッキング部22における各チャンネルごとに上述のデ
ータレジスタを２個ずつ備えた構成を採ることもでき、
この場合、各チャンネルにおける２個のデータレジスタ
をトグルに使用することにより、さらに画像データの転
送速度を高速化することができる。すなわちチャンネル
ごとに、一方のデータレジスタがデータを取り込んでい
る間に他方のデータレジスタがデータのデータパッキン
グ処理あるいはデータアンパッキング処理を行うように
すればよい。

【図面の簡単な説明】

【図１】本実施例の画像処理装置の構成を示すブロック
図

【図２】データバスコントローラ20の詳細構成を示すブ
ロック図

【図３】画像処理装置の作用を説明するための具体的な
タイミングを示すタイミングチャート

【図４】データのパッキングおよびアンパッキングを行
なうデータレジスタの構成および作用を説明するための
ブロック図

【符号の説明】

10 コントロールバス 20 データバスコントローラ 20c,30c,41c,42c,51c,52c コントロールライン 21 メモリアドレス生成部 22 データパッキング部 23 アドレスマルチプレクサ 24 データマルチプレクサ 30 ＣＰＵ 41 第１の画像処理ユニット 42 第２の画像処理ユニット 41a,41b,42a,42b,51a,51b,52a,52b,70 データバス 60 画像メモリ 80 アドレスバス 211 〜218 アドレスレジスタ 221 〜228 データレジスタ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 コントロールバスを介して各種の制御信
   号を入出力する制御部と、該制御部からの制御信号に応
   じて画像データを入出力する少なくとも１つの画像デー
   タ入出力部と、該画像データ入出力部より入力された画
   像データを一時的に格納する画像メモリと、前記制御部
   からの制御信号に応じて該画像メモリより画像データを
   読み出して画像処理を実行する少なくとも１つの画像処
   理部とを有する画像処理装置において、 １つのデータバスにより前記画像メモリに接続され、複
   数のデータバスにより前記各画像データ入出力部および
   各画像処理部に各別に接続され、前記各画像データ入出
   力部および／または各画像処理部より入力される複数の
   画像データを前記制御部からの制御信号に応じてデータ
   パッキングして前記画像メモリに出力し、該画像メモリ
   より入力されるデータパッキングされた画像データを前
   記制御部からの制御信号に応じてデータアンパッキング
   して前記各画像データ入出力部および／または各画像処
   理部に出力するデータバス制御部を備えてなることを特
   徴とする画像処理装置。
2. 【請求項２】 前記データバス制御部が、前記画像デー
   タを前記画像メモリに格納するアドレス信号を前記制御
   部からの制御信号に応じて生成するメモリアドレス生成
   部と、該メモリアドレス生成部により生成されたアドレ
   ス信号を選択的に出力するアドレスマルチプレクサ部
   と、前記各画像処理部および／または前記各画像データ
   入出力部から入力された複数の画像データをデータパッ
   キングして前記画像メモリに向けて出力し、また画像メ
   モリより入力されたデータパッキングされた画像データ
   を複数の画像データにデータアンパッキングして前記画
   像処理部および／または前記画像データ入出力部に出力
   するデータパッキング部と、該データパッキング部と前
   記画像メモリとの間に設けられ該データパッキング部よ
   り入力された画像データを選択的に前記画像メモリに出
   力し、また該画像メモリより入力する画像データを前記
   データパッキング部に出力するデータマルチプレクサ部
   とからなることを特徴とする請求項１記載の画像処理装
   置。