JPH03283538A - バンプ電極の処理方法 - Google Patents
バンプ電極の処理方法Info
- Publication number
- JPH03283538A JPH03283538A JP2083119A JP8311990A JPH03283538A JP H03283538 A JPH03283538 A JP H03283538A JP 2083119 A JP2083119 A JP 2083119A JP 8311990 A JP8311990 A JP 8311990A JP H03283538 A JPH03283538 A JP H03283538A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- melting point
- solder bump
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 238000002844 melting Methods 0.000 claims abstract description 29
- 230000008018 melting Effects 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000011248 coating agent Substances 0.000 claims abstract description 13
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000011247 coating layer Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 14
- 230000004907 flux Effects 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000007781 pre-processing Methods 0.000 abstract 1
- 229910020174 Pb-In Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000846 In alloy Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007712 rapid solidification Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はバンプ電極の処理方法、詳しくはフリップチッ
プボンディング、テープキャリアボンディングなどワイ
ヤレスボンディング法により半導体素子等の電子部品を
接続するため、半導体チップや基板に形成するバンプ電
極のりフロー処理、接合処理などの処理方法に関する。
プボンディング、テープキャリアボンディングなどワイ
ヤレスボンディング法により半導体素子等の電子部品を
接続するため、半導体チップや基板に形成するバンプ電
極のりフロー処理、接合処理などの処理方法に関する。
（従来技術とその課題）
半導体チップや基板に形成されたバンプ電極は、それを
球状化するため有機液体（フラックス）を塗布した状態
で加熱溶融させるリフロー処理が施こされ、またその後
、バンプ電極に基板又は半導体チップの配線を接合せし
めるボンデインク工程においても、半田バンプ外周に生
成する酸化物を除去し、かつ接合強度を高めるためにフ
ラックスを塗布し再び加熱溶融させる処理が施こされる
。
球状化するため有機液体（フラックス）を塗布した状態
で加熱溶融させるリフロー処理が施こされ、またその後
、バンプ電極に基板又は半導体チップの配線を接合せし
めるボンデインク工程においても、半田バンプ外周に生
成する酸化物を除去し、かつ接合強度を高めるためにフ
ラックスを塗布し再び加熱溶融させる処理が施こされる
。
しかるに上記バンプ電極を加熱溶融する場合、溶融した
バンプの半田が配線上に沿って流れる半田流れの現象が
生じてバンプ電極の高さが減少し、あるいは高さにバラ
付きが生ずることになる。
バンプの半田が配線上に沿って流れる半田流れの現象が
生じてバンプ電極の高さが減少し、あるいは高さにバラ
付きが生ずることになる。
そのため従来、前記半田流れを防止するため配線上のバ
ンプ受部まわりに半田ダムを形成することが提案されて
いるが（特開昭ａｉｌ−９３６７ｆ１号公報）、その方
法では製造工数が増加しコスト高となる不具合がある。
ンプ受部まわりに半田ダムを形成することが提案されて
いるが（特開昭ａｉｌ−９３６７ｆ１号公報）、その方
法では製造工数が増加しコスト高となる不具合がある。
又、従来バンプ受部と配線部分との間にバンプ受部より
狭くくびれた半田流れ止めを配設する方法も提案されて
いるが（特開平１−１４５６３０号公報）、その方法で
は狭くくびれた配線部における電流密度が増大し、また
配線が複雑になる等の不具合がある。
狭くくびれた半田流れ止めを配設する方法も提案されて
いるが（特開平１−１４５６３０号公報）、その方法で
は狭くくびれた配線部における電流密度が増大し、また
配線が複雑になる等の不具合がある。
本発明は斯る従来不具合を解消すべく、バンプ電極の製
造工数及びボンディング工程を変ることなく、また配線
構造を複雑化することなしに、半田流れを防止し得る処
理方法を提供することを目的とする。
造工数及びボンディング工程を変ることなく、また配線
構造を複雑化することなしに、半田流れを防止し得る処
理方法を提供することを目的とする。
（課題を達成するための手段）
斯る本発明の処理方法は、金属配線上に、Ｐｂ１１ｎ、
Ｓｎの何れか１つの元素又はそれを主要元素とした合
金からなる被覆層を形成し、該被覆層上のバンプ受部に
ＰｂＳＩｎ、 Ｓｎの何れか１つを主要元素とした半田
バンプを供給するとともに前記被覆層上にその被覆材料
の酸化膜層を有するバンプ電極において、前記半田バン
プを加熱溶融するときに、その溶融温度を前記被覆材料
の融点より低い温度に設定することを特徴とする。
Ｓｎの何れか１つの元素又はそれを主要元素とした合
金からなる被覆層を形成し、該被覆層上のバンプ受部に
ＰｂＳＩｎ、 Ｓｎの何れか１つを主要元素とした半田
バンプを供給するとともに前記被覆層上にその被覆材料
の酸化膜層を有するバンプ電極において、前記半田バン
プを加熱溶融するときに、その溶融温度を前記被覆材料
の融点より低い温度に設定することを特徴とする。
而して上記被覆材料の融点とは、その材料が不可避不純
物を含む高純度のＰｂＳＩｎ、 Ｓｎの場合はそれらの
液相線温度をいい、合金の場合はそれらの固相線温度を
いう。
物を含む高純度のＰｂＳＩｎ、 Ｓｎの場合はそれらの
液相線温度をいい、合金の場合はそれらの固相線温度を
いう。
（作用）
上記本発明によれば、リフロー処理やボンディング工程
において、バンプ電極が加熱溶融された場合において、
フラックスにより被覆材料の酸化膜層が破壊除去される
ことなく残り、半田バンプまわりの酸化膜層それ自体が
半田ぬれ性の悪いダムの機能をもって半田流れを防止す
る。
において、バンプ電極が加熱溶融された場合において、
フラックスにより被覆材料の酸化膜層が破壊除去される
ことなく残り、半田バンプまわりの酸化膜層それ自体が
半田ぬれ性の悪いダムの機能をもって半田流れを防止す
る。
（実施例）
本発明の実施例を図面により説明すれば、実施例は基板
にバンプ電極を形成する場合を示し、第１図において（
１）は基板、（２）は金属配線、（３）は被覆層、（４
）は酸化膜層、（５）は半田バンプである。
にバンプ電極を形成する場合を示し、第１図において（
１）は基板、（２）は金属配線、（３）は被覆層、（４
）は酸化膜層、（５）は半田バンプである。
基板（１）はセラミックやガラエポ（ポリイミド樹脂）
などであり、この基板（１）上にＣｕ、 Ｎｉなどの配
線（２）を所定のパターンに形成してなる。
などであり、この基板（１）上にＣｕ、 Ｎｉなどの配
線（２）を所定のパターンに形成してなる。
被覆層（３）は不可避不純物を含む高純度のＰｂ。
Ｉｎ、 Ｓｎの何れか１つの元素又はそれらを主要元素
としたＰｂ−３ｎ、 Ｐｂ−Ｉｎ等の合金で形成された
層であり、電解メツキ又は無電解メツキ法、蒸着法など
により前記配線（２）上に形成される。
としたＰｂ−３ｎ、 Ｐｂ−Ｉｎ等の合金で形成された
層であり、電解メツキ又は無電解メツキ法、蒸着法など
により前記配線（２）上に形成される。
酸化膜層（４）は前記被覆層（３）を形成することによ
り該層の表面が大気に反応して生成された酸化物であり
、被覆材料がＳｎの場合はＳｎ酸化膜、Ｐｂ−５ａ合金
の場合はＳｎ酸化膜、Ｐｂ−Ｉｎ合金の場合はＩｎ酸化
物である。
り該層の表面が大気に反応して生成された酸化物であり
、被覆材料がＳｎの場合はＳｎ酸化膜、Ｐｂ−５ａ合金
の場合はＳｎ酸化膜、Ｐｂ−Ｉｎ合金の場合はＩｎ酸化
物である。
半田バンプ（５）はＰｂ、 Ｉｎ、 Ｓａの何れか１つ
を主要元素とした半田材料であり、好ましくは本出願人
が先に提案した（特願昭６３−３０１５３５号及び特願
平１−３４０１３２号）合金ワイヤーを使用する。
を主要元素とした半田材料であり、好ましくは本出願人
が先に提案した（特願昭６３−３０１５３５号及び特願
平１−３４０１３２号）合金ワイヤーを使用する。
すなわち、上記半田材料はｐｂ、 Ｉｎ、 Ｓｎの何れ
か１つを主要元素とし、それにＢｅ、＾ｇＳＳｎ、 Ｃ
ｕ、 Ｎｉ、ＩｎＸＳｂ等の添加元素を配合せしめ、か
つ急冷凝固法により作製さた細線からなる合金ワイヤー
である。
か１つを主要元素とし、それにＢｅ、＾ｇＳＳｎ、 Ｃ
ｕ、 Ｎｉ、ＩｎＸＳｂ等の添加元素を配合せしめ、か
つ急冷凝固法により作製さた細線からなる合金ワイヤー
である。
上記ワイヤーを使用することにより、ワイヤーボンダー
を用いた熱圧着法（ポールボンディング）によって半田
バンプ（５）前記被覆層（３）上の決められたバンプ受
部（３ａ）上に接着することができる。
を用いた熱圧着法（ポールボンディング）によって半田
バンプ（５）前記被覆層（３）上の決められたバンプ受
部（３ａ）上に接着することができる。
上記熱圧法とは、熱圧着単独の手段のみでなく、超音波
をかけながら熱圧着する超音波併用方式をも含み、この
熱圧着により半田バンプ（５）は被覆層（３）のバンプ
受部（３１）上の酸化膜層（４）を破壊除去し、図示の
如く被覆層（３）上に直接接合する。
をかけながら熱圧着する超音波併用方式をも含み、この
熱圧着により半田バンプ（５）は被覆層（３）のバンプ
受部（３１）上の酸化膜層（４）を破壊除去し、図示の
如く被覆層（３）上に直接接合する。
而して基板（１）上には配線（２）に被覆層（３）を介
し電気的に結合されたバンプ電極（５ａ）が形成される
。
し電気的に結合されたバンプ電極（５ａ）が形成される
。
次に上記バンプ電柱（５ａ）はその形状を球状化させる
ためリフロー処理が施こされるが、それを第２図に示す
。
ためリフロー処理が施こされるが、それを第２図に示す
。
リフロー処理は前記基盤（１）上にフラックスを塗布し
ながら加熱して半田バンプ（５）を加熱溶融させる工程
であり、その際に半田バンプ（５）の溶融温度を前記被
覆層（３）の材料の融点より低い温度に設定、換言すれ
ば被覆材料の融点より低い融点をもつ半田材料を半田バ
ンプ（５）として使用する。
ながら加熱して半田バンプ（５）を加熱溶融させる工程
であり、その際に半田バンプ（５）の溶融温度を前記被
覆層（３）の材料の融点より低い温度に設定、換言すれ
ば被覆材料の融点より低い融点をもつ半田材料を半田バ
ンプ（５）として使用する。
例えば、半田バンプ（５）にＰｂ５ｎ共晶組成に近い半
田合金を用いる場合、被覆層（３）にＳｎ （融点２３
２℃）をメツキして形成し、該融点より低い２２０℃で
半田バンプ（５）を加熱溶融させる。又、Ｐｂ−３ｎ合
金の高温半田材料（融点２３２℃以上）を半田バンプ（
５）として用いる場合、被覆層（３）にＰｂ−５ｖ１％
Ｓｎ （融点３０５℃）又はＰＢ−１０ＷＩ％Ｓｎ（
融点２６０℃）の被覆材料を用い、該被覆材料の融点よ
り低い温度にて半田バンプ（５）を加熱溶融させる。
田合金を用いる場合、被覆層（３）にＳｎ （融点２３
２℃）をメツキして形成し、該融点より低い２２０℃で
半田バンプ（５）を加熱溶融させる。又、Ｐｂ−３ｎ合
金の高温半田材料（融点２３２℃以上）を半田バンプ（
５）として用いる場合、被覆層（３）にＰｂ−５ｖ１％
Ｓｎ （融点３０５℃）又はＰＢ−１０ＷＩ％Ｓｎ（
融点２６０℃）の被覆材料を用い、該被覆材料の融点よ
り低い温度にて半田バンプ（５）を加熱溶融させる。
さらに、Ｐｂ−Ｉｎ合金の半田バンプ（５）を用いる場
合は、被覆材料にＰｂ−１０Ｗ１％Ｉｎ合金（融点３０
０℃）を用いて蒸着して被覆層（３）を形成し、また５
ｎ−Ｉｎ合金の半田バンプ（５）を用いる場合、被覆材
料にＳｎ又はＩｎを用いる。
合は、被覆材料にＰｂ−１０Ｗ１％Ｉｎ合金（融点３０
０℃）を用いて蒸着して被覆層（３）を形成し、また５
ｎ−Ｉｎ合金の半田バンプ（５）を用いる場合、被覆材
料にＳｎ又はＩｎを用いる。
上記のバンプ電極（５りはその後、半導体チップ（６）
を接合するボンディング工程においてその前処理として
再び加熱溶融する処理を施すが（第３図）、この処理の
際にも球状化した半田バンプ（５）の外周に生成した酸
化物（５°）を破壊除去するためにフラックスを塗布し
、前述と同様に被覆層（３）の融点より低い温度で前記
半田バンプ（５）を加熱溶融させる。
を接合するボンディング工程においてその前処理として
再び加熱溶融する処理を施すが（第３図）、この処理の
際にも球状化した半田バンプ（５）の外周に生成した酸
化物（５°）を破壊除去するためにフラックスを塗布し
、前述と同様に被覆層（３）の融点より低い温度で前記
半田バンプ（５）を加熱溶融させる。
上述した本発明の作用を確認するためのテスト結果を第
４図〜第６図に示す。
４図〜第６図に示す。
テストは配線（２）をＣｏ、被覆層（３）をＳｎ（融点
２３２℃）で無電界メツキすることにより形成し半田バ
ンプ（５）にＰｂ−４０ｔ１％５ｎ−０４ｔ１％Ｃｍ−
（１４ｖｔ％Ｎｉ−５ｖｊ％Ａｇ−１ｖｊ％ｓｂを用い
て該バンプをボールディング法により熱圧着し、その後
にリフロー処理を施した。第４図はりフロー処理前の状
態を示す。
２３２℃）で無電界メツキすることにより形成し半田バ
ンプ（５）にＰｂ−４０ｔ１％５ｎ−０４ｔ１％Ｃｍ−
（１４ｖｔ％Ｎｉ−５ｖｊ％Ａｇ−１ｖｊ％ｓｂを用い
て該バンプをボールディング法により熱圧着し、その後
にリフロー処理を施した。第４図はりフロー処理前の状
態を示す。
上記リフロー処理において１、フラックスに日本アルフ
ァーメタルズ製のα５００３を塗布しながら溶融温度２
２０℃で３０秒間加熱した結果が第５図であり、同一材
の半田バンプを溶融温度２５０℃で３０秒間加熱した結
果が第６図である。第５図においては酸化膜層がフラッ
ク、スにより破壊されることがなく残り、半田バンプの
半田流れが見られないことが確認できた。
ァーメタルズ製のα５００３を塗布しながら溶融温度２
２０℃で３０秒間加熱した結果が第５図であり、同一材
の半田バンプを溶融温度２５０℃で３０秒間加熱した結
果が第６図である。第５図においては酸化膜層がフラッ
ク、スにより破壊されることがなく残り、半田バンプの
半田流れが見られないことが確認できた。
それに対し、被覆材料の融点以上で加熱した第６図によ
れば、酸化膜層が破壊され、そこに半田流れが生じてい
た。
れば、酸化膜層が破壊され、そこに半田流れが生じてい
た。
尚、上記実施例は基板（１）にバンプ電極を形成した場
合で説明したが、半導体チップ側にバンプ電極を形成し
てもよいことは容易に理解されよう。
合で説明したが、半導体チップ側にバンプ電極を形成し
てもよいことは容易に理解されよう。
（効果）
本発明によれば、被覆層上の酸化膜層自体が半田流れを
防止するダムの機能を有するから、別途に半田ダムを形
成する工程を必要とせず、また配線部に狭くくびれた部
分を形成する必要もないので、生産性に優れるとともに
電流密度の増大もなく耐久性、信頼性を向上させること
ができる。
防止するダムの機能を有するから、別途に半田ダムを形
成する工程を必要とせず、また配線部に狭くくびれた部
分を形成する必要もないので、生産性に優れるとともに
電流密度の増大もなく耐久性、信頼性を向上させること
ができる。
第１図は本発明におけるバンプ電柱の形成を説明する部
分拡大断面図、第２図はりフロー処理を説明する部分拡
大断面図、第３図はボンディング工程の前処理を説明す
る部分拡大断面図、第４図〜第６図は本発明の作用を確
認する顕微鏡写真であり、第４図はりフロー前の状態、
第５図は本発明方法によるテスト例、第６図は比較例で
ある。 図中 （１）・・・基板 （２）・・・配線 （３）・・・被覆層 （３ａ）・・・バンプ受部 （４）・・・酸化膜層 （５）・・・半田バンプ 第４図 第５図 第６ 図 許庁長官 許庁審査官 手 続 田 補 文 正 毅 書 平成２年６月２５日 殿 殿） 発明の名称 バンプ電極の処理方法 補正をする者
分拡大断面図、第２図はりフロー処理を説明する部分拡
大断面図、第３図はボンディング工程の前処理を説明す
る部分拡大断面図、第４図〜第６図は本発明の作用を確
認する顕微鏡写真であり、第４図はりフロー前の状態、
第５図は本発明方法によるテスト例、第６図は比較例で
ある。 図中 （１）・・・基板 （２）・・・配線 （３）・・・被覆層 （３ａ）・・・バンプ受部 （４）・・・酸化膜層 （５）・・・半田バンプ 第４図 第５図 第６ 図 許庁長官 許庁審査官 手 続 田 補 文 正 毅 書 平成２年６月２５日 殿 殿） 発明の名称 バンプ電極の処理方法 補正をする者
Claims (2)
- （１）金属配線上に、Ｐｂ、Ｉｎ、Ｓｎの何れか１つの
元素又はそれを主要元素とした合金からなる被覆層を形
成し、該被覆層上のバンプ受部にＰｂ、Ｉｎ、Ｓｎの何
れか１つを主要元素とした半田バンプを供給するととも
に前記被覆層上にその被覆材料の酸化膜層を有するバン
プ電極において、前記半田バンプを加熱溶融するときに
、その溶融温度を前記被覆材料の融点より低い温度に設
定することを特徴とする処理方法。 - （２）上記酸化膜層が、金属配線上に被覆層を形成する
ことにより生成され、前記半田バンプが前記バンプ受部
に熱圧着して接合される請求項第１項のバンプ電極の処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083119A JP2911005B2 (ja) | 1990-03-30 | 1990-03-30 | バンプ電極の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083119A JP2911005B2 (ja) | 1990-03-30 | 1990-03-30 | バンプ電極の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283538A true JPH03283538A (ja) | 1991-12-13 |
| JP2911005B2 JP2911005B2 (ja) | 1999-06-23 |
Family
ID=13793318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083119A Expired - Lifetime JP2911005B2 (ja) | 1990-03-30 | 1990-03-30 | バンプ電極の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911005B2 (ja) |
-
1990
- 1990-03-30 JP JP2083119A patent/JP2911005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2911005B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435009B1 (en) | Semiconductor package connecting method and semiconductor package connecting wires | |
| US6436730B1 (en) | Microelectronic package comprising tin copper solder bump interconnections and method for forming same | |
| US5982629A (en) | Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith | |
| JP2009060101A (ja) | 電子機器 | |
| JP2002124533A (ja) | 電極材料、半導体装置及び実装装置 | |
| JP2001298051A (ja) | はんだ接続部 | |
| US6917118B2 (en) | Semiconductor device | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP2009088431A (ja) | バンプ形成用ペースト、及びバンプ構造体 | |
| JPH03283538A (ja) | バンプ電極の処理方法 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JPH0529363A (ja) | 配線基板 | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
| JPS6256597A (ja) | 電子部品のメツキ方法 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH02109339A (ja) | 電極付半導体チップ及びその実装方法 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JPH09153497A (ja) | 半田バンプの形成方法 | |
| JPH011248A (ja) | 半導体装置の製造方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPH07122566A (ja) | はんだ材料の金属細線 | |
| JPH07183338A (ja) | 素子の実装方法 |