JPH03282976A - 離散コサイン変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は離散コサイン変換回路、特に画像の圧縮又は伸
張処理をともなう回路において、圧縮前又は伸張後の画
像データ変換に用いられる回路に関する。

［従来の技術］ 従来から、画像処理において各種データを離散コサイン
変換することか行なわれており、例えば画像データであ
るＲＧＢ信号を離散コサイン変換する場合は、まずＲＧ
Ｂ＠号はｙｃｂｃ、　８号に変換される。

そして、上記Ｙ信号については次のような関係かある。

Ｙ−Ｒ，・Ｒ＋ＧＹ−Ｇ＋ＢＹ−Ｂ ここで、Ｒ，、Ｇ、、　ＢＹは各成分の変換係数である
。さらに、二次元の離散コサイン変換は次式で与えられ
る。

Ｆ（１）−χ、（（）、、Ｙ＋−＋・ＣＦ　＜ｂ＞　）
・ＣＦｔｂ＞）ただし、Ｎ＝処理されるブロック単位 ＣＦ：離散コサイン変換係数 てあり、上式のｉｎｔはカッコ内の値の整数を表わす。

したかって、処理データＲＧＢ信号は、まずＹＣｂＣｒ
に前変換され、その後に離散コサイン変換が行なわれる
ことになる。

［発明か解決しようとする課題］ しかし、上述した離散コサイン変換では、例えば、画像
データであるＲＧＢ信号をｙｃｂｃ、信号に変換する前
変換回路と、離散コサイン変換する離散コサイン変換回
路とか別々に存在しており、回路が複雑になると共に、
処理速度も遅いという問題があった。

本発明は上記問題点にかんがみてなされたものであり、
前変換と離散コサイン変換とを同時に効率良く行なう簡
略化された離散コサイン変換回路を得ることを目的とす
る。

［課題を解決するための手段］ 上記目的を達成するために、本発明は１画像処理に関す
る処理データを離散コサイン変換する離散コサイン変換
回路において、上記処理データにこの処理データに対応
する前変換係数及び離散コサイン変換係数を乗算した、
乗算データを記憶するメモリを有し、上記メモリ内の乗
算データを加算処理することにより、前変換及び離散コ
サイン変換を同時に行なう構成としである。

また、他の発明は、画像処理に関する処理データを離散
コサイン変換する離散コサイン変換回路において、入力
された処理データを蓄積する第１メモリと、処理データ
と前変換係数及び離散コサイン変換係数の両者を乗算し
た第１乗算データを有する第１ＲＯＭと、この第１ＲＯ
Ｍの第１乗算データを加算する加算器と、この加算器の
加算データを順次格納するレジスタと、このレジスタの
出力結果を蓄積する第２メモリと、この第２メモリの出
力と離散コサイン変換係数とを乗算した第２乗算データ
を有する第２ＲＯＭと、この第２ＲＯＭの第２乗算デー
タを加算する加算器と、この第２加算器の加算データを
順次格納するレジスタと、このレジスタの出力結果を蓄
積する第３メモリとを有し、入力処理データの前変換及
び離散コサイン変換を同時に行なう構成としである。

［作用］ 上記構成によれば、処理データか入力されると、この処
理データに対する前変換係数及び離散コサイン変換係数
の乗算値が読み出され、これらが加算されることにより
、又は他の発明てはさらに上記加算データに離散コサイ
ン変換係数の乗算値が読み出されて加算されることによ
り、前変換を含む離散コサイン変換が迅速に行なわれる
。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

第１図には、実施例に係る離散コサイン変換回路の構成
ブロックが示されており、実施例は、入力された処理デ
ータを蓄積する第１メモリｌ。

２．３、上記処理データと前変換及び離散コサイン変換
係数との第１乗算値を有する第１　ＲＯＭ４．５，６、
この第１ＲＯＭ４，５．６の出力結果と後段のレジスタ
８の出力とを加算する加算器７、この加算器７の加算結
果を順次格納するレジスタ８、このレジスタ８の出力結
果を蓄積する第２メモリ９，１０、この第２メモリ９ま
たはｌＯの出力結果と離散コサイン変換係数とを乗算し
た第２乗算値を有する第２ＲＯＭ１１、この第２ＲＯＭ
ＩＩの出力とその後段のレジスタ１３の出力とを加算す
る加算器１２、この加算器１２の加算結果を順次格納す
るレジスタ１３、レジスタ１３の出力結果を蓄積する第
３メモリ１４を備えて構成される。

実施例は以上の構成からなり、・以下にその作用を説明
する。

実施例では、入力処理データとしてＲＧＢ！号を用い、
第２図に示される２×２のブロックデータを離散コサイ
ン変換する。

まず、ＲＧＢ信号について離散コサイン変換を行なう場
合、ＲＧＢ＠号をＹＣｂＣ，信号に変換し、そのＹＣｂ
Ｃ，信号を離散コサイン変換する必要かある０例えば、
Ｙ信号は、ＲＧＢ信号を用いて、次にように表わせる。

Ｙ−Ｒ，・Ｒ÷ＧＹ−Ｇ４ＰＲ，・Ｂ　　　　　　　　
　・・・（１）ただし、　Ｒｙ、　ＧＹ、　Ｂｙは変換
係数である。

このＹ＠号に対して、例えば、２Ｘ２のブロックのＹ信
号に対して離散コサイン変換を行なった場合の結果なＦ
とするとＦは次式て与えられる。

ＣＦ： 離散コサイン変換係数 てあり、 上式のｉｎｔはカッコ内の値の整数を表わす。

上記（２）式において。

Ｆ’（ｉ）　＝ズ、Ｙ（、、・ＣＦ（ｂ＞とすると、こ
の（３）式を上記（２） Ｆ（１）＝ズ、　Ｆ’＋１１・ＣＦ（ｂ。

・−（３） 式に代入して、 ・・・（４） となる、したがって（３） 式と（４）式は、 全く同じ 処理をすることになる。

また、上記（３） 式に（１） 式を代入すると、 Ｆ’　（ｉ） ズ、（Ｒｙ４＋−＋◆Ｇ、・Ｇ（１）◆ＢＹ’Ｂ（−）
）・ＣＦ　＜ｂ＋ｆ、ＩＲＹ”（ａ）・ＣＦ　＜ｂ＋◆
’Ｙ”Ｇ　（ａ）・ＣＦ（ｂ、十８７・Ｂ（、、・ＣＦ
＋ｂ＞　　　　　　　　　　　　　・・・（５）となる
。

上記（５）式を展開すると、Ｆｏ（□）〜Ｆ”　（４）
は次のようになる。

ここで、Ｆ’　＋１１の演算について説明する。

第２図に示される処理データが第１メモリ１゜２．３に
蓄積されているので、まず初のデータＲ（皇）＋　Ｇ（
１）＋　Ｂ（１１か第１メモリ１，２．３よりそれぞれ
出力され、第１ＲＯＭ４，５．６に入力される。このＲ
ＯＭ４，５．６は、入力されたＲ（□）＋　Ｇ１１）＋
　８（１）に対する演算結果Ｒｙｌｌ＋＋＞・ＣＦ＋１
）　＋　Ｇｙ−Ｊｔ＞・（：Ｆｃｔ＋　、　ＢＹ・Ｂ（
１）・ＣＦ（１）を出力することになり、この場合、　
ＲＹ、　Ｇ、、　Ｂ、は前変換係数、　ＣＦ（１）は離
散コサイン係数となる。このようにして、出力された３
つのデータは、加算器７によって加算され、レジスタ８
に格納される。

そして、２番目のデータＲ（１１ｒ　Ｇ　（り　＋　Ｂ
　（２，がＭ１メモリ１，２．３よりそれぞれ出力され
第１ＲＯＭ４，５．６に入力される。第１ＲＯＭ４゜５
．６はその入力されたＲ（２）Ｉ　Ｇ＜２）Ｉ　Ｂ（２
＞に対する演算結果・Ｒｙ°Ｒ＋ｔ＋ＣＦｔｚ＋・Ｇｙ
ｏＧ　＋＊＞　ＣＦ　（ａ）・ＢＹ・Ｂ、２．・ＣＦ、
２．を出力する、出力された３つのデータは、加算器７
によって、前回演算した結果を格納しているレジスタ８
の値と加算され、レジスタ８に格納される。このとき、
レジスタ８に格納されている値が、Ｆ’　（１１であり
、これは、次の第２メモリ９に蓄、積される。同様にし
て、Ｆ’　（２１Ｆ′。）＋”（。か演算される。そし
て、Ｆ“、１、〜Ｆ’　＋４＞かメモリ９に蓄積される
と、メモリ９゜ｌＯの切換えが行なわれる。

次に、上記（４）式のＦ、目について演算する。

上記（４）式を展開すると、Ｆｌｌ）〜Ｆ（４）は次の
ようになる。

Ｆ、□１ｍ　Ｆ’（１）・ＣＦ＋１１◆Ｆ’（。・ＣＦ
　ｃｔａ＋　　　”１（１０）Ｆ　（２１−Ｆ’■）・
ＣＦ、コ）１Ｆ’　＋り・ＣＦ　（４１−（１１）Ｆ　
（：１１　ｗ　Ｆ’　（３１・ＣＦ（１戸Ｆ’＋４１”
ＣＦ＋２１　　　　”・・（１２）Ｆ（４）、　Ｆ’＋
：ｕ・ｃＦ＋ｚ＋＋Ｆ’＋４＋・ｃＦｔ。＝（１３）上
記において、Ｆ（１１の演算について説明する。

まず、初めのデータＦ’　（１）か第２メモリ９より出
力され、第２ＲＯＭ１１に入力される。第２ＲＯＭＩＩ
は、その入力されたＦ＋、□、に対する演算結果、Ｆ’
　＋１１・ＣＦ＋１１を出力する。この場合、ＣＦ＋１
＞が離散コサイン係数となる。このようにして、出力さ
れたデータは、加算器１２によってレジスタ１３の初期
値Ｏと加算され、レジスタ１３に格納される０次に、２
番目のデータであるＦ’　（＊＞が第２メモリ９より出
力され、第２ＲＯＭ１１に入力される。この第２ＲＯＭ
１１は、その入力されたＦ’　（２）に対する演算結果
Ｆ’　（！ｌ・ＣＦ　＜＊＞を出力する。出力されたデ
ータは、加算器１２によって前回演算した結果を格納し
ているレジスタ１３の値と加算され、レジスタ１３に格
納される。このとき、レジスタ１３に格納されている値
が、離散コサイン変換の最終値Ｆ（１）てあり、これは
、次の第３メモリ１４に蓄積される。同様にしてＦ　（
２）＋　Ｆ（３）　＋　Ｆ　＋４）は演算され、第３メ
モリ１４に蓄積される。

このようにして、ＲＧＢデータの離散コサイン変換は終
了する。

［発明の効果］ 以上説明したように、本発明によれば、前変換と離散コ
サイン変換を同時に行なうようにしたのて１例えばＲＧ
Ｂ信号のようにｙｃｂｃｒ信号に変換する前変換回路と
、　Ｆ（１１を求める離散コサイン変換回路とを一つの
回路構成で形成することができ、処理速度を高めること
ができると共に、回路を簡略化できる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例に係る離散コサイン変換回路の
構成を示すブロック図、第２図は第１メそりに入力され
た処理データ（ＲＧＢ信号の２×２ブロツク）の例を示
す図である。 １．２．３：第１メモリ ４．５，６：第１　ＲＯＭ ７．１２：加算器 ８．１３：レジスタ ９．１０：第２メモリ １４：第３メモリ

Claims (2)

【特許請求の範囲】
1. （１）画像処理に関する処理データを離散コサイン変換
   する離散コサイン変換回路において、上記処理データに
   この処理データに対応する前変換係数及び離散コサイン
   変換係数を乗算した、乗算データを記憶するメモリを有
   し、上記メモリ内の乗算データを加算処理することによ
   り、前変換及び離散コサイン変換を同時に行なうことを
   特徴とする離散コサイン変換回路。
2. （２）画像処理に関する処理データを離散コサイン変換
   する離散コサイン変換回路において、入力された処理デ
   ータを蓄積する第１メモリと、処理データと前変換係数
   及び離散コサイン変換係数の両者を乗算した第１乗算デ
   ータを有する第１ＲＯＭと、この第１ＲＯＭの第１乗算
   データを加算する加算器と、この加算器の加算データを
   順次格納するレジスタと、このレジスタの出力結果を蓄
   積する第２メモリと、この第２メモリの出力と離散コサ
   イン変換係数とを乗算した第２乗算データを有する第２
   ＲＯＭと、この第２ＲＯＭの第２乗算データを加算する
   加算器と、この第２加算器の加算データを順次格納する
   レジスタと、このレジスタの出力結果を蓄積する第３メ
   モリとを有し、入力処理データの前変換及び離散コサイ
   ン変換を同時に行なうことを特徴とする離散コサイン変
   換回路。