KR970057944A - 리의 알고리즘을 이용한 이산 코사인 역변환 시스템 - Google Patents

리의 알고리즘을 이용한 이산 코사인 역변환 시스템 Download PDF

Info

Publication number
KR970057944A
KR970057944A KR1019950049316A KR19950049316A KR970057944A KR 970057944 A KR970057944 A KR 970057944A KR 1019950049316 A KR1019950049316 A KR 1019950049316A KR 19950049316 A KR19950049316 A KR 19950049316A KR 970057944 A KR970057944 A KR 970057944A
Authority
KR
South Korea
Prior art keywords
signal
storage means
multiplexer
receiving
signal output
Prior art date
Application number
KR1019950049316A
Other languages
English (en)
Other versions
KR100212268B1 (ko
Inventor
최성업
김태성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950049316A priority Critical patent/KR100212268B1/ko
Priority to US08/763,611 priority patent/US5841682A/en
Priority to JP33367896A priority patent/JP3856883B2/ja
Publication of KR970057944A publication Critical patent/KR970057944A/ko
Application granted granted Critical
Publication of KR100212268B1 publication Critical patent/KR100212268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

이 발명은 리의 알고리즘을 이용한 이산 코사인 역변환 시스템에 관한 거승로, 이산 코사인 변환된 신호를 입력받아, 리의 알고리즘을 이용한 이산 코사인 역변환의 덧셈 연산을 하여 출력하는 초기연산부(100)와, 상기 초기연산부(100)로부터 출력되는 신호를 입력받아, 리의 알고리즘을 이용한 이산 코사인 역변환의 곱셈 연산과 나비 연산을 하여 출력하는 주연산부(200)로 이루어져 있으며, MPEG 등에서 데이타 압축 및 복원을 위하여 사용하고 있는 이산 코사인 역변환 시스템에 있어서, 리의 알고리즘을 이용하여 회로를 구현함에 따라 곱셈의 횟수를 줄여서 계산에 소요되는 시간을 단축시키고, 전체 회로의 크기를 줄인, 리의 알고리즘을 이용한 이산코사인 역변환 시스템에 관한 것이다.

Description

리의 알고리즘을 이용한 이산 코사인 역변환 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예를 따른 리의 알고리즘을 이용한 이산 코사인 역변환 시스템을 적용한 블럭도,
제2도는 제1도의 신호 흐름도.

Claims (15)

  1. 이산 코사인 변환된 신호를 입력받아, 리의 알고리즘을 이용한 이산 코사인 역변환의 덧셈 연산을 하여 출력하는 초기연산수단과; 상기 초기연산수단으로부터 출력되는 신호를 입력받아, 리의 알고리즘을 이용한 이산 코사인 역변환의 곱셈 연산과 나비 연산을 하여 출력하는 주연산수단으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  2. 제1항에 있어서, 상기 초기연산수단의 구성은, 이산 코사인 변환된 신호와, 궤환되는 신호를 입력받아, 해당되는 신호들을 선택하여 덧셈을 하여 출력하는 초기 덧셈수단(10)과; 상기 초기 덧셈수단(10)으로부터 출력되는 1차 덧셈 계산된 신호를 입력받아 저장하였다가, 2차 뎃셈계산을 수행하도록, 상기 초기 덧셈수단(10)으로 그 신호를 다시 궤환시키는 1차 저장수단(20)과; 상기 초기 덧셈수단(10)으로부터 출력되는 2차 덧셈 계산된 신호를 입력받아 임시 저장하였다가출력하는 2차 저장수단(30)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템,
  3. 제2항에 있어서, 상기 덧셈수단(10)의 구성은, 이산 코사인 변환된 신호를 입력받아, 임시 저장하였다가 출력하는 신호입력수단(11)과; 상기 신호입력수단(10)으로부터 출력되는 신호를 입력받아, 해당하는 신호들을 선택하여 덧셈을 하여 출력하는 가산수단(15)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  4. 제3항에 있어서, 상기 신호입력수단(11)의 구성은, 이산 코사인 변환된 신호의 제1차의 1포인트~4포인트를 입력받아, 임시 저장하였다가 해당하는 신호를 출력하는 제1저장수단(M11)과 이산 코사인 변환된 신호의 제1차의 5포인트~8포인트를 입력받아, 임시 저장하였다가 해당하는 신호를 출력하는 제2저장수단(M12)과; 이산 코사인 변환된 신호의 제2차의 5포인트~8포인트를 입력받아, 임시 저장하였다가 해당하는 신호를 출력하는 제3저장수단(M13)과; 이산 코사인 변환된 신호의 제2차의 1포인트~4포인트를 입력받아,임시 저장하였다가 해당하는 신호를 출력하는 제1저장수단(M14)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  5. 제3항에 있어서, 상기 가산수단(15)의 구성은, 상기 신호입력수단(11)의 제2저장수단(M12)으로부터 출력되는 신호와 제4저장수단(14)으로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제1 멀티플레서(MX15)와; 상기 제1멀티플렉서(MX15)로부터 출력되는 신호와, 상기 1차 저장수단(20)으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제2멀티플렉서(MX16)와; 상기 신호입력수단(11)의 제1저장수단(M11)으로부터 출력되는 신호와 제3저장수단(M13)으로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제3멀티플레것(MX17)와; 상기 제3멀티플렉서(MX15)로부터 출력되는 신호와 상기 1차 저장수단(20)으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제4멀티플렉서(MX18)와; 상기 제2멀티플렉서(MX16)와, 제4멀티플렉서(MX18)로부터 출력되는 신호를 입력받아 두 값을 더하여 출력하는 가산기(AD15)로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  6. 제2항에 있어서, 사기 1차 저장수단(20)의 구성은, 상기 초기 덧셈수단(10)으로부터 출력되는 1차 덧셈 계산된 신호중에서 해당하는 신호를 입력받아 저장하였다가, 2차 덧셈 계산을 수행하도록, 상기 초기 덧셈수단(10)의 제2멀티플렉서(MX16)로 그 신호를 다시 궤환시키는 제1저장수단(21)과; 상기 초기 덧셈수단(10)으로부터 출력되는 1차 덧셈 계산된 신호중에서 해당하는 신호를 입력받아 저장하였다가, 2차 덧셈 계산을 수행하도록, 상기 초기 덧셈수단(10)의 제4멀티플렉서(MX18)로 그 신호를 다시 궤환시키는 제2저장수단(25)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 코사인 역변환하는 시스템
  7. 제6항에 있어서, 상기 제1저장수단(21)의 구성은, 상기 초기 덧셈수단(10)의 제1멀티플렉서(MX15)로부터 출력되는 신호와, 가산기(AD15)로부터 출력되는 신호를 입력받아 해당하는 신호를 선택하여 출력하는 제1멀티플렉서(MX21)와; 상기 제1멀티플렉서(MX21)로부터 출력되는 신호중에서 해당하는 신호를 입력받아, 임시 저장하였다가 출력하는 제2저장수단(M22)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  8. 제6항에 있어서, 상기 제2저장수단(25)의 구성은, 상기 초기 덧셈수단(10)의 제3멀티플렉서(MX17)로부터 출력되는 신호와, 가산기(AD15)로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제2멀티플렉서(MX25)와; 상기 제2멀티플렉서(MX25)로부터 출력되는 신호 중에서 해당하는 신호를 입력받아, 임시 저장하였다가 출력하는 제3저장수단(M25)과; 상기 제2멀티플렉서(MX25)로부터 출력되는 신호 중에서 해당하는 신호를 입력받아, 임시 저장하였다가 출력하는 제4저장수단(M26)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  9. 제2항에 있어서, 상기 2차 저장수단(30)의 구성은, 상기 초기 덧셈수단(10)으로부터 출력되는 2차 덧셈 계산된 신호중에서 해당하는 신호를 입력받아, 임시 저장하였다가 출력하는 제1저장수단(31)과; 상기 초기 덧셈수단(10)으로부터 출력되는 2차 덧셈 계산된 신호중에서 해당되는 신호를 입력받아, 임시 저장하였다가 출력하는 제2저장수단(35)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  10. 제9항에 있어서, 상기 제1저장수단(31)의 구성은, 상기 1차 저장수단(20)의 제1멀티플렉서(MX21)로부터 출력되는 신호와, 제2멀티플렉서(MX25)로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제1멀티플렉서(MX31)와; 상기 제1멀티플렉서(MX31)로부터 출력되는 신호와, 상기 주연산수단으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제2멀티플렉서(MX32)와; 상기 제1멀티플렉서(MX31)로부터 출력되는 신호와, 상기 주연산수단으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제3멀티플렉서(MX33)와; 사기 주연산수단으로부터 궤환되는 신호를 입력받아. 그 신호를 전달하는 전송 게이트(TG31)와; 상기 전송 게이트(TG31)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제1저장수단(M31)과; 상기 제2멀티플렉서(MX32)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제2저장수단(M32)과; 제3멀티플렉서(MX33)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제3저장수단(M33)과; 상기 제1저장수단(M31)과, 제2저장수단(M32)과, 제3저장수단(M33)으로부터 출력되는 신호를 입력받아, 해당하는 신호를 출력하는 제4멀티플렉서(MX34)로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  11. 제9항에 있어서, 상기 제2저장수단(35)의 구성은, 상기 초기 덧셈수단(10)의 가산기(AD15)로부터 출력되는 신호와, 1차 저장수단(20)의 제1멀티플렉서(MX21)로부터 출력되는 신호와, 제2멀티플렉서(MX25)로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제1멀티플렉서(MX35)와; 상기 제1멀티플렉서(MX35)로부터 출력되는 신호와, 상기 주연산수단으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제2멀티플렉서(MX36)와; 상기 제1멀티플렉서(MX35)로부터 출력되는 신호와, 상기 주연산수단으로부터 궤환되는 신호를 입력받아, 해당하는 신호를 선택하여 출력하는 제3멀티플렉서(MX37)와; 상기 주연산수단으로부터 궤환되는 신호를 입력받아, 그 신호를 전달하는 전송 게이트(TG35)와; 상기 전송 게이트(TG35)로부터 출력되는 신호를 입력받아 임시 저장하였다가 출력하는 제1저장수단(M35)과; 상기 제2멀티플렉서(MX36)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제2저장수단(M36)과; 상기 제3멀티플렉서(MX37)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제3저장수단(M37)과; 상기 제1저장수단(M35)과, 제2저장수단(M36)과, 제3저장수단(M37)으로부터 출력되는 신호를 입력받아, 해당하는 신호를 출력하는 제4멀티플렉서(MX38)로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  12. 제1항에 있어서, 상기 주연산수단의 구성은, 상기 초기 연산수단으로부터 출력되는 신호를 입력받아, 해당하는 신호를 선택하여, 그 신호에 해당하는 계수를 곱하여 출력하는 계수 곱셈수단(50)과; 상기 계수 곱셈수단(50)으로부터 출력되는 신호와 상기 초기 연산수단으로부터 출력되는 신호를 입력받아 두 신호를 나비 연산하여 출력하는 나비 연산수단(60)과; 상기 나비 연산수단(60)으로부터 출력되는 신호를 입력받아, 임시 저장하였다가, 최종적인 신호를 완성하여 출력하는 신호완성 수단(70)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  13. 제12항에 있어서, 상기 계수 곱셈수단(50)의 구서은, 상기 2차 저장수단(30)의 제1저장수단(31)의 제4멀티플렉서(MX34)의 출력신호와, 제2저장수단(35)의 제4멀티플렉서(MX38)의 출력신호를 입력받아, 해당하는 신호를 출력하는 멀티플렉서(MX51)와; 미리 정해진 계수값들을 저장하고 있다가, 입력되는 신호에 해당하는 계수값을 출력하는 롬(ROM51)과; 상기 멀티플렉서(MX51)와, 롬(ROM51)으로부터 출력되는 신호를 입력받아, 곱하여 출력하는 곱셈기(MP51)로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  14. 제12항에 있어서, 상기 나비 연산수단(60)의 구성은, 상기 2차 저장수단(30)의 제1저장수단(31)의 제4멀티플렉서(MX34)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제1래치(LTH61)와; 상기 계수 곱셈수단(50)의 곱셈기(MP51)로부터 출력되는 신호를 입력받아, 임시 저장하였다가 출력하는 제2래치(LTH62)와; 상기 제1래치(LTH61)로부터 출력되는 신호와, 제2래치(LTH61) 로부터 출력되는 신호를 입력받아, 두 신호를 더하여, 상기 2차 저장수단(30)의 제1저장수단(31)으로 출력하는 가산기(AD61)와; 상기 제2래치(LH62)로부터 출력되는 신호를 입력받아, 상기 제1래치(LTH61)로부터 출력되는 신호를 감산하여, 상기 2차 저장수단(30)의 제2저장수단(35)으로 출력하는 감산기(DF61)로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
  15. 제12항에 있어서, 상기 신호 완성수단(70)의 구성은, 상기 가산기(AD61)로부터 출력되는 신호를 입력받아, 저장하였다가 출력하는 제1저장수단(M71)과; 상기 감산기(DF61)로부터 출력되는 신호를 입력받아, 저장하였다가 출력하는 제2저장수단(M72)으로 이루어져 있는 것을 특징으로 하는 리의 알고리즘을 이용한 이산 코사인 역변환 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950049316A 1995-12-13 1995-12-13 리의 알고리즘을 이용한 이산 코사인 역변환 시스템 KR100212268B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950049316A KR100212268B1 (ko) 1995-12-13 1995-12-13 리의 알고리즘을 이용한 이산 코사인 역변환 시스템
US08/763,611 US5841682A (en) 1995-12-13 1996-12-11 Inverse discrete cosine transformation system using Lee's algorithm
JP33367896A JP3856883B2 (ja) 1995-12-13 1996-12-13 リーのアルゴリズムを用いた逆離散コサイン変換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049316A KR100212268B1 (ko) 1995-12-13 1995-12-13 리의 알고리즘을 이용한 이산 코사인 역변환 시스템

Publications (2)

Publication Number Publication Date
KR970057944A true KR970057944A (ko) 1997-07-31
KR100212268B1 KR100212268B1 (ko) 1999-08-02

Family

ID=19439648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049316A KR100212268B1 (ko) 1995-12-13 1995-12-13 리의 알고리즘을 이용한 이산 코사인 역변환 시스템

Country Status (3)

Country Link
US (1) US5841682A (ko)
JP (1) JP3856883B2 (ko)
KR (1) KR100212268B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876704B2 (en) * 2001-05-16 2005-04-05 Qualcomm, Incorporated Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor
TWI227840B (en) * 2003-12-03 2005-02-11 Via Tech Inc Method and apparatus for multiplying based on Booth's algorithm
DE102016206331A1 (de) * 2016-04-14 2017-10-19 BSH Hausgeräte GmbH Haushalts-Gargerät mit Garsensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725544B2 (ja) * 1992-11-12 1998-03-11 日本電気株式会社 Ｄｃｔ及び逆ｄｃｔ演算装置並びにその演算方法
US5345408A (en) * 1993-04-19 1994-09-06 Gi Corporation Inverse discrete cosine transform processor
US5508949A (en) * 1993-12-29 1996-04-16 Hewlett-Packard Company Fast subband filtering in digital signal coding

Also Published As

Publication number Publication date
KR100212268B1 (ko) 1999-08-02
US5841682A (en) 1998-11-24
JP3856883B2 (ja) 2006-12-13
JPH09179852A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US5535288A (en) System and method for cross correlation with application to video motion vector estimator
US5941940A (en) Digital signal processor architecture optimized for performing fast Fourier Transforms
KR100311251B1 (ko) 2차원이산코사인변환장치,2차원역이산코사인변환장치및디지탈신호처리장치
US20140149478A1 (en) Transform design with scaled and non-scaled interfaces
EP0128298B1 (en) Orthogonal transformer and apparatus operational thereby
EP0884686A3 (en) Method and apparatus for performing discrete cosine transform and its inverse
JPH03211604A (ja) ディジタル信号処理装置
KR970012126A (ko) Vsli 실행용 역이산 코사인 변환 프로세서
US5117381A (en) Discrete orthogonal and inverse orthogonal transform apparatus
US20050125469A1 (en) Method and system for discrete cosine transforms/inverse discrete cosine transforms based on pipeline architecture
US6052703A (en) Method and apparatus for determining discrete cosine transforms using matrix multiplication and modified booth encoding
US5633817A (en) Fast fourier transform dedicated processor
US5434808A (en) Highly parallel discrete cosine transform engine
KR970057944A (ko) 리의 알고리즘을 이용한 이산 코사인 역변환 시스템
JPH06149861A (ja) Ｄｃｔ及び逆ｄｃｔ演算装置並びにその演算方法
KR960020541A (ko) 이산 코사인 변환 회로, 이산 코사인 역변환 회로, mpeg 비디오 인코더 및 mpeg 비디오 디코더
US5805484A (en) Orthogonal function generating circuit and orthogonal function generating method
JPH04277932A (ja) 画像データ圧縮装置
US5999958A (en) Device for computing discrete cosine transform and inverse discrete cosine transform
KR0130441B1 (ko) 2차원 이산 코사인 변환기
JP2529229B2 (ja) コサイン変換装置
US6308194B1 (en) Discrete cosine transform circuit and operation method thereof
US6535646B2 (en) Discrete cosine transform method and apparatus
JP3154293B2 (ja) 音声信号帯域合成復号化装置
KR100392969B1 (ko) 영상 신호 압축 및 압축해제 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee