KR970012126A - Vsli 실행용 역이산 코사인 변환 프로세서 - Google Patents

Abstract

본 발명은 역이산 코사인 변형(IDCT)의 신속하고 효율적인 실행에 관한 것이다. 개선된 IDCT 프로세서는 효율적인 VLSI 수행과 산술적 작동의 필요 횟수 간의 균형을 잘 달성하여 실시간 음향 및 비데오 해제 응용에 특히 유용하다. 표준 IDCT 계산은 IDCT식을 두 부분 : 각 입력치의 프리스케일링을 한 후 계산치가 입력 데이타의 IDCT를 나타내도록 특별히 선택된 행렬을 곱하는 두 부분으로 인수분해하여 변형시킨 것이다. 사전 곱셈 상수는 특별히 선택된 행렬이 한정된 수의 특정 값을 갖도록 선택된다. 그리하여 행렬 곱셈의 VLSI 실행이 크게 단순화된다.

Description

VSLI 실행용 역이산 코사인 변환 프로세서

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 하나의 실시예에 다른 2-d IDCT를 효과적으로 구하는 단계를 도시한 플로우챠트,

제3도는 본 발명의 하나의 실시예에 따르는 2-d IDCT 프로세서 내의 프리스케일러(prescaler)의 하나의 구현예를 도시한 도면,

제4도는 본 발명의 하나의 실시예에 따르는 2-d IDCT 프로세서내의 행렬 멀티플라이어(multiplier)의 간략도.

Claims (19)

1. 일련의 DCT 상관계수를 받아서 상기 열 중의 각 상관계수를 상기 열 내에서 상관계수의 위치의 소정함수에 따라서 주기적으로 변화하는 프리스케일링 인수로 곱하고, 클럭 신호로서 일련의 프리스케일된 DCT 상관계수를 제공하는 프리스케일러; 및 상기 일련의 프리스케일된 DCT 상관계수를 입력치로 받도록 작동하며 상기 일련의 프리스케일된 DCT 상관계수와 소정의 IDCT 상관계수 행렬의 벡터 곱을 나타내는 일련의 샘플을 출력 신호로 제공하는 행렬 멀티플라이어로 이루어지며, 상기 소정의 IDCT 상관계수 행렬은 상기 출력 신호가 상기 일련의 DCT 상관계수의 역이산 코사인 변환을 나타내도록 상기 소정 함수에 맞게 선택됨을 특징으로 하는 역이산 코사인 변형(IDCT) 프로세서.
2. 제1항에 있어서, 상기 일련의 DCT 상관계수가 일차원 벡터로 이루어짐을 특징으로 하는 IDCT 프로세서.
3. 제1항에 있어서, 상기 일련의 DCT 상관계수가 이차원 행렬로 이루어짐을 특징으로 하는 IDCT 프로세서.
4. 처리 시스템에 있어서, 일련의 샘플의 입력 신호 각각에 소정의 프리스케일링 함수에 따라서 상기 일련의 샘플 내에서의 위치에 따라 변화되는 선택된 프리스케일링 인수로 곱하여, 전자적으로 일련의 프리스케일링된 샘플로 표시되는 프리스케일링된 신호를 만드는 단계; 및 상기 일련의 상기 프리스케일링된 신호의 상기 프리스케일링된 샘플에 출력 신호가 상기 입력 신호의 IDCT에 접근하도록 상기 소정 프리스케일링 함수에 맞게 선택된 소정 IDCT 상관계수 행렬을 곱하여 상기 출력 신호를 만드는 단계로 이루어짐을 특징으로 하여, 입력신호의 역이산 코사인 변형을 구하는 방법.
5. 한 행렬의 DCT 상관계수 샘플을 받아서 상기 행렬 중의 상기 상관계수 샘플에 상기 행렬 내의 열 위치에 따라 주기적으로 변하는 제1프리스케일링 인수 및 상기 행렬 내의 행 위치에 따라 주기적으로 변하는 제2프리스케일링 인수로 곱하여, 프리스케일된 DCT 상관계수 샘플의 행렬을 나타내는 출력 신호를 제공하는 프리스케일러; 제1일차원 벡터를 입력 신호로 받아서 상기 일차원 벡터에 소정 IDCT 상관계수 행렬을 곱하여 제2의 일차원 벡터를 나타내는 출력 신호를 구하는 행렬 멀티플라이어; 및 상기 행렬 멀티플라이어로부터 일련의 일차원 벡터 출력 신호를 받아서 상기 행렬 멀티플라이어의 출력 행렬을 만들어 상기 출력 행렬의 전치된 값을 나타내는 출력 신호를 제공하는 트랜스포즈 버퍼로 이루어지며; 상기 프리스케일러의 상기 출력 신호는 상기 행렬 멀티플라이어에 연결되고; 상기 행렬 멀티플라이어는 프리스케일링된 DCT 상관계수의 상기 행렬을 나타내는 상기 출력 신호상에서 행-대-행으로 작동하여 상기 트랜스포즈 버퍼가 상기 출력 행렬을 만들 때에 행-대-행의 방식으로 상기 제2의 일차원 벡터를 나타내는 상기 출력 신호를 구하고, 상기 트랜스포즈 버퍼의 상기 출력 신호는 상기 행렬 멀티플라이어에 연결되며, 상기 행렬 멀티플라이어는 상기 출력 행렬의 전치 형태에서 행-대-행으로 작동하고, 상기 소정의 DICT 상관계수 행렬은 상기 행렬 멀티플라이어의 상기 출력 신호가 DCT 상관계수의 상기 행렬의 역이산 코사인 변형의 근사치를 만들도록 상기 제1 및 제2프리스케일링 인수와 맞게 선택함을 특징으로 하는 이차원 역이산 코사인 변형(DICT) 프로세서.
6. 제5항에 있어서, 상기 DCT 상관계수의 행렬이 8×8 행렬임을 특징으로 하는 IDCT 프로세서.
7. 제6항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 다음과 거의 동일하며

   상기 제1프리스케일링 인수는 u=0 는 4에 대해 cos (π/4)이고, u=2 또는 6에 대해 cos (π/8)이며, u=1,3,5 또는 7에 대해 cos (π/16)이고, 상기 제2프리스케일링 인수는 v=0 또는 4에 대해 cos(π/4)이고, v=2 또는 6에 대해 cos(π/8)이며, v=1,3,5 또는 7에 대해 cos(π/16)이고, u는 상기 DCT 상관계수 행렬 내에서 행 위치를 나타내며, v는 상기 행렬 내에서 열의 위치를 나타냄을 특징으로 하는 IDCT 프로세서.
8. 제6항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 정확하게 4개의 1이 아닌 값을 가짐을 특징으로 하는 IDCT 프로세서.
9. 제8항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 짝수 행 값에 대해서는 대칭이고 홀수 행 값에 대해서는 반대칭임을 특징으로 하는 IDCT 프로세서.
10. 제6항에 있어서, 상기 행렬 멀티플라이어가 정확히 4개의 멀티플라이어로 이루어짐을 특징으로 하는 IDCT 프로세서.
11. 제5항에 있어서, 상기 행렬 멀티플라이어가 클록 주기당 2개의 샘플을 처리함을 특징으로 하는 IDCT 프로세서.
12. 이차원 역이산 코사인 변형(IDCT) 프로세서에 있어서, DCT 상관계수의 행렬을 나타내는 입력 신호를 받는 단계; 상기 행렬 내에서의 열 위치에 따라 주기적으로 변하는 제1프리스케일링 인수 및 상기 행렬 내에서 행의 위치에 따라 주기적으로 변하는 제2프리스케일링 인수로 상기 행렬 내의 상기 각 상관계수를 곱하도록 프리스케일러를 사용하여 프리스케일된 DCT 상관계수의 행렬을 나타내는 프리스케일링된 입력 신호를 발생시키는 단계; 상기 프리스케일링된 DCT 상관계수를 소정의 IDCT 상관계수 행렬과 곱함으로써 상기 프리스케일링된 입력 신호로부터 중간 출력 행렬을 나타내는 중간 출력 신호를 발생시키는 단계; 상기 중간 출력 행렬을 전치시킴으로써 상기 중간 출력 신호를 중간 입력 행렬을 나타내는 중간 입력 신호로 변형시키는 단계; 및 최종 출력 신호가 상기 입력 신호의 IDCT에 근사하도록 상기 제1 및 제2프리스케일링 인수에 맞게 선택된 상기 소정의 IDCT 상관계수 행렬를 상기 프리스케일링된 DCT 상관계수 샘플에 곱함으로써 최종 출력 신호를 발생시키는 단계로 이루어짐을 특징으로 하여, DCT 상관계수의 행렬의 이차원 역이산 코사인 변형을 구하는 방법.
13. DCT 상관계수 샘플의 행렬을 나타내는 입력 신호를 받아서 상기 행렬 중의 상기 각 상관계수 샘플을 상기 행렬 내의 열 위치에 따라 주기적으로 변하는 제1프리스케일링 인수 및 상기 행렬내의 행 위치에 따라 주기적으로 변하는 제2프리스케일링 인수로 곱하여, 프리스케일된 DCT상관계수 샘플의 행렬을 나타내는 출력 신호를 제공하는 프리스케일러; 상기 프리스케일러의 상기 출력신호를 받아서 상기 프리스케일링된 DCT 상관계수 샘플의 행렬에 소정 IDCT 상관계수 행렬을 곱하여 중간 출력 행렬을 나타내는 출력 신호를 발생시키는 제1행렬 멀티플라이어; 상기 제1행렬 멀티플라이어로부터 출력 신호를 받아서 상기 중간 출력 행렬을 전치시켜 중간 입력 행렬을 나타내는 출력 신호를 발생시키는 트랜스포즈 버퍼; 및 상기 트랜스포즈 버퍼의 출력 신호를 받아서 최종 출력 신호가 상기 입력 신호의 IDCT에 근사하도록 상기 제1 및 제2프리스케일링 인수에 맞게 선택된 상기 소정 IDCT 상관계수 행렬을 상기 중간 입력 행렬에 곱하여 최종 출력 신호를 발생시키는 제2행렬 멀티플라이어로 이루어짐을 특징으로 하는 이차원 역이산코사인 변형(DICT) 프로세서.
14. 제13항에 있어서, 상기 DCT 상관계수의 행렬이 8×8 행렬임을 특징으로 하는 IDCT 프로세서.
15. 제13항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 다음과 거의 동이하며

    상기 제1프리스케일링 인수는 u=0 는 4에 대해 cos (π/4)이고, u=2 또는 6에 대해 cos(π/8)이며, u=1,3,5 또는 7에 대해 cos(π/16)이고, 상기 제2프리스케일링 인수는 v=0 또는 4에 대해 cos(π/4)이고, v=2 또는 6에 대해 cos(π/8)이며, v=1,3,5 또는 7에 대해 cos(π/16)이고, u는 상기 DCT 상관계수 행렬 내에서 행 위치를 나타내며, v는 상기 행렬 내에서 열의 위치를 나타냄을 특징으로 하는 IDCT 프로세서.
16. 제14항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 정확하게 4개의 1이 아닌 값을 가짐을 특징으로 하는 IDCT 프로세서.
17. 제17항에 있어서, 상기 소정의 IDCT 상관계수 행렬이 짝수 행 값에 대해서는 대칭이고 홀수 행 값에 대해서는 반대칭임을 특징으로 하는 IDCT 프로세서.
18. 제13항에 있어서, 상기 행렬 멀티플라이어가 정확히 4개의 멀티플라이어로 이루어짐을 특징으로 하는 IDCT 프로세서.
19. 제5항에 있어서, 상기 행렬 멀티플라이어가 클록 주기당 2개의 샘플을 처리함을 특징으로 하는 IDCT 프로세서.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.