KR960020541A

KR960020541A - 이산 코사인 변환 회로, 이산 코사인 역변환 회로, mpeg 비디오 인코더 및 mpeg 비디오 디코더

Info

Publication number: KR960020541A
Application number: KR1019950043215A
Authority: KR
Inventors: 시게유끼 오까다; 나오끼 다나하시; 하야또 나까시마
Original assignee: 다까노 야스아끼; 상요덴기 가부시끼가이샤
Priority date: 1994-11-30
Filing date: 1995-11-23
Publication date: 1996-06-17
Also published as: KR100377084B1; US5748514A; JP3025750B2; JPH08329047A

Abstract

1차원 이산 코사인 역변환 회로는 패러렐로 외부적으로 제공되는 복수의 입력 데이타를 받아들이는 일군의 승산기와, 해당 각 승산기는 자기에의 입력 데이타에 대하여 자기 코사인 정수를 승산하는 것 및 상기 승산기군으로부터의 계산 결과를 받아들임과 동시에 그 계산 결과를 가감산하여 출력 데이타를 생성하는 일군의 가감산기와, 해당 출력 데이타는 상기 입력 데이타를 이산 코사인 역변환시킨 결과를 포함한다.

Description

이산 코사인 변환 회로, 이산 코사인 역변환 회로, MPEG 비디오 인코더 및 MPEG 비디오 디코더

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 제1실시예의 따른 IDCT 회로의 블럭 회로도.

Claims

패러렐로 외부적으로 제공되는 복수의 입력 데이타를 받아들이는 일군의 승산기와, 상기 각 승산기는 자기에의 입력 데이타에 대하여 자기의 코사인 정수를 승산하는 것과, 상기 승산기군으로부터 계산 결과를 받아들임과 동시에, 그 계산 결과를 가감산하여 출력 데이타를 생성하는 일군의 가감산기와, 상기 출력 데이타는 상기 입력 데이타를 이산 코사인 역변환시킨 결과인 것을 포함하는 것을 특징으로 하는 1차원 이산 코사인 역변환 회로.
제1항에 있어서, 상기 일군의 승산기는 상기 복수의 입력 데이타의 상기 각 승산기에의 분배 방법에 따라 개개의 승산 결과를 정(+) 또는 부(-)의 값으로 설정하도록 적합(adapted to)되어 있는 것을 특징으로 하는 1차원 이산 코사인 역변환 회로.
패러렐로 외부적으로 제공되는 8개의 입력 데이타를 받아들이는 일군의 8개의 승산기와, 상기 각 승산기는 자기에의 입력 데이타에 대하여 자기의 코사인 정수를 승산하는 것과, 상기 8개의 승산기는 상기 8개 입력 데이타의 상기 각 승산기에의 분배 방법에 따라 개개의 계산 결과를 정 또는 부의 값으로 설정하도록 적합되어 있는 것, 및 상기 8개의 승산기로부터의 계산 결과를 받아들임과 동시에 이들 계산 결과를 가감산하여 한쌍의 출력 데이타를 생성하는 일군의 가감산기와, 상기 출력 데이타는 상기 입력 데이타를 이산 코사인 역변환시킨 결과인 것을 포함하는 것을 특징으로 하는 1차원 이산 코사인 역변환 회로.
패러렐로 외부적으로 제공되는 복수의 입력 데이타를 받아들임과 동시에 이들 입력 데이타의 가감산을 행하는 일군의 입력 스테이지 가감산기와, 상기 입력 스테이지 가감산기로부터의 계산 결과를 받아들이는 일군의 승산기와, 상기 각 승산기는 자신에게 입력되는 계산 결과에 대하여 자신의 코사인 정수를 승산하는 것과, 상기 승산기군으로부터의 계산 결과를 받아들임과 동시에, 그 계산 결과를 가산하여 출력 데이타를 생성하는 일군의 출력 스테이지 가산기와, 상기 출력 데이타는 상기 입력 데이타를 이산 코사인 정변환시킨 결과인 것을 포함하는 것을 특징으로 하는 1차원 이산 코사인 정변환 회로.
제4항에 있어서, 상기 입력 스테이지 가감산기와 상기 일군의 승산기 사이에 설치되고, 상기 입력 스테이지 가감산기의 계산 결과를 미리 정해진 전환 룰에 따라 상기 일군의 승산기 각각에 제공하기 위한 전환 회로를 더 구비하고 있는 것을 특징으로 하는 1차원 이산 코사인 정변환 회로.
제5항에 있어서, 상기 일군의 승산기는 상기 전환 회로에 의한 상기 입력 스테이지 가감산기의 계산 결과의 상기 각 승산기에의 분배 방법에 따라 개개의 승산결과를 정 또는 부의 값으로 설정하도록 적합되어 있는 것을 특징으로 하는 1차원 이산 코사인 정변환 회로.
패러렐로 외부적으로 제공되는 8개의 입력 데이타를 받아들임과 동시에, 이들 입력 데이타의 가감산을 행하는 일군의 입력 스테이지 가감산기와, 일군의 8개의 승산기와, 상기 각 승산기는 자신에게 입력되는 값에 대하여 자신의 코사인 정수를 승산하는 것과, 상기 입력 스테이지 가감산기와 상기 8개의 승산기 사이에 설치되고, 상기 입력 스테이지 가감산기의 계산 결과를 미리 정해진 전환 룰에 따라 상기 8개의 승산기의 각각에 제공하기 위한 전환 회로와, 상기 8개의 승산기는 상기 전환 회로에 의한 상기 입력 스테이지 가감산기의 계산 결과의 상기 8개의 승산기에의 분배 방법에 따라 개개의 승산 결과를 정 또는 부의 값으로 설정하도록 적합되어 있는 것, 및 상기 8개의 승산기와 결합됨과 동시에, 상기 8개의 승산기의 계산 결과를 가산하여 한쌍의 출력 데이타를 생성하는 일군의 출력 스테이지 가산기와, 상기 출력 데이타는 상기 입력 데이타를 이산 코사인 정변환시킨 결과인 것을 특징으로 하는 1차원 이산 코사인 정변환 회로.
이산 코사인 정변환에 가해져야 한 패러렐로 외부적으로 제공되는 복수의 제1입력 데이타를 받아들임과 동시에, 이들 제1입력 데이타의 가감산을 행하는 일군의 입력 스테이지 가감산기와, 상기 입력 스테이지 가감산기의 계산 결과 데이타와, 이산 코사인 역변환에 가해져야 할 패러렐로 외부적으로 제공되는 복수의 제2입력 데이타를 받아들임과 동시에, 상기 입력 스테이지 가감산기의 계산 결과 데이타 및 상기 제2입력 데이타의 한쪽을 선택적으로 출력하는 입력 선택 회로와, 상기 입력 선택 회로에 결합된 일군의 승산기와, 상기 각 승산기는 자신에게 입력되는 데이타에 대하여 자신의 코사인 정수를 승산하는 것과, 상기 승산기군으로부터의 계산 결과를 받아들임과 동시에, 그 계산 결과를 가감산하여 출력 데이타를 생성하는 일군의 출력 스테이지 가감산기와, 상기 출력 데이타는 상기 입력 선택 회로에 의해 상기 입력 스테이지 가감산기의 계산 결과가 선택되어 있는 경우에는 이산 코사인 정변환 결과를 나타내고, 상기 입력 선택 회로에 의해 상기 제2입력 데이타가 선택되어 있는 경우에는 이산 코사인 역변환 결과를 나타내는 것을 포함하는 것을 특징 으로 하는 1차원 이산 코사인 변환 회로.
제8항에 있어서, 상기 입력 스테이지 가감산기와 상기 일군의 승산기 사이에 설치되고, 상기 입력 스테이지 가감산기의 계산 결과를 미리 정해진 전환 룰에 따라 상기 일군의 승산기의 각각에 제공하기 위한 전환 회로를 더 구비하는 것을 특징으로 하는 1차원 이산 코사인 변환 회로.
제9항에 있어서, 상기 일군의 승산기는 상기 전환 회로에 의한 상기 입력 스테이지 가감산기의 계산 결과의 상기 각 승산기에의 분배 방법에 따라 개개의 승산 결과를 정 또는 부의 값으로 설정하도록 적합되어 있는 것을 특징으로 하는 1차원 이산 코사인 변환 회로.
제8항에 있어서, 상기 일군의 승상기는 상기 제2입력 데이타의 상기 각 승산기에의 분배 방법에 따라 개개의 승산 결과를 정 또는 부의 값으로 설정하도록 적합되어 있는 것을 특징으로 하는 1차원 이산 코사인 변환 회로.
제4항에 기재된 1차원 이산 코사인 정변환 회로와, 데이타를 일시적으로 저장하는 레지스터 및 상기 이산 코사인 정변환 회로 및 상기 레지스터에 결합됨과 동시에, 그들 사이의 데이타 전송을 제어하는 콘트롤러와, 상기 콘트롤러는 상기 이산 코사인 정변환 회로의 출력 데이타를 상기 레지스터에 전송함과 동시에, 그 레지스터 내의 전송 출력 데이타를 입력 데이타로서 다시 상기 이산 코사인 정변환 회로에 제공하는 것을 포함하는 것을 특징으로 하는 2차원 이산 코사인 정변환 회로.
제4항에 기재된 제1의 1차원 이산 코사인 정변환 회로와, 제4항에 기재된 제2의 1차원 이산 코사인 정변환 회로와, 상기 제1이산 코사인 정변환 회로의 출력 데이타를 일시적으로 저장하는 레지스터, 및 상기 레지스터에 저장된 출력 데이타를 입력 데이타로서 상기 제2이산 코사인 정변환 회로에 전공하기 위한 데이타 전송 제어 수단(82)를 구비하는 것을 특징으로 하는 2차원 이산 코사인 정변환 회로.
제1항에 기재된 1차원 이산 코사인 역변환 회로와, 데이타를 일시적으로 저장하는 레지스터와, 상기 이산 코사인 역변환 회로 및 상기 레지스터에 결합됨과 동시에, 그들 사이의 데이타 전송을 제어하는 콘트롤러와, 상기 콘트롤러는 상기 이산 코사인 역변환 회로의 출력 데이타를 상기 레지스터에 전송함과 동시에, 그 레지스터 내의 전송 출력 데이타를 입력 데이타로서 다시 상기 이산 코사인 역변환 회로에 제공하는 것을 포함하는 것을 특징으로 하는 2차원 이산 코사인 역변환 회로.
제1항에 기재된 제1의 1차원 이산 코사인 역변환 회로와, 제1항에 기재된 제2의 1차원 이산 코사인 역변환 회로와, 상기 제1이산 코사인 역변환 회로의 출력 데이타를 일시적으로 저장하는 레지스터, 및 상기 레지스터에 저장된 출력 데이타를 입력 데이타로서 상기 제2이산 코사인 역변환 회로에 전송하기 위한 데이타 전송 제어 수단을 구비한 것을 특징으로 하는 2차원 이산 코사인 역변환 회로.
제12항 기재의 2차원 이산 코사인 정변환 회로를 구비한 것을 특징으로 하는 MPEG 비디오 인코더.
제13항 기재의 2차원 이산 코사인 정변환 회로를 구비한 것을 특징으로 하는 MPEG 비디오 인코더.
제14항 기재의 2차원 이산 코사인 역변환 회로를 구비한 것을 특징으로 하는 MPEG 비디오 인코더.
제15항 기재의 2차원 이산 코사인 역변환 회로를 구비한 것을 특징으로 하는 MPEG 비디오 인코더.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.