JPH0327919B2 - - Google Patents
Info
- Publication number
- JPH0327919B2 JPH0327919B2 JP59228519A JP22851984A JPH0327919B2 JP H0327919 B2 JPH0327919 B2 JP H0327919B2 JP 59228519 A JP59228519 A JP 59228519A JP 22851984 A JP22851984 A JP 22851984A JP H0327919 B2 JPH0327919 B2 JP H0327919B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- memory
- bit
- bitmap memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビツトマツプメモリをもつ表示装置に
係り、特にハードウエア量の増加を招くことなく
簡単な構成でスクロール速度を向上させることの
できる表示装置に関する。
係り、特にハードウエア量の増加を招くことなく
簡単な構成でスクロール速度を向上させることの
できる表示装置に関する。
ビツトマツプメモリをもつ表示装置に於いて
は、イメージ及び図形の表示だけでなく、従来の
キヤラクタ表示装置のような文字列の表示機能も
必要である。文字列の表示機能は、たとえばキー
ボードを使つてシステムに指示を与えるときのモ
ニタリングやプログラムのリスト表示のときに使
われる。これらの場合の表示の形式はスクロール
形式が主に使われるが、ビツトマツプメモリ方式
の表示装置ではスクロールするためのムーブ
（MOVE）を必要とするデータ量が膨大なため、
ムーブに多くの時間を要し、結果としてスクロー
ルが不自然となり、オペレータに対して好ましく
ないものであるため、従来では下記のように対処
していた。
は、イメージ及び図形の表示だけでなく、従来の
キヤラクタ表示装置のような文字列の表示機能も
必要である。文字列の表示機能は、たとえばキー
ボードを使つてシステムに指示を与えるときのモ
ニタリングやプログラムのリスト表示のときに使
われる。これらの場合の表示の形式はスクロール
形式が主に使われるが、ビツトマツプメモリ方式
の表示装置ではスクロールするためのムーブ
（MOVE）を必要とするデータ量が膨大なため、
ムーブに多くの時間を要し、結果としてスクロー
ルが不自然となり、オペレータに対して好ましく
ないものであるため、従来では下記のように対処
していた。
１ 文字表示用としてコードメモリをビツトマツ
プメモリの他にもつ。
プメモリの他にもつ。
２ ビツトマツプメモリのメモリ幅を大きくし、
一度にムーブできるデータ量を大きくする。
一度にムーブできるデータ量を大きくする。
しかしながら上記１，２の手段に於いては、そ
れぞれに次のような欠点があつた。即ち、１の場
合は、ビツトマツプメモリ系の他にコードメモリ
系が別途必要であり、従つて装置構成が大掛りと
なり、高価なものになつてしまうという欠点があ
る。又、２の場合は、ビツトマツプメモリのメモ
リ幅の拡張に伴つてマスターオペレーシヨン及び
ビツト演算等の機能をもつ周辺回路機構部（ビツ
トマツプメモリ制御部等）のハードウエア構成も
大きくしなければならず（例えばALU、レジス
タ類等をすべて16ビツト構成から32ビツト構成に
しなければならない）、従つて、ビツトマツプメ
モリ及びその周辺回路のハードウエア量が非常に
大きくなり、小規模の表示装置では高価になりす
ぎて、コスト面で実用に供し得ないという欠点が
ある。
れぞれに次のような欠点があつた。即ち、１の場
合は、ビツトマツプメモリ系の他にコードメモリ
系が別途必要であり、従つて装置構成が大掛りと
なり、高価なものになつてしまうという欠点があ
る。又、２の場合は、ビツトマツプメモリのメモ
リ幅の拡張に伴つてマスターオペレーシヨン及び
ビツト演算等の機能をもつ周辺回路機構部（ビツ
トマツプメモリ制御部等）のハードウエア構成も
大きくしなければならず（例えばALU、レジス
タ類等をすべて16ビツト構成から32ビツト構成に
しなければならない）、従つて、ビツトマツプメ
モリ及びその周辺回路のハードウエア量が非常に
大きくなり、小規模の表示装置では高価になりす
ぎて、コスト面で実用に供し得ないという欠点が
ある。
本発明は上記実情に鑑みなされたもので、文字
表示機能に関して既存機器との互換性を保ち、少
ないハードウエアによつて自然なスクロールがで
き、オペレータに好ましい作業環境を与えるビツ
トマツプメモリ方式の表示装置を提供することを
目的とする。
表示機能に関して既存機器との互換性を保ち、少
ないハードウエアによつて自然なスクロールがで
き、オペレータに好ましい作業環境を与えるビツ
トマツプメモリ方式の表示装置を提供することを
目的とする。
本発明は、ビツトマツプメモリをもつ表示装置
に於いて、上記ビツトマツプメモリの出力データ
を、マスターオペレーシヨン及びビツト演算処理
機能をもつ回路部（ビツトマツプメモリ制御部）
を経由させずに直接上記ビツトマツプメモリに戻
し再書込みさせるためのバイパス手段、及び上記
バイパス手段を任意選択的に有効化する選択切替
え手段を付加して、上記レジスタに貯えられたビ
ツトマツプメモリの読出しデータを選択的に上記
バイパス手段を介し、直接上記ビツトマツプメモ
リに戻して再書込みしスクロール動作を実行する
ことのできる構成としたもので、これにより、既
存機器との互換性を保ちつつ、少ないハードウエ
アによつて、高速スクロールによる円滑かつ自然
なスクロールができオペレータに好ましい作業環
境を与えることのできるビツトマツプメモリ方式
の表示装置が実現できる。
に於いて、上記ビツトマツプメモリの出力データ
を、マスターオペレーシヨン及びビツト演算処理
機能をもつ回路部（ビツトマツプメモリ制御部）
を経由させずに直接上記ビツトマツプメモリに戻
し再書込みさせるためのバイパス手段、及び上記
バイパス手段を任意選択的に有効化する選択切替
え手段を付加して、上記レジスタに貯えられたビ
ツトマツプメモリの読出しデータを選択的に上記
バイパス手段を介し、直接上記ビツトマツプメモ
リに戻して再書込みしスクロール動作を実行する
ことのできる構成としたもので、これにより、既
存機器との互換性を保ちつつ、少ないハードウエ
アによつて、高速スクロールによる円滑かつ自然
なスクロールができオペレータに好ましい作業環
境を与えることのできるビツトマツプメモリ方式
の表示装置が実現できる。
以下図面を参照して本発明の一実施例を説明す
る。
る。
図はこの発明による装置の一実施例を示すブロ
ツク図である。図中、１１は装置を制御するマイ
クロプロセツサ（μp）であり、１２はマイクロ
プロセツサ１１とは独立して装置内のデータのム
ーブを制御するDMA装置である。１３はマイク
ロプロセツサ１１の出力値を保持するレジスタ
（REG）、１４はビツトマツプメモリ１７に供給
するアドレスの制御部（MAC）である。１５は
リードモデフアイライトをするためにマイクロプ
ロセツサ１１がビツトマツプメモリ１７に書き込
むデータと、ビツトマツプメモリ１７から読み出
されたデータの論理演算及び書き込むデータのビ
ツト位置を制御するビツトマツプメモリ制御部
（BMC）であり、１６はビツトマツプメモリ制御
部１５より出力されるデータとビツトマツプメモ
リ１７より直接出力されるデータとを受け、その
何れか一方をレジスタ１３の内容に従つて選択す
るマルチプレクサ（MPX）である。１７はビツ
トマツプメモリ（BMM）、１８はビツトマツプ
メモリ１７の出力をアドレス制御部１４の出力に
よつて所定の幅だけ選択し出力するセレクタ
（BSEL）、１９はビツトマツプメモリ１７の出力
を一時保持するレジスタ（REG）、２０は表示の
ためにビツトマツプメモリ１７から読み出したデ
ータをビツトマツプメモリの信号に変換する並直
列変換器（Ｐ−Ｓ）、２１はCRT等の表示器であ
る。又、１０１は16ビツトのシステムデータバス
（Ｄ−BUS）、１０２はアドレスバス（Ａ−BUS）
である。１０３はレジスタ１３の出力をセレクタ
１６に入力する信号線、１０４はアドレスライ
ン、１０５は32ビツトのデータ入力ライン、１０
６は32ビツトのデータ入力ライン、１０７は32ビ
ツトのデータ出力ライン、１０８は16ビツトのデ
ータ出力ライン、１１０は32ビツトのデータ入力
ライン、１０９はビツトシリアルなビデオ信号ラ
インである。
ツク図である。図中、１１は装置を制御するマイ
クロプロセツサ（μp）であり、１２はマイクロ
プロセツサ１１とは独立して装置内のデータのム
ーブを制御するDMA装置である。１３はマイク
ロプロセツサ１１の出力値を保持するレジスタ
（REG）、１４はビツトマツプメモリ１７に供給
するアドレスの制御部（MAC）である。１５は
リードモデフアイライトをするためにマイクロプ
ロセツサ１１がビツトマツプメモリ１７に書き込
むデータと、ビツトマツプメモリ１７から読み出
されたデータの論理演算及び書き込むデータのビ
ツト位置を制御するビツトマツプメモリ制御部
（BMC）であり、１６はビツトマツプメモリ制御
部１５より出力されるデータとビツトマツプメモ
リ１７より直接出力されるデータとを受け、その
何れか一方をレジスタ１３の内容に従つて選択す
るマルチプレクサ（MPX）である。１７はビツ
トマツプメモリ（BMM）、１８はビツトマツプ
メモリ１７の出力をアドレス制御部１４の出力に
よつて所定の幅だけ選択し出力するセレクタ
（BSEL）、１９はビツトマツプメモリ１７の出力
を一時保持するレジスタ（REG）、２０は表示の
ためにビツトマツプメモリ１７から読み出したデ
ータをビツトマツプメモリの信号に変換する並直
列変換器（Ｐ−Ｓ）、２１はCRT等の表示器であ
る。又、１０１は16ビツトのシステムデータバス
（Ｄ−BUS）、１０２はアドレスバス（Ａ−BUS）
である。１０３はレジスタ１３の出力をセレクタ
１６に入力する信号線、１０４はアドレスライ
ン、１０５は32ビツトのデータ入力ライン、１０
６は32ビツトのデータ入力ライン、１０７は32ビ
ツトのデータ出力ライン、１０８は16ビツトのデ
ータ出力ライン、１１０は32ビツトのデータ入力
ライン、１０９はビツトシリアルなビデオ信号ラ
インである。
ここで一実施例の動作を説明する。
まずマイクロプロセツサ１１がビツトマツプメ
モリ１７にデータをライトする場合、メモリアド
レスがアドレスバス１０２、アドレス制御部１
４、アドレスメモリ１０４を介してビツトマツプ
メモリ１７に供給される。図示されない制御線に
よつてビツトマツプメモリ１７の内容が読み出さ
れ、レジスタ１９に保持される。更にこのデータ
はデータ入力ライン１１０を介してセレクタ１８
に供給され、データバス１０１のデータ幅（ここ
では16ビツト幅）にされて、データ出力ライン１
０８を介しビツトマツプメモリ制御部１５の一方
入力として供給される。
モリ１７にデータをライトする場合、メモリアド
レスがアドレスバス１０２、アドレス制御部１
４、アドレスメモリ１０４を介してビツトマツプ
メモリ１７に供給される。図示されない制御線に
よつてビツトマツプメモリ１７の内容が読み出さ
れ、レジスタ１９に保持される。更にこのデータ
はデータ入力ライン１１０を介してセレクタ１８
に供給され、データバス１０１のデータ幅（ここ
では16ビツト幅）にされて、データ出力ライン１
０８を介しビツトマツプメモリ制御部１５の一方
入力として供給される。
一方、マイクロプロセツサ１１からのデータは
データバス１０１を介してビツトマツプメモリ制
御部１５の他方入力として供給される。この２つ
の入力は図示されていない指示線の状態に応じて
ビツト毎の演算がなされ、データ入力ライン１０
５を介してマルチプレクサ１６に供給される。こ
の際、レジスタ１３には、マルチプレクサ１６に
てビツトマツプメモリ制御部１５からのデータ入
力ライン１０５がセレクトされる内容のデータが
予めセツトされ、こねセレクト信号が信号線１０
３を介してマルチプレクサ１６に供給されてい
る。これにより、マルチプレクサ１６はビツトマ
ツプメモリ制御部１５より出力されたデータ入力
ライン１０５上のデータを選択出力し、ビツトマ
ツプメモリ１７のデータ入力ライン１０６上に出
力する。マイクロプロセツサ１１より出力される
データがビツトマツプメモリ１７に書き込まれ
る。
データバス１０１を介してビツトマツプメモリ制
御部１５の他方入力として供給される。この２つ
の入力は図示されていない指示線の状態に応じて
ビツト毎の演算がなされ、データ入力ライン１０
５を介してマルチプレクサ１６に供給される。こ
の際、レジスタ１３には、マルチプレクサ１６に
てビツトマツプメモリ制御部１５からのデータ入
力ライン１０５がセレクトされる内容のデータが
予めセツトされ、こねセレクト信号が信号線１０
３を介してマルチプレクサ１６に供給されてい
る。これにより、マルチプレクサ１６はビツトマ
ツプメモリ制御部１５より出力されたデータ入力
ライン１０５上のデータを選択出力し、ビツトマ
ツプメモリ１７のデータ入力ライン１０６上に出
力する。マイクロプロセツサ１１より出力される
データがビツトマツプメモリ１７に書き込まれ
る。
次に、マイクロプロセツサ１１がビツトマツプ
メモリ１１からデータをリードする場合について
説明する。メモリアドレスがアドレスバス１０
２、アドレス制御部１４、アドレスライン１０４
を介してビツトマツプメモリ１７に供給される。
このアドレスに従い図示されていない制御線によ
つてビツトマツプメモリ１７の内容が読み出さ
れ、レジスタ１９に保持される。更にこのレジス
タ１９に貯えられたデータはデータ入力ライン１
１０を介してセレクタ１８に供給され、データバ
ス１０１のデータ幅（16ビツト）にされてデータ
入力ライン１０８を介し、ビツトマツプ制御部１
５に入力される。更にシステムデータバス１０１
を介してマイクロプロセツサ１１に読み込まれ
る。
メモリ１１からデータをリードする場合について
説明する。メモリアドレスがアドレスバス１０
２、アドレス制御部１４、アドレスライン１０４
を介してビツトマツプメモリ１７に供給される。
このアドレスに従い図示されていない制御線によ
つてビツトマツプメモリ１７の内容が読み出さ
れ、レジスタ１９に保持される。更にこのレジス
タ１９に貯えられたデータはデータ入力ライン１
１０を介してセレクタ１８に供給され、データバ
ス１０１のデータ幅（16ビツト）にされてデータ
入力ライン１０８を介し、ビツトマツプ制御部１
５に入力される。更にシステムデータバス１０１
を介してマイクロプロセツサ１１に読み込まれ
る。
次にスクロール時の動作について説明する。従
来方式のスクロールは、基本的には上記の16ビツ
ト単位のリードとライトの動作の繰返しであり、
高速化するためにマイクロプロセツサ１１の代り
にDMA装置１２が動作して制御するものであ
る。本発明の一実施例による動作について以下に
記述する。まずスクロール動作に先立つて、レジ
スタ１３には、マルチプレクサ１６がデータ入力
ライン１１０上のデータをビツトマツプメモリ１
７のデータ入力ライン１０６に出力する選択指示
値がセツトされる。以後、スクロール動作に入
る。まず、リードオペレーシヨンで、ビツトマツ
プメモリ１７の出力は、データ出力ライン１０７
を介してレジスタ１９にセツトされる。リードサ
イクルはここで終了する。次にライトオペレーシ
ヨンで、レジスタ１９の出力はデータ入力ライン
１１０を介してマルチプレクサ１６で選択された
後、データ入力ライン１０６を介してビツトマツ
プメモリ１７に書き込まれる。
来方式のスクロールは、基本的には上記の16ビツ
ト単位のリードとライトの動作の繰返しであり、
高速化するためにマイクロプロセツサ１１の代り
にDMA装置１２が動作して制御するものであ
る。本発明の一実施例による動作について以下に
記述する。まずスクロール動作に先立つて、レジ
スタ１３には、マルチプレクサ１６がデータ入力
ライン１１０上のデータをビツトマツプメモリ１
７のデータ入力ライン１０６に出力する選択指示
値がセツトされる。以後、スクロール動作に入
る。まず、リードオペレーシヨンで、ビツトマツ
プメモリ１７の出力は、データ出力ライン１０７
を介してレジスタ１９にセツトされる。リードサ
イクルはここで終了する。次にライトオペレーシ
ヨンで、レジスタ１９の出力はデータ入力ライン
１１０を介してマルチプレクサ１６で選択された
後、データ入力ライン１０６を介してビツトマツ
プメモリ１７に書き込まれる。
上記の動作が32ビツト単位で実行されるので、
従来方式の２倍のスピードでスクロールが実現で
きる。
従来方式の２倍のスピードでスクロールが実現で
きる。
上述したように、ビツトマツプメモリ方式の表
示装置において、従来の文字表示機能におけるス
クロール動作は少ないハードウエアによつて、高
速に実現でき、オペレータに対して好ましい作業
環境を与えることができる。
示装置において、従来の文字表示機能におけるス
クロール動作は少ないハードウエアによつて、高
速に実現でき、オペレータに対して好ましい作業
環境を与えることができる。
以上詳記したように本発明によれば、ビツトマ
ツプメモリをもつ表示装置に於いて、上記ビツト
マツプメモリの出力データを、マスターオペレー
シヨン及びビツト演算処理機能をもつ回路部（ビ
ツトマツプメモリ制御部）を経由させずに再び上
記ビツトマツプメモリに戻し、再書込みさせるた
めのバイパス手段、及び上記バイパス手段を任意
選択的に有効化する選択切替え手段を付加して、
上記レジスタに貯えられたビツトマツプメモリの
読出しデータを選択的に上記バイパス手段を介し
直接、上記ビツトマツプメモリに戻して再書込み
しスクロール動作を実行することのできる構成と
したことにより、既存機器との互換性を保ちつ
つ、少ないハードウエアによつて、高速スクロー
ル動作による円滑なスクロールができオペレータ
に好ましい作業環境を与えることのできるビツト
マツプメモリ方式の表示装置が実現できる。
ツプメモリをもつ表示装置に於いて、上記ビツト
マツプメモリの出力データを、マスターオペレー
シヨン及びビツト演算処理機能をもつ回路部（ビ
ツトマツプメモリ制御部）を経由させずに再び上
記ビツトマツプメモリに戻し、再書込みさせるた
めのバイパス手段、及び上記バイパス手段を任意
選択的に有効化する選択切替え手段を付加して、
上記レジスタに貯えられたビツトマツプメモリの
読出しデータを選択的に上記バイパス手段を介し
直接、上記ビツトマツプメモリに戻して再書込み
しスクロール動作を実行することのできる構成と
したことにより、既存機器との互換性を保ちつ
つ、少ないハードウエアによつて、高速スクロー
ル動作による円滑なスクロールができオペレータ
に好ましい作業環境を与えることのできるビツト
マツプメモリ方式の表示装置が実現できる。
図は本発明の一実施例を示すブロツク図であ
る。 １１……マイクロプロセツサ（μp）、１２……
DMA装置、１３，１９……レジスタ（REG）、
１４……アドレス制御部（MAC）、１５……ビツ
トマツプメモリ制御部（BMC）、１６……マルチ
プレクサ（MPX）、１７……ビツトマツプメモリ
（BMM）、１８……セレクタ（BSEL）、２０……
並直列変換器（Ｐ−Ｓ）、２１……表示器、１０
６，１１０……データ入力ライン（32ビツト幅）。
る。 １１……マイクロプロセツサ（μp）、１２……
DMA装置、１３，１９……レジスタ（REG）、
１４……アドレス制御部（MAC）、１５……ビツ
トマツプメモリ制御部（BMC）、１６……マルチ
プレクサ（MPX）、１７……ビツトマツプメモリ
（BMM）、１８……セレクタ（BSEL）、２０……
並直列変換器（Ｐ−Ｓ）、２１……表示器、１０
６，１１０……データ入力ライン（32ビツト幅）。
Claims (1)
- １ ｍビツトのデータ転送幅をもつシステムバス
と、このシステムバスのデータ転送幅より大きい
ｎビツト単位でデータをリード／ライトするビツ
トマツプメモリと、このビツトマツプメモリの出
力を一時保持するレジスタと、前記ビツトマツプ
メモリの出力データを任意のビツト位置から上記
システムバスのデータ転送幅単位をもつて選択す
る第１の選択手段と、この第１の選択手段より出
力されるデータと前記システムバスを介して外部
より与えられるデータとを受けて入力されたデー
タのビツト演算処理を行なう演算手段と、この演
算手段より出力されるデータと前記レジスタより
出力されるデータとを受けて、その一方を選択し
前記ビツトマツプメモリに供給する第２の選択手
段とを有し、前記第２の選択手段を外部指示情報
により任意選択的に切替えて、前記レジスタの出
力データをｎビツト単位で前記第２の選択手段を
介し、直接前記ビツトマツプメモリに再書込みし
てスクロール動作を実行することを特徴とした表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228519A JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228519A JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107291A JPS61107291A (ja) | 1986-05-26 |
| JPH0327919B2 true JPH0327919B2 (ja) | 1991-04-17 |
Family
ID=16877693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228519A Granted JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107291A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154889A (ja) * | 1982-03-10 | 1983-09-14 | 松下電器産業株式会社 | デイスプレイ装置 |
-
1984
- 1984-10-30 JP JP59228519A patent/JPS61107291A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154889A (ja) * | 1982-03-10 | 1983-09-14 | 松下電器産業株式会社 | デイスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107291A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5754191A (en) | Method and apparatus for optimizing pixel data write operations to a tile based frame buffer | |
| JP3940435B2 (ja) | ダイレクト・メモリ・アクセス（ｄｍａ）バイト・スワッピングを実行する方法および装置 | |
| JPS60140470A (ja) | 画像情報処理装置 | |
| JP2683489B2 (ja) | データ転送制御装置 | |
| JPH0327919B2 (ja) | ||
| JP2565495B2 (ja) | デ−タ処理システム | |
| JPH0454679A (ja) | 演算装置 | |
| JP4134371B2 (ja) | 入出力バスブリッジ装置 | |
| JP3191468B2 (ja) | ビデオ表示用メモリ集積回路 | |
| JP2553630B2 (ja) | データ処理装置 | |
| JP2901631B2 (ja) | 画像処理装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JPS62129884A (ja) | 表示装置 | |
| JPS61226881A (ja) | 画像デ−タ処理装置 | |
| JPH10334038A (ja) | データ転送装置 | |
| JPS6214194A (ja) | ビツトマツプム−バ− | |
| JPS63245716A (ja) | マルチウインドウ表示装置 | |
| JPS60260988A (ja) | グラフイツク表示装置 | |
| JPH0863146A (ja) | マイクロプロセッサ及びグラフィックス処理装置 | |
| JPS6255734A (ja) | 電子計算装置 | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPH0381880A (ja) | ピクセル・マスク発生方法とグラフィックスプロセッサ | |
| JPH03217956A (ja) | データ書き込み制御方式 | |
| JPS6129956A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |