JPH03278583A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03278583A JPH03278583A JP7988490A JP7988490A JPH03278583A JP H03278583 A JPH03278583 A JP H03278583A JP 7988490 A JP7988490 A JP 7988490A JP 7988490 A JP7988490 A JP 7988490A JP H03278583 A JPH03278583 A JP H03278583A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- silicon oxide
- insulating film
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 36
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- -1 arsenic ions Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 7
- 238000003475 lamination Methods 0.000 abstract 4
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に浮遊ゲート
電極を有する不揮発性記憶装置の製造方法に関する。
電極を有する不揮発性記憶装置の製造方法に関する。
制御ゲート電極（コントロールゲート電極）と浮遊ゲー
ト電極（フローティングゲート電極）とからなる積層構
造のゲート電極を有する不揮発性記憶装置の従来の製造
方法おいて、特に樹脂封止して用いる不揮発性記憶装置
の従来の製造方法に関して、第３図に示す縦断面図を参
照して説明する。
ト電極（フローティングゲート電極）とからなる積層構
造のゲート電極を有する不揮発性記憶装置の従来の製造
方法おいて、特に樹脂封止して用いる不揮発性記憶装置
の従来の製造方法に関して、第３図に示す縦断面図を参
照して説明する。
まず、Ｐ型半導体基板１にＰ型導電層２．チャネルスト
ッパーであるところのＰ１型導電層５゜フィールドシリ
コン酸化膜６．第１のゲートシリコン酸化膜８を形成し
、Ｎ＋型のポリシリコンからなるフローティングゲート
電極９ａ、第２のゲートシリコン酸化膜１０．Ｎ＋型の
ポリシリコンからなるコントロールゲート電極１１ａに
より楕成される積層構造のゲート電極を形成し、積層構
造のゲート電極の表面に熱酸化によるシリコン酸化膜２
０を形成した後、積層構造のゲート電極をマスクに用い
た砒素のイオン注入によりソース・ドνインとなるＮ“
型導電層１２を形成する。
ッパーであるところのＰ１型導電層５゜フィールドシリ
コン酸化膜６．第１のゲートシリコン酸化膜８を形成し
、Ｎ＋型のポリシリコンからなるフローティングゲート
電極９ａ、第２のゲートシリコン酸化膜１０．Ｎ＋型の
ポリシリコンからなるコントロールゲート電極１１ａに
より楕成される積層構造のゲート電極を形成し、積層構
造のゲート電極の表面に熱酸化によるシリコン酸化膜２
０を形成した後、積層構造のゲート電極をマスクに用い
た砒素のイオン注入によりソース・ドνインとなるＮ“
型導電層１２を形成する。
次に、第１の絶縁膜であるＢＰＳＧ膜１３ｂ。
第２の絶縁膜であるシリコン窒化膜１４ａ、第３の絶縁
膜であるＢＰＳＧ膜１５ａを順次堆積し、３層構造の眉
間絶縁膜を形成する。
膜であるＢＰＳＧ膜１５ａを順次堆積し、３層構造の眉
間絶縁膜を形成する。
次に、フォトレジストを用いて同一のパターンによりＢ
ＰＳＧ膜１５ａ、シリコン窒化膜１４ａ、ＢＰＳＧ膜１
３ｂにコンタクトホールを開口し、開孔部のＰ型半導体
基板１表面にシリコン酸化膜（図示せず）を形成した後
、燐のイオン注入によりＮ＋″型導電導電層１７成し、
開孔部のＰ型半導体基板１表面のシリコン酸化膜をウェ
ットエツチングにより除去してからアルミニウム電極１
８を形成し、第３図に示した構造の半導体装置を得る。
ＰＳＧ膜１５ａ、シリコン窒化膜１４ａ、ＢＰＳＧ膜１
３ｂにコンタクトホールを開口し、開孔部のＰ型半導体
基板１表面にシリコン酸化膜（図示せず）を形成した後
、燐のイオン注入によりＮ＋″型導電導電層１７成し、
開孔部のＰ型半導体基板１表面のシリコン酸化膜をウェ
ットエツチングにより除去してからアルミニウム電極１
８を形成し、第３図に示した構造の半導体装置を得る。
積層構造のゲート電極上に形成した３層構造の絶縁膜に
おいて、第２の絶縁膜としてシリコン窒化膜１４ａを採
用するのは、外部からの不純物（特に、イオン系不純物
）の侵入によりフローティングゲート電極９ａに蓄積さ
れた電荷が減少する現象を防止するためであり、このシ
リコン窒化膜１４ａは記憶保持特性に関して重要な役割
を果している。
おいて、第２の絶縁膜としてシリコン窒化膜１４ａを採
用するのは、外部からの不純物（特に、イオン系不純物
）の侵入によりフローティングゲート電極９ａに蓄積さ
れた電荷が減少する現象を防止するためであり、このシ
リコン窒化膜１４ａは記憶保持特性に関して重要な役割
を果している。
しかし、シリコン窒化膜１４ａの下層に形成されている
第１の絶縁膜であるところのＢＰＳＧ膜１３ｂを設けず
に、シリコン酸化膜１４ａを直接積層構造のゲート電極
に近接させると、シリコン窒化膜１４ａが注入電荷発生
源であるチャネル方向のドレイン端に極度に近すいてい
るため、注入電荷の一部がリコン窒化膜１４ａに注入さ
れる。この場合、不揮発性記憶装置のデータ消去を行な
うためのＵＶ照射を行なっても、フローティングゲート
電極９ａからの注入電荷の放出は起りにくくなり、結果
として消去不良を誘発することになる。このため、シリ
コン窒化膜１４ａが注入電荷発生源であるチャネル方向
のドレイン端に極度に近すかぬようにする必要が生じ、
−手段としてシリコン窒化Ｍ！Ａ １４ ａの下層に第
１の絶縁膜であるところのＢＰＳＧ膜１３ｂを設けてい
る。
第１の絶縁膜であるところのＢＰＳＧ膜１３ｂを設けず
に、シリコン酸化膜１４ａを直接積層構造のゲート電極
に近接させると、シリコン窒化膜１４ａが注入電荷発生
源であるチャネル方向のドレイン端に極度に近すいてい
るため、注入電荷の一部がリコン窒化膜１４ａに注入さ
れる。この場合、不揮発性記憶装置のデータ消去を行な
うためのＵＶ照射を行なっても、フローティングゲート
電極９ａからの注入電荷の放出は起りにくくなり、結果
として消去不良を誘発することになる。このため、シリ
コン窒化膜１４ａが注入電荷発生源であるチャネル方向
のドレイン端に極度に近すかぬようにする必要が生じ、
−手段としてシリコン窒化Ｍ！Ａ １４ ａの下層に第
１の絶縁膜であるところのＢＰＳＧ膜１３ｂを設けてい
る。
上述した従来の不揮発性記憶装置の製造方法は、ＢＰＳ
Ｇ膜１５ａ、シリコン窒化膜１４ａ。
Ｇ膜１５ａ、シリコン窒化膜１４ａ。
ＢＰＳＧ膜１３ｂからなる３層構造の眉間絶縁膜に対し
、同一のフォトレジストパターンを用いてのドライエツ
チングによりコンタクトホールを開口し、さらに、開孔
部のＰ型半導体基板１表面にシリコン酸化膜を形成した
後、Ｎ＋＋型導電導電層１７成し、開孔部のＰ型半導体
基板１表面のシリコン酸化膜をウェットエツチングによ
り除去してからアルミニウム電極１８を形成している。
、同一のフォトレジストパターンを用いてのドライエツ
チングによりコンタクトホールを開口し、さらに、開孔
部のＰ型半導体基板１表面にシリコン酸化膜を形成した
後、Ｎ＋＋型導電導電層１７成し、開孔部のＰ型半導体
基板１表面のシリコン酸化膜をウェットエツチングによ
り除去してからアルミニウム電極１８を形成している。
この開孔部のＰ型半導体基板１表面のシリコン酸化膜の
ウェットエツチングはバッフアート弗酸系で行なうため
、開孔部における３層構造の眉間絶縁膜の露出面におい
て、シリコン窒化Ｍ １４ ａはほととエツチングされ
ないがＢＰＳＧ膜１５ａＢＰＳＧ膜１３ｂの露出面は後
退する。このため、下層のＢＰＳＧ膜１３ｂに対しシリ
コン窒化Ｍ １４ ａは庇を形成するような形状となり
、このシリコン窒化膜１４ａの庇形状の存在により、ア
ルミニウム電極１８は開孔部を完全に充填することが出
来なくなる。つまり、開孔部の底部におけるるＮ＋＋型
導電導電層１７表面アルミニウム電極１８ａが堆積され
るが、これはアルミニウム電極１８と完全には接続され
ずシリコン窒化膜１４ａの庇により分断されやすくなる
ことになる。すなわち、アルミニウム電極は開孔部にお
いて断線を起しやすくなる。
ウェットエツチングはバッフアート弗酸系で行なうため
、開孔部における３層構造の眉間絶縁膜の露出面におい
て、シリコン窒化Ｍ １４ ａはほととエツチングされ
ないがＢＰＳＧ膜１５ａＢＰＳＧ膜１３ｂの露出面は後
退する。このため、下層のＢＰＳＧ膜１３ｂに対しシリ
コン窒化Ｍ １４ ａは庇を形成するような形状となり
、このシリコン窒化膜１４ａの庇形状の存在により、ア
ルミニウム電極１８は開孔部を完全に充填することが出
来なくなる。つまり、開孔部の底部におけるるＮ＋＋型
導電導電層１７表面アルミニウム電極１８ａが堆積され
るが、これはアルミニウム電極１８と完全には接続され
ずシリコン窒化膜１４ａの庇により分断されやすくなる
ことになる。すなわち、アルミニウム電極は開孔部にお
いて断線を起しやすくなる。
さらに、コンタクトホール開孔部側面に下層のＢＰＳＧ
Ｍ１３ｂが露出していることがら、ＢＰＳＧ膜１３ｂを
介して不純物の侵入が起りゃすくなり、その結果、フロ
ーティングゲート電極９ａに蓄積された注入電荷と侵入
不純物との再結合が起りやすくなり、フローティングゲ
ート電極９ａに蓄積された注入電荷の減少が生じゃすく
なる。
Ｍ１３ｂが露出していることがら、ＢＰＳＧ膜１３ｂを
介して不純物の侵入が起りゃすくなり、その結果、フロ
ーティングゲート電極９ａに蓄積された注入電荷と侵入
不純物との再結合が起りやすくなり、フローティングゲ
ート電極９ａに蓄積された注入電荷の減少が生じゃすく
なる。
本発明の半導体装置の製造方法は、半導体装置上に形成
された積層構造のゲート電極を有する不揮発性記憶装置
の製造方法において、積層構造のゲート電極を形成する
工程と、第１の絶縁膜を堆積する工程と、異方性エツチ
ングにより第１の絶縁膜からなるスペーサを積層構造の
ゲート電極の側壁に形成する工程と、第２の絶縁膜、第
３の絶縁膜を順次堆積する工程とを有している。
された積層構造のゲート電極を有する不揮発性記憶装置
の製造方法において、積層構造のゲート電極を形成する
工程と、第１の絶縁膜を堆積する工程と、異方性エツチ
ングにより第１の絶縁膜からなるスペーサを積層構造の
ゲート電極の側壁に形成する工程と、第２の絶縁膜、第
３の絶縁膜を順次堆積する工程とを有している。
次に本発明について図面を参照して説明する６第１図（
ａ）〜（ｈ）は本発明の第１の実施例を示す工程順縦断
面図である。
ａ）〜（ｈ）は本発明の第１の実施例を示す工程順縦断
面図である。
まず、Ｐ型半導体基板１上に、熱酸化法により０．８〜
１．０μｍの膜厚のシリコン酸化膜（図示せず）を形成
し、フォトリソグラフィ技術により選択的にこのシリコ
ン酸化膜を開口する。さちに熱酸化を行ないこの間孔部
に１０００〜２０００人の膜厚のシリコン酸化膜（図示
せず）を形成し、続いて１００ｋｅＶの加速エネルギー
、ｌＱ１３ｃｍ””のドース量によるボロンのイオン
注入を行ない、さらに熱処理を施してＰ型導電層２を形
成する。次に、上記の２種類のシリコン酸化膜を全面除
去し、再度熱酸化法により５００〜１０００人程度の膜
厚の程度コン酸化膜３を形成し、続いて１０００〜２０
００λ程度の膜厚のシリコン窒化膜４をＣＶＤ法により
堆積し、フォトリングラフィ技術によりこのシリコン窒
化膜４をパターンニングするし第１図（ａ）〕。
１．０μｍの膜厚のシリコン酸化膜（図示せず）を形成
し、フォトリソグラフィ技術により選択的にこのシリコ
ン酸化膜を開口する。さちに熱酸化を行ないこの間孔部
に１０００〜２０００人の膜厚のシリコン酸化膜（図示
せず）を形成し、続いて１００ｋｅＶの加速エネルギー
、ｌＱ１３ｃｍ””のドース量によるボロンのイオン
注入を行ない、さらに熱処理を施してＰ型導電層２を形
成する。次に、上記の２種類のシリコン酸化膜を全面除
去し、再度熱酸化法により５００〜１０００人程度の膜
厚の程度コン酸化膜３を形成し、続いて１０００〜２０
００λ程度の膜厚のシリコン窒化膜４をＣＶＤ法により
堆積し、フォトリングラフィ技術によりこのシリコン窒
化膜４をパターンニングするし第１図（ａ）〕。
次に、イオン注入によりチャネルストッパーであるとこ
ろのＰ＋型導電層５を形成し５熱酸化法により０．８〜
１．０μｍ程度の膜厚のフィールドシリコン酸化膜６を
選択的に形成する。このとき同時にシリコン窒化膜４の
表面にもシリコン酸化膜７が形成される〔第１図（ｂ）
〕。
ろのＰ＋型導電層５を形成し５熱酸化法により０．８〜
１．０μｍ程度の膜厚のフィールドシリコン酸化膜６を
選択的に形成する。このとき同時にシリコン窒化膜４の
表面にもシリコン酸化膜７が形成される〔第１図（ｂ）
〕。
次に、シリコン酸化Ｍ７．シリコン窒化Ｍ４゜シリコン
酸化膜３を順次ウェットエツチングにより除去した後、
熱酸化法により３００〜７００人程度の膜厚程度１のゲ
ートシリコン酸化膜８を形成し、続けてＬＰＣＶＤ法に
より３０００〜６０００λ程度の膜厚のポリシリコン膜
を堆積し、燐不純物の熱拡散により層抵抗が１０〜３０
Ω１０程度のＮ＋型のポリシリコン膜９を形成する〔第
１図（Ｃ）〕。
酸化膜３を順次ウェットエツチングにより除去した後、
熱酸化法により３００〜７００人程度の膜厚程度１のゲ
ートシリコン酸化膜８を形成し、続けてＬＰＣＶＤ法に
より３０００〜６０００λ程度の膜厚のポリシリコン膜
を堆積し、燐不純物の熱拡散により層抵抗が１０〜３０
Ω１０程度のＮ＋型のポリシリコン膜９を形成する〔第
１図（Ｃ）〕。
次に、フォトリソグラフィ技術によりポリシリコン膜９
をパターンニングし、続いて熱酸化法により２００〜５
００人程度の膜厚程度２のゲートシリコン酸化膜１０を
形成し、さらにＬＰＣＶＤ法により４０００〜５ｏｏｏ
人程度の膜厚のポリシリコン膜を堆積し、燐不純物の熱
拡散により層抵抗が１０〜２０Ω２／シ一〕程度のＮ
”型のポリシリコン膜１１を形成する〔第１図（ｄ）〕
。
をパターンニングし、続いて熱酸化法により２００〜５
００人程度の膜厚程度２のゲートシリコン酸化膜１０を
形成し、さらにＬＰＣＶＤ法により４０００〜５ｏｏｏ
人程度の膜厚のポリシリコン膜を堆積し、燐不純物の熱
拡散により層抵抗が１０〜２０Ω２／シ一〕程度のＮ
”型のポリシリコン膜１１を形成する〔第１図（ｄ）〕
。
次に、異方性ドライエツチングを用いたフォトリングラ
フィ技術により、ポリシリコン膜１１ゲートシリコン酸
化膜１０．ポリシリコン膜９を順次エツチングし、ポリ
シリコン９からなるフローティングゲート電＠９ａ、ゲ
ートシリコン酸化膜１０．ポリシリコン１１からなるコ
ントロールゲート電極１１ａにより構成される積層構造
のゲート電極を形成する。続いて、熱酸化法により２０
０〜４００人程度の膜厚程度リコン酸化膜２０を積層構
造のゲート電極の表面に形成した後、積層構造のゲート
電極をマスクに用いた砒素のイオン注入によりソース・
ドレインとなるＮ″′型導電導電層１２成する。その後
、ＣＶＤ法（・こより０．２〜１０μｍ程度の膜厚の第
１の絶縁膜であるところのＢＰＳＧ膜１３全１３する〔
第１１″？！（ｅ）］。
フィ技術により、ポリシリコン膜１１ゲートシリコン酸
化膜１０．ポリシリコン膜９を順次エツチングし、ポリ
シリコン９からなるフローティングゲート電＠９ａ、ゲ
ートシリコン酸化膜１０．ポリシリコン１１からなるコ
ントロールゲート電極１１ａにより構成される積層構造
のゲート電極を形成する。続いて、熱酸化法により２０
０〜４００人程度の膜厚程度リコン酸化膜２０を積層構
造のゲート電極の表面に形成した後、積層構造のゲート
電極をマスクに用いた砒素のイオン注入によりソース・
ドレインとなるＮ″′型導電導電層１２成する。その後
、ＣＶＤ法（・こより０．２〜１０μｍ程度の膜厚の第
１の絶縁膜であるところのＢＰＳＧ膜１３全１３する〔
第１１″？！（ｅ）］。
続いて、例えばＣＦ４およびＨ２からなる混合ガスを用
いた異方性ドライエツチングを利用して第１の絶縁膜で
あるところのＢＰＳＧ膜１３全１３チバックすることに
より、積層構造のゲート電極の側壁にＢＰＳＧ膜１３全
１３るスペーサ１３ａを形成する。なお５、二のエッチ
バックにより、スペーサ１３ａが形成されと領域以外で
はＲＰＳＧ膜１３．ゲートシリコン酸化膜８が除去され
、コンタクトホール形成予定領域ではＮ＋型導電層１２
が露呈する。次に、ＣＶＤ法により１００〜４００人程
度の膜厚程度２の絶縁膜であるところのシリコン窒化膜
１４を堆積する〔第１図（ｆ）〕。
いた異方性ドライエツチングを利用して第１の絶縁膜で
あるところのＢＰＳＧ膜１３全１３チバックすることに
より、積層構造のゲート電極の側壁にＢＰＳＧ膜１３全
１３るスペーサ１３ａを形成する。なお５、二のエッチ
バックにより、スペーサ１３ａが形成されと領域以外で
はＲＰＳＧ膜１３．ゲートシリコン酸化膜８が除去され
、コンタクトホール形成予定領域ではＮ＋型導電層１２
が露呈する。次に、ＣＶＤ法により１００〜４００人程
度の膜厚程度２の絶縁膜であるところのシリコン窒化膜
１４を堆積する〔第１図（ｆ）〕。
次に、ＣＶＤ法により０．５〜１．０μｍ程度の膜厚の
第３の絶縁膜であるところのＢＰＳＧ［１５を堆積し、
９００″Ｃ程度の温度での熱処理を施す。その後、異方
性ドライエツチングを用いたフォトリソグラフィ技術に
より、ＢＰＳＧ膜１５シリコン窒化膜１４にコンタクト
ホールを開ＤＬ、開孔部のＰ型半導体基板１表面に５０
〜２００人の膜厚のシリコン酸化膜１６を形成し、７０
ｋｅＶの加速エネルギー −−Ｉ Ｑ １５ ｃｍ −
２程度のドース量での燐のイオン注入、９００℃程度の
熱処理によりＮ＋＋型導電導電層１７成する〔第１ 図
（ｇ）］ 。
第３の絶縁膜であるところのＢＰＳＧ［１５を堆積し、
９００″Ｃ程度の温度での熱処理を施す。その後、異方
性ドライエツチングを用いたフォトリソグラフィ技術に
より、ＢＰＳＧ膜１５シリコン窒化膜１４にコンタクト
ホールを開ＤＬ、開孔部のＰ型半導体基板１表面に５０
〜２００人の膜厚のシリコン酸化膜１６を形成し、７０
ｋｅＶの加速エネルギー −−Ｉ Ｑ １５ ｃｍ −
２程度のドース量での燐のイオン注入、９００℃程度の
熱処理によりＮ＋＋型導電導電層１７成する〔第１ 図
（ｇ）］ 。
その後、シリコン酸化膜１６をバッフアート弗酸系のウ
ェットエツチングに除去し、スパッタ法によりアルミニ
ウム膜を堆積する。次に、フォトリソグラフィ技術によ
りアルミニウム膜をパターンニングした後、熱処理を行
ないアルミニウム電極１８を形成し、半導体装置が完成
する〔第１図（ｈ）〕。
ェットエツチングに除去し、スパッタ法によりアルミニ
ウム膜を堆積する。次に、フォトリソグラフィ技術によ
りアルミニウム膜をパターンニングした後、熱処理を行
ないアルミニウム電極１８を形成し、半導体装置が完成
する〔第１図（ｈ）〕。
なお、第２の絶縁膜としてシリコン窒化膜、第３の絶縁
膜としてＢＰＳＧｌｌｉを採用するのは、第１に上述の
シリコン酸化Ｍ１６のバッフアート弗酸系のウェットエ
ツチングの際に第２の絶縁膜のアンダーエツチングが発
生しないようにするためであり、第２にコンタクトホー
ル開口後の熱処理の際して開孔部上端のテーパーを緩や
かにゆるためである。
膜としてＢＰＳＧｌｌｉを採用するのは、第１に上述の
シリコン酸化Ｍ１６のバッフアート弗酸系のウェットエ
ツチングの際に第２の絶縁膜のアンダーエツチングが発
生しないようにするためであり、第２にコンタクトホー
ル開口後の熱処理の際して開孔部上端のテーパーを緩や
かにゆるためである。
第２図は本発明の第２の実施例の半導体装置の製造方法
を説明するための縦断面図である６本実施例においては
、第１の絶縁膜であるところのＢＰＳＧ膜１３を堆積し
、ＢＰＳＧ膜１３をエッチバックして積層構造のゲート
電極の側壁にＢＰＳＧ１１３からなるスペーサ１３ａを
形成する。
を説明するための縦断面図である６本実施例においては
、第１の絶縁膜であるところのＢＰＳＧ膜１３を堆積し
、ＢＰＳＧ膜１３をエッチバックして積層構造のゲート
電極の側壁にＢＰＳＧ１１３からなるスペーサ１３ａを
形成する。
次に、ＣＶＤ法により２００〜４００人程度の膜厚程度
２の絶縁膜であるところの屈折率が１．５〜２０程度の
シリコンオキシナイトライド膜１９を形成する。その後
の製造工程は第１の実施例と同じである。
２の絶縁膜であるところの屈折率が１．５〜２０程度の
シリコンオキシナイトライド膜１９を形成する。その後
の製造工程は第１の実施例と同じである。
本実施例では、第２の絶縁膜としてシリコンオキシナイ
トライド膜を用いることにより、不揮発性記憶装置のデ
ータ消去を行なうための（ＪＶ照射を行なう場合、ＵＶ
光がシリコン窒化膜に比べて透過しやすくなり、データ
の消去効率が一段と向上するという利点がある７ ［、発明の効果〕 以上説明したように本発明は、半導体基板上に形成され
た積層構造のゲート電極を有する不揮発性記憶装置の製
造方法において、積層構造のゲート電極を形成し、第１
の絶縁膜を堆積してがら異方性エツチングにより第１の
絶縁膜からなるスペーサを積層構造のゲート電極の側壁
に形成し、その後第２の絶縁膜、第３の絶縁膜を順次堆
積することにより、コンタクトホールを開口する領域で
は第２の絶縁膜の下層には第１の絶縁膜を含めて絶縁膜
が存在しないことになる。
トライド膜を用いることにより、不揮発性記憶装置のデ
ータ消去を行なうための（ＪＶ照射を行なう場合、ＵＶ
光がシリコン窒化膜に比べて透過しやすくなり、データ
の消去効率が一段と向上するという利点がある７ ［、発明の効果〕 以上説明したように本発明は、半導体基板上に形成され
た積層構造のゲート電極を有する不揮発性記憶装置の製
造方法において、積層構造のゲート電極を形成し、第１
の絶縁膜を堆積してがら異方性エツチングにより第１の
絶縁膜からなるスペーサを積層構造のゲート電極の側壁
に形成し、その後第２の絶縁膜、第３の絶縁膜を順次堆
積することにより、コンタクトホールを開口する領域で
は第２の絶縁膜の下層には第１の絶縁膜を含めて絶縁膜
が存在しないことになる。
このため、コンタクトホールの開口後に形成するシリコ
ン酸化膜をウェットエツチングにより除去する際、従来
の製造方法で発生した第２の絶縁膜の下層膜のアンダー
エツチングは起きぬことになり、コンタクトホール開孔
部におけるアルミニウム膜等からなる金属電極の断線は
容易に回避することが可能となる、 また、コンタクトホール開孔部から第１の絶縁膜に不純
物が侵入するという現象も発生せず、その結果、フロー
ティングゲート電極に蓄積された注入電荷と侵入不純物
との再結合により生ずる注入電荷の減少も発生しにくく
なり、記憶保持特性の優れた半導体装置を製造すること
が容易になる。
ン酸化膜をウェットエツチングにより除去する際、従来
の製造方法で発生した第２の絶縁膜の下層膜のアンダー
エツチングは起きぬことになり、コンタクトホール開孔
部におけるアルミニウム膜等からなる金属電極の断線は
容易に回避することが可能となる、 また、コンタクトホール開孔部から第１の絶縁膜に不純
物が侵入するという現象も発生せず、その結果、フロー
ティングゲート電極に蓄積された注入電荷と侵入不純物
との再結合により生ずる注入電荷の減少も発生しにくく
なり、記憶保持特性の優れた半導体装置を製造すること
が容易になる。
第１図（ａ）〜（１１）は本発明の第１の実施例の半導
体装置の製造方法を説明するための工程順縦断面図、第
２図は本発明の第２の実施例の半導体装置の製造方法を
説明するための縦断面図、第３図は従来の半導体装置の
製造方法を説明するための縦断面図である。 １・・・Ｐ型半導体基板、２・、・Ｐ型導電層、３，７
１６．２０・・・シリコン酸化膜、４，１４．１４ａ・
・・シリコン窒化膜、５・・・Ｐ＋型導電層、６・・・
フイールドシリコン酸化膜、８．１０・・・ゲートシリ
コン酸化膜、９，１１・・・ポリシリコン膜、９ａ・・
・フローティングゲート電極、ｌｌａ・・・コントロー
ルゲート電極、１２・・Ｎ“導電層、１３，１３ｂ、１
５．１５ａ・−ＢＰＳＧ膜、Ｌ ３ ａ −スペーサ、
１７・・・Ｎ＋＋導電層、１８．１８ａ・・・アルミニ
ウム電極、１９・・・シリコンオキシナイトライド膜。
体装置の製造方法を説明するための工程順縦断面図、第
２図は本発明の第２の実施例の半導体装置の製造方法を
説明するための縦断面図、第３図は従来の半導体装置の
製造方法を説明するための縦断面図である。 １・・・Ｐ型半導体基板、２・、・Ｐ型導電層、３，７
１６．２０・・・シリコン酸化膜、４，１４．１４ａ・
・・シリコン窒化膜、５・・・Ｐ＋型導電層、６・・・
フイールドシリコン酸化膜、８．１０・・・ゲートシリ
コン酸化膜、９，１１・・・ポリシリコン膜、９ａ・・
・フローティングゲート電極、ｌｌａ・・・コントロー
ルゲート電極、１２・・Ｎ“導電層、１３，１３ｂ、１
５．１５ａ・−ＢＰＳＧ膜、Ｌ ３ ａ −スペーサ、
１７・・・Ｎ＋＋導電層、１８．１８ａ・・・アルミニ
ウム電極、１９・・・シリコンオキシナイトライド膜。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成された積層構造のゲート電極を
有する不揮発性記憶装置の製造方法において、前記積層
構造のゲート電極を形成する工程と、第１の絶縁膜を堆
積する工程と、異方性エッチングにより前記第１の絶縁
膜からなるスペーサを前記積層構造のゲート電極の側壁
に形成する工程と、第２の絶縁膜、第３の絶縁膜を順次
堆積する工程と、を有することを特徴とする半導体装置
の製造方法。 ２、前記第２の絶縁膜が、シリコン窒化膜あるいはシリ
コンオキシナイトライド膜であること、を特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988490A JPH03278583A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988490A JPH03278583A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278583A true JPH03278583A (ja) | 1991-12-10 |
Family
ID=13702685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7988490A Pending JPH03278583A (ja) | 1990-03-28 | 1990-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278583A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323829A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
-
1990
- 1990-03-28 JP JP7988490A patent/JPH03278583A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323829A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58147072A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2671217B2 (ja) | 不揮発性記憶セルおよびその製造方法 | |
| CN107425003A (zh) | 制造分裂栅非易失性闪存单元的方法 | |
| JPH04342165A (ja) | 半導体装置及びその製造方法 | |
| JPH07115143A (ja) | 不揮発性メモリの製造方法 | |
| JP4290548B2 (ja) | アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法 | |
| US6858494B2 (en) | Structure and fabricating method with self-aligned bit line contact to word line in split gate flash | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| JP3227485B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2001044433A (ja) | 半導体素子の製造方法 | |
| JP6931102B2 (ja) | 半導体装置及びその製造方法 | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JP2000133728A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH03278583A (ja) | 半導体装置の製造方法 | |
| JP2812288B2 (ja) | 半導体装置の製造方法 | |
| JPH04349670A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2870322B2 (ja) | 半導体装置の製造方法 | |
| JP2867782B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP2627515B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100725477B1 (ko) | 반도체 장치와 반도체 장치의 제조 방법 | |
| JPH10256402A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3432644B2 (ja) | メモリキャパシタおよびメモリキャパシタの形成方法 | |
| KR960005570B1 (ko) | 반도체 메모리 장치의 제조 방법 | |
| JPH03283468A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH0417373A (ja) | 不揮発性半導体記憶装置の製造方法 |