JPH03278225A - 編集命令実行方式 - Google Patents
編集命令実行方式Info
- Publication number
- JPH03278225A JPH03278225A JP2079859A JP7985990A JPH03278225A JP H03278225 A JPH03278225 A JP H03278225A JP 2079859 A JP2079859 A JP 2079859A JP 7985990 A JP7985990 A JP 7985990A JP H03278225 A JPH03278225 A JP H03278225A
- Authority
- JP
- Japan
- Prior art keywords
- character
- instruction
- editing command
- editing
- initializing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 4
- 230000015654 memory Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は編集命令実行方式、特に複数の文字体系コード
を扱う情報処理装置における編集命令実行方式に関する
。
を扱う情報処理装置における編集命令実行方式に関する
。
編集命令とは、例えは、オペランドを３つ有して、第１
のオペランドが指し示すアドレセに格納されているデー
タを、第２のオペランドか指し示すアドレスに格納され
ている制御コードを参照し、かつ必要に応じてあらかし
め用意された文字コードが格納されているテーブルをア
クセスしながらその制御コードに応じたある種の変換や
編集を行ない、その結果を第３のオペランドが指し示す
アドレスに格納するような処理を実行する命令を意味す
る。
のオペランドが指し示すアドレセに格納されているデー
タを、第２のオペランドか指し示すアドレスに格納され
ている制御コードを参照し、かつ必要に応じてあらかし
め用意された文字コードが格納されているテーブルをア
クセスしながらその制御コードに応じたある種の変換や
編集を行ない、その結果を第３のオペランドが指し示す
アドレスに格納するような処理を実行する命令を意味す
る。
一般に情報処理装置において命令処理（実際の演算処理
など）を司る様々な機能ブロック（基本命令演算処理ブ
ロック、浮動小数点演算処理ブロック、可変長オペラン
ド命令処理ブロックなど）は、データの授受や各ブロッ
クを制御する制御記憶等のブロックとの兼合から割合ま
とまって配置されている。
など）を司る様々な機能ブロック（基本命令演算処理ブ
ロック、浮動小数点演算処理ブロック、可変長オペラン
ド命令処理ブロックなど）は、データの授受や各ブロッ
クを制御する制御記憶等のブロックとの兼合から割合ま
とまって配置されている。
また、各機能ブロック中での処理において必要な定数（
例えば、マスクパターン、除算に用いる逆数テーブルや
本編集命令で必要とされる初期化パターン）は、どの機
能ブロックからでもアクセス可能な一つのスクラッチ・
パッド・メモリ（ｓｃｒａｔｃｈ−ｐａｄ−ｍｅｍｏｒ
ｙ）等に格納されている。
例えば、マスクパターン、除算に用いる逆数テーブルや
本編集命令で必要とされる初期化パターン）は、どの機
能ブロックからでもアクセス可能な一つのスクラッチ・
パッド・メモリ（ｓｃｒａｔｃｈ−ｐａｄ−ｍｅｍｏｒ
ｙ）等に格納されている。
各演算処理ブロックの制御を行なう制御記憶は統合化さ
れ１本化されていることが多く機能ブロックの物理的な
配置に多少の隔たりがあったとしても制御タイミングの
管理が容易な為、上記の編集テーブル初期化の為の初期
パターンをスクラッチ・パッド メモリからロードする
等の方法を採用していた。
れ１本化されていることが多く機能ブロックの物理的な
配置に多少の隔たりがあったとしても制御タイミングの
管理が容易な為、上記の編集テーブル初期化の為の初期
パターンをスクラッチ・パッド メモリからロードする
等の方法を採用していた。
ところで、近年、処理機能の増加に伴う機能追加の実現
に際して、処理速度に関して充分満足のいくような実現
を考えた場合には、新規ハードウェアの投入により追加
機能を実現するのが妥当であると考えられる。この場合
、新規ハードウェア投入により、ファームウェア（制御
記憶）側からみると、その制御ポイントが増えることに
より、多少なりとも制御記憶の容量増加は生じる。
に際して、処理速度に関して充分満足のいくような実現
を考えた場合には、新規ハードウェアの投入により追加
機能を実現するのが妥当であると考えられる。この場合
、新規ハードウェア投入により、ファームウェア（制御
記憶）側からみると、その制御ポイントが増えることに
より、多少なりとも制御記憶の容量増加は生じる。
従って、所謂ソフトエラーに対するＥ ＣＣ（Ｅｒｒｏ
ｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）等の対応機
能を設ける必要があるが、誤り検出後の訂正実行時間や
訂正データの転送レート上からも制御記憶はなるべく機
能ブック単位毎にコンパクトにまとまっていることが望
ましい。
ｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）等の対応機
能を設ける必要があるが、誤り検出後の訂正実行時間や
訂正データの転送レート上からも制御記憶はなるべく機
能ブック単位毎にコンパクトにまとまっていることが望
ましい。
そこで、制御記憶を機能ブロック対応に分散して設け、
各制御記憶は自制御記憶が担当する機能ブロックに対し
てのみの制御を行なう分散制御記憶方式を採用すること
がある。しかし、この場合も、スクラッチ・パッド・メ
モリは各機能ブロック毎に必要な情報を集約して格納し
ている。
各制御記憶は自制御記憶が担当する機能ブロックに対し
てのみの制御を行なう分散制御記憶方式を採用すること
がある。しかし、この場合も、スクラッチ・パッド・メ
モリは各機能ブロック毎に必要な情報を集約して格納し
ている。
上述した従来の分散制御記憶方式による編集命令実行方
式は、スクラッチ・パッド・メモリをアクセスするには
各制御記憶間での同期が必要であるため、ファームウェ
アからみた制御が複雑になり、装置を作っていく過程で
のシミュレーション等においても様々な問題が生じるの
で、装置の開発が困難になるという問題がある。
式は、スクラッチ・パッド・メモリをアクセスするには
各制御記憶間での同期が必要であるため、ファームウェ
アからみた制御が複雑になり、装置を作っていく過程で
のシミュレーション等においても様々な問題が生じるの
で、装置の開発が困難になるという問題がある。
より、具体的には、編集命令実行の初期フェーズにおい
ては、命令により指定される文字体系（ＡＳＣＩ Ｉ、
ＥＢＣＤＩＣ，ＢＣＤ等）に従つて、編集テーブルの初
期化パターンをスクラッチ・パッド・メモリからロード
しようとした場合、制御記憶間の同期となりながらロー
ドする必要があり、従来無視できた転送レートが無視で
きなくなり、しかもこの編集命令における初期化は命令
開始時に毎回性なわれる為、一連の命令処理中に編集命
令が占める割合が増えれば増える程全体の処理速度の低
下につながるという問題が生じる。
ては、命令により指定される文字体系（ＡＳＣＩ Ｉ、
ＥＢＣＤＩＣ，ＢＣＤ等）に従つて、編集テーブルの初
期化パターンをスクラッチ・パッド・メモリからロード
しようとした場合、制御記憶間の同期となりながらロー
ドする必要があり、従来無視できた転送レートが無視で
きなくなり、しかもこの編集命令における初期化は命令
開始時に毎回性なわれる為、一連の命令処理中に編集命
令が占める割合が増えれば増える程全体の処理速度の低
下につながるという問題が生じる。
本発明の方式は、複数の文字体系コードを扱い、命令の
実行処理フェーズが初期フェーズと後続処理フェーズと
からなる編集命令を有し、実行対象の編集命令により指
定される文字体系コードに従って初期化可能でかつ前記
後続処理フェーズにおいて必要に応じて書替え可能な複
数エントリからなるテーブルを有する情報処理装置にお
ける編集命令実行方式において、 前記編集命令により指定される文字体系コードに応じて
、各エントリ毎に前記テーブルの初期化用の文字コード
を生成し出力する生成手段と、前記テーブルを前記後続
処理フェーズにおいて書替えが行なわれる場合に必要な
前記編集命令により指定される書替え用の文字データと
前記生成手段の出力とを選択し前記テーブルに保持する
第１セレクタと、 前記初期フェーズにおいて、前記テーブルの全てのエン
トリに対して書込み指示を与え初期化処理を実行し、か
つ後続処理フェーズにおいては処理実行中の編集命令で
指定されるエントリに対してのみ書込み指示を与えるよ
うな制御手段と、前記編集命令実行に際して、複数エン
トリから成る前記テーブルの中から前記編集命令で指定
されたエントリからの出力を選択的に出力する第２セレ
クタとを設けたことを特徴とする。
実行処理フェーズが初期フェーズと後続処理フェーズと
からなる編集命令を有し、実行対象の編集命令により指
定される文字体系コードに従って初期化可能でかつ前記
後続処理フェーズにおいて必要に応じて書替え可能な複
数エントリからなるテーブルを有する情報処理装置にお
ける編集命令実行方式において、 前記編集命令により指定される文字体系コードに応じて
、各エントリ毎に前記テーブルの初期化用の文字コード
を生成し出力する生成手段と、前記テーブルを前記後続
処理フェーズにおいて書替えが行なわれる場合に必要な
前記編集命令により指定される書替え用の文字データと
前記生成手段の出力とを選択し前記テーブルに保持する
第１セレクタと、 前記初期フェーズにおいて、前記テーブルの全てのエン
トリに対して書込み指示を与え初期化処理を実行し、か
つ後続処理フェーズにおいては処理実行中の編集命令で
指定されるエントリに対してのみ書込み指示を与えるよ
うな制御手段と、前記編集命令実行に際して、複数エン
トリから成る前記テーブルの中から前記編集命令で指定
されたエントリからの出力を選択的に出力する第２セレ
クタとを設けたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例である。文字コード生成手段
１．２，３．４は編集命令において扱う文字体系毎の初
期フェースに使われる初期パターンを発生する回路であ
り、第１セレクタ１１゜１２．１３．１４はそれぞれ文
字コード生成手段１．２，３．４から発生したパターン
と後続処理フェーズにおける更新対象となった場合に必
要な更新データとを後述の制御回路９からの信号により
選択してテーブル５，６，７．８に保持する機能を持つ
。
１．２，３．４は編集命令において扱う文字体系毎の初
期フェースに使われる初期パターンを発生する回路であ
り、第１セレクタ１１゜１２．１３．１４はそれぞれ文
字コード生成手段１．２，３．４から発生したパターン
と後続処理フェーズにおける更新対象となった場合に必
要な更新データとを後述の制御回路９からの信号により
選択してテーブル５，６，７．８に保持する機能を持つ
。
ここで扱う文字体系は、ＡＳＣＩＩとＥＢＣＤＩＣの２
種類とする。いま、文字体系コードとして、ＡＳＣＩ
Ｉ−０，ＥＢＣＤＩＣ−１を割当てる。それぞれ、たと
えばテーブル５は＊（アスタリスク）、テーブル６は＆
（アンパサント）、テーブル７は＋（プラス）、テーブ
ル８は （ブランク）の各文字体系に応じた文字コード
を扱うものとする。これ以降、テーブル５〜８をまとめ
て単にテーブルと記す場合がある。
種類とする。いま、文字体系コードとして、ＡＳＣＩ
Ｉ−０，ＥＢＣＤＩＣ−１を割当てる。それぞれ、たと
えばテーブル５は＊（アスタリスク）、テーブル６は＆
（アンパサント）、テーブル７は＋（プラス）、テーブ
ル８は （ブランク）の各文字体系に応じた文字コード
を扱うものとする。これ以降、テーブル５〜８をまとめ
て単にテーブルと記す場合がある。
制御回路９は、外部ユニット（図示せず）よりテーブル
初期化指示信号、テーブル更新用アドレスおよびテーブ
ル更新指示信号受は取り、初期化の制御と更新時の制御
を行なう。
初期化指示信号、テーブル更新用アドレスおよびテーブ
ル更新指示信号受は取り、初期化の制御と更新時の制御
を行なう。
第２セレクタ１０は、外部ユニット（図示せず）よりテ
ーブル読出しアドレスを受は取り、テーブル５．テーブ
ル６、テーブル７およびテーブル８からそれぞれ出力を
受け、テーブル読出しアドレスにより示されたテーブル
の出力を選択して出力する。
ーブル読出しアドレスを受は取り、テーブル５．テーブ
ル６、テーブル７およびテーブル８からそれぞれ出力を
受け、テーブル読出しアドレスにより示されたテーブル
の出力を選択して出力する。
一連の動作は以下のようになる。
いま実行しようとする編集命令は、文字体系としてＥＢ
ＣＤ Ｉ Ｃを扱うとする。そうすると命令実行の初期
フェーズにおいて文字コード生成手段１．２，３．４へ
文字体系コードとして′１“が送られるので、これに対
応した文字パターンを出力する。その時、制御回路９は
第１セレクタ１１〜１４に対して初期化文字パターンを
選択する指示を出し、さらに書込み指示信号を第１セレ
クタ１１〜１４に対して送る。
ＣＤ Ｉ Ｃを扱うとする。そうすると命令実行の初期
フェーズにおいて文字コード生成手段１．２，３．４へ
文字体系コードとして′１“が送られるので、これに対
応した文字パターンを出力する。その時、制御回路９は
第１セレクタ１１〜１４に対して初期化文字パターンを
選択する指示を出し、さらに書込み指示信号を第１セレ
クタ１１〜１４に対して送る。
上述の信号を受は取った第１セレクタ１１〜１４は、指
示通りＥＢＣＤ ＩＣコードに対応した文字コードを選
択してテーブル５〜８に保持する。これで初期化は終了
となり、引き続き後続処理へと移行する。
示通りＥＢＣＤ ＩＣコードに対応した文字コードを選
択してテーブル５〜８に保持する。これで初期化は終了
となり、引き続き後続処理へと移行する。
さて後続処理において、テーブルの更新指示がなされた
場合は次のようになる。制御回路９は外部ユニットより
テーブル更新指示信号とテーブル更新用アドレス（ここ
では２ビツト。いま仮に１０＋２１−２とする）を受は
取り、前述のアドレスで指定されたテーブル７へ書込み
指示信号を送る。又、同時に、テーブルへの書込みデー
タとして更新データを選択するような信号を全テーブル
に送る。以上の条件の下で書き込み指示信号が有効とな
っているテーブルが更新データを保持する。
場合は次のようになる。制御回路９は外部ユニットより
テーブル更新指示信号とテーブル更新用アドレス（ここ
では２ビツト。いま仮に１０＋２１−２とする）を受は
取り、前述のアドレスで指定されたテーブル７へ書込み
指示信号を送る。又、同時に、テーブルへの書込みデー
タとして更新データを選択するような信号を全テーブル
に送る。以上の条件の下で書き込み指示信号が有効とな
っているテーブルが更新データを保持する。
一方、後続処理中におけるテーブルから読み出し処理に
関しては、第２セレクタ１０が外部ユニットから受は取
るテーブル読出しアドレス（いま仮に１１＋２＋−３と
する）によりテーブル８の出力を選択して出力する。
関しては、第２セレクタ１０が外部ユニットから受は取
るテーブル読出しアドレス（いま仮に１１＋２＋−３と
する）によりテーブル８の出力を選択して出力する。
本発明は以上説明したような構成をとることに０
より、各機構ブロック毎に制御記憶を備えるような構成
の下で、従来のように全てのブロックからアクセス機能
なスクラッチ・パッド・メモリから編集テーブル初期化
の為の初期化パターンをロードする場合に比べて、初期
化ルーチンでの初期化パターンの転送によるオーバーヘ
ッドを抑えることができ、結果として処理速度の向上が
はかれるという効果がある。
の下で、従来のように全てのブロックからアクセス機能
なスクラッチ・パッド・メモリから編集テーブル初期化
の為の初期化パターンをロードする場合に比べて、初期
化ルーチンでの初期化パターンの転送によるオーバーヘ
ッドを抑えることができ、結果として処理速度の向上が
はかれるという効果がある。
第１図は本発明の一実施例を示す図である。
１．２，３．４・・・文字コード生成手段、５゜６．７
．８・・・テーブル、９・・・制御回路、１０・・・第
２セレクタ、１１，１２，１３．１４・・・第１セレク
タ。
．８・・・テーブル、９・・・制御回路、１０・・・第
２セレクタ、１１，１２，１３．１４・・・第１セレク
タ。
Claims (1)
- 【特許請求の範囲】 複数の文字体系コードを扱い、命令の実行処理フェーズ
が初期フェーズと後続処理フェーズとからなる編集命令
を有し、実行対象の編集命令により指定される文字体系
コードに従って初期化可能でかつ前記後続処理フェーズ
において必要に応じて書替え可能な複数エントリからな
るテーブルを有する情報処理装置における編集命令実行
方式において、 前記編集命令により指定される文字体系コードに応じて
、各エントリ毎に前記テーブルの初期化用の文字コード
を生成し出力する生成手段と、前記テーブルを前記後続
処理フェーズにおいて書替えが行なわれる場合に必要な
前記編集命令により指定される書替え用の文字データと
前記生成手段の出力とを選択し前記テーブルに保持する
第１セレクタと、 前記初期フェーズにおいて、前記テーブルの全てのエン
トリに対して書込み指示を与え初期化処理を実行し、か
つ後続処理フェーズにおいては処理実行中の編集命令で
指定されるエントリに対してのみ書込み指示を与えるよ
うな制御手段と、前記編集命令実行に際して、複数エン
トリから成る前記テーブルの中から前記編集命令で指定
されたエントリからの出力を選択的に出力する第２セレ
クタとを設けたことを特徴とする編集命令実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079859A JP2536224B2 (ja) | 1990-03-28 | 1990-03-28 | 編集命令実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079859A JP2536224B2 (ja) | 1990-03-28 | 1990-03-28 | 編集命令実行方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278225A true JPH03278225A (ja) | 1991-12-09 |
| JP2536224B2 JP2536224B2 (ja) | 1996-09-18 |
Family
ID=13701927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079859A Expired - Fee Related JP2536224B2 (ja) | 1990-03-28 | 1990-03-28 | 編集命令実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536224B2 (ja) |
-
1990
- 1990-03-28 JP JP2079859A patent/JP2536224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536224B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366536A (en) | Modular digital computer system for storing and selecting data processing procedures and data | |
| JPS63163930A (ja) | アライメント補正方式 | |
| JPH0414385B2 (ja) | ||
| US6684267B2 (en) | Direct memory access controller, and direct memory access control method | |
| JP3737755B2 (ja) | レジスタウィンドウ方式によるレジスタファイル及びその制御方法 | |
| JPH02103630A (ja) | データ処理装置 | |
| CA2026236C (en) | Method and apparatus for current window cache | |
| JPS6137654B2 (ja) | ||
| JP3571656B2 (ja) | ポインタレジスタ装置およびポインタ値の更新方法 | |
| JPH03278225A (ja) | 編集命令実行方式 | |
| JPS6058487B2 (ja) | デ−タ処理装置 | |
| KR930003410B1 (ko) | 스택영역의 데이터참조를 고속으로 행하는 데이터처리장치 | |
| JPH0531170B2 (ja) | ||
| JP2854301B2 (ja) | メモリアクセス回路 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS61267162A (ja) | デ−タ転送装置 | |
| JPH0546581B2 (ja) | ||
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS6052448B2 (ja) | マイクロプログラム制御装置 | |
| JPS59226956A (ja) | デ−タ制御システム | |
| JPS62260414A (ja) | 信号処理プロセツサ | |
| JPH03229324A (ja) | 情報処理装置 | |
| JPS5846444A (ja) | 電子計算機 | |
| JPS6047613B2 (ja) | マイクロプログラム制御方式 | |
| JPS601663B2 (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |