JPH0327564A - 集積回路リードアセンブリ構造 - Google Patents
集積回路リードアセンブリ構造Info
- Publication number
- JPH0327564A JPH0327564A JP2132412A JP13241290A JPH0327564A JP H0327564 A JPH0327564 A JP H0327564A JP 2132412 A JP2132412 A JP 2132412A JP 13241290 A JP13241290 A JP 13241290A JP H0327564 A JPH0327564 A JP H0327564A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- board
- pattern
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims abstract description 15
- 238000010168 coupling process Methods 0.000 claims abstract description 15
- 238000005859 coupling reaction Methods 0.000 claims abstract description 15
- 230000001934 delay Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 description 7
- 239000004033 plastic Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
この発明は、集積回路構造のための、改良されたパッケ
ージングに関するものである。より特定的には、この発
明は、漏話および結合を減じ、かつ付加の改良を提供す
るための、集積回路構造のための改良されたリードアセ
ンブリに、関するものである。
ージングに関するものである。より特定的には、この発
明は、漏話および結合を減じ、かつ付加の改良を提供す
るための、集積回路構造のための改良されたリードアセ
ンブリに、関するものである。
関連技術の説明
伝統的なリードフレームパターンを有する、集積回路構
造の従来のパッケージングにおいては、ダイは、ダイの
４つの側部の周囲に配置される一連のボンディングパッ
ドから扇形に拡げる、複数個の金属リードを有する、金
属リードフレームの中心パドルに装着されることができ
る。これらのリードのそれぞれの幅は、ダイに隣接した
それらの内部の端部から、リードの外部の端部までの、
それらの長さに沿って、変えることができる。これらの
リードのそれぞれの長さもまた、大きな差１４ 異を示すであろう。
造の従来のパッケージングにおいては、ダイは、ダイの
４つの側部の周囲に配置される一連のボンディングパッ
ドから扇形に拡げる、複数個の金属リードを有する、金
属リードフレームの中心パドルに装着されることができ
る。これらのリードのそれぞれの幅は、ダイに隣接した
それらの内部の端部から、リードの外部の端部までの、
それらの長さに沿って、変えることができる。これらの
リードのそれぞれの長さもまた、大きな差１４ 異を示すであろう。
さらに、パッケージの外側周囲までずっと延在する、リ
ードの間の一般的に平行な間隔、および長い結合長さは
、隣接したリード上の信号を結合する結果をもたらすこ
とがあり得る。これらのリードの間の幅を変えることは
、信号反射の結果をもたらすことがあり得る特性インピ
ーダンスレベルが、制御されておらず、かつ整合されて
いないことを意味する。リードの長さを変化させること
は、信号伝搬遅延における差異の結果をもたらすかもし
れない。
ードの間の一般的に平行な間隔、および長い結合長さは
、隣接したリード上の信号を結合する結果をもたらすこ
とがあり得る。これらのリードの間の幅を変えることは
、信号反射の結果をもたらすことがあり得る特性インピ
ーダンスレベルが、制御されておらず、かつ整合されて
いないことを意味する。リードの長さを変化させること
は、信号伝搬遅延における差異の結果をもたらすかもし
れない。
この発明の譲受人に譲渡された、ヘイワード（Ｈａｙｗ
ａｒｄ）氏らの、米国特許第４，８０１，９９９号にお
いて、リードおよびバスが誘電体層の両側部上に配置さ
れる、リードアセンブリが示される。しかしながら、リ
ードはなおダイの周囲に、隣接したリードに一般的に平
行な形状で、配置される。
ａｒｄ）氏らの、米国特許第４，８０１，９９９号にお
いて、リードおよびバスが誘電体層の両側部上に配置さ
れる、リードアセンブリが示される。しかしながら、リ
ードはなおダイの周囲に、隣接したリードに一般的に平
行な形状で、配置される。
したがって、隣接した信号ラインの間の結合および漏話
を制御することができ、信号反射を最小１５ にすることができ、信号伝搬遅延を等しくできる、集積
回路リードアセンブリ構造を提供することが、望ましい
。
を制御することができ、信号反射を最小１５ にすることができ、信号伝搬遅延を等しくできる、集積
回路リードアセンブリ構造を提供することが、望ましい
。
発明の概要
したがって、この発明の目的は、隣接した信号リードの
間の結合および漏話が、リードの長さに沿ったある点に
おいて隣接した信号リードを交差させることにより、最
小にされる、または解消される、改良された集積回路リ
ードアセンブリを提供することであり、その集積回路リ
ードアセンブリ構造は、ＰＣ基板を含み、基板の１つの
表面に隣接した第１のリードフレームパターンおよびＰ
Ｃ基板の反対の表面に隣接した第２のリードパターンを
有し、基板の１つの表面に隣接して位置決めされる第１
のリードパターンにおける、リードの少なくとも１部分
は、ＰＣ基板の反対側の表面に隣接して位置決めされる
、第２のリードパターンにおける、対応するリードと交
差して走り、リードの間の漏話および結合を減じる。
間の結合および漏話が、リードの長さに沿ったある点に
おいて隣接した信号リードを交差させることにより、最
小にされる、または解消される、改良された集積回路リ
ードアセンブリを提供することであり、その集積回路リ
ードアセンブリ構造は、ＰＣ基板を含み、基板の１つの
表面に隣接した第１のリードフレームパターンおよびＰ
Ｃ基板の反対の表面に隣接した第２のリードパターンを
有し、基板の１つの表面に隣接して位置決めされる第１
のリードパターンにおける、リードの少なくとも１部分
は、ＰＣ基板の反対側の表面に隣接して位置決めされる
、第２のリードパターンにおける、対応するリードと交
差して走り、リードの間の漏話および結合を減じる。
この発明のなお別の目的は、ＰＣ基板を含み、１６
間隔をあけられるボンディングパッドは基板の第１の表
面上で、中心のダイを装着する部分の周囲に装着され、
一般的に交互のボンディングパッドは一般的にＰＣ基板
の反対の表面に隣接して位置決めされるリードパターン
におけるリードと、バイアまたはメッキ貫通孔を介して
電気的に通じ、大部分の残余のボンディングパッドはＰ
Ｃ基板の第１の表面に隣接して配置されるリードパター
ンのリードと電気的に通じ、そのため隣接したボンディ
ングパッドはＰＣ基板の反対の表面上のリードと通じる
、改良された集積回路リードアセンブリを、提供するこ
とである。
面上で、中心のダイを装着する部分の周囲に装着され、
一般的に交互のボンディングパッドは一般的にＰＣ基板
の反対の表面に隣接して位置決めされるリードパターン
におけるリードと、バイアまたはメッキ貫通孔を介して
電気的に通じ、大部分の残余のボンディングパッドはＰ
Ｃ基板の第１の表面に隣接して配置されるリードパター
ンのリードと電気的に通じ、そのため隣接したボンディ
ングパッドはＰＣ基板の反対の表面上のリードと通じる
、改良された集積回路リードアセンブリを、提供するこ
とである。
この発明のさらに他の目的は、一般的に長四角形のＰＣ
基板を含み、間隔をあけられるボンディングパッドは長
四角形のアレイにおいて基板の第１の表面上に、中央の
ダイを装着する部分の周囲に中央に装着され、一般的に
交互のボンディングパッドは一般的にＰＣ基板の反対の
表面に隣接して位置決めされるリードパターンにおける
リードと、バイアまたはメッキ貫通孔を介して、電気的
１７ に通じ、ＰＣ基板の反対側の表面上のリードパターンは
長四角形のボンディングパッドアレイの２つの両側部か
ら長四角形のＰＣ基板の２つの両側部の外部の端縁へ平
行に延在する一般的にまっすぐなリードを含み、長四角
形のボンディングパッドアレイの他の両側部からのリー
ドはボンディングパッドから平行に延在し次いで階段態
様において直角をなして旋回し互いに平行にかつボンデ
ィングパッドアレイの第１の２つの両側部から延在する
リードに平行に延在し、そのためＰＣ基板の反対側の上
のリードパターンにおける全てのリードはＰＣ基板の２
つの両端部端縁上で終端となりかつ同様のリードフレー
ムパターンがＰＣ基板の第１の表面に隣接して配置され
、２つのリードパターンは互いに９０度回転されＰＣ基
板の第１の表面に隣接して配置されるリードパターンの
全てのリードはそこにおいてＰＣ基板の反対の表面に隣
接して配置されるリードパターンのリードが終端となる
２つの両外部の端縁に隣接したＰＣ基板の２つの両外部
の端縁上で終端となり、１つの９１８ ードパターンにおけるリードは隣接したボンディングパ
ッドに電気的に接続される他のパターン上のリードと平
行ではない、改良された集積回路リードアセンブリ構造
を提供することである。
基板を含み、間隔をあけられるボンディングパッドは長
四角形のアレイにおいて基板の第１の表面上に、中央の
ダイを装着する部分の周囲に中央に装着され、一般的に
交互のボンディングパッドは一般的にＰＣ基板の反対の
表面に隣接して位置決めされるリードパターンにおける
リードと、バイアまたはメッキ貫通孔を介して、電気的
１７ に通じ、ＰＣ基板の反対側の表面上のリードパターンは
長四角形のボンディングパッドアレイの２つの両側部か
ら長四角形のＰＣ基板の２つの両側部の外部の端縁へ平
行に延在する一般的にまっすぐなリードを含み、長四角
形のボンディングパッドアレイの他の両側部からのリー
ドはボンディングパッドから平行に延在し次いで階段態
様において直角をなして旋回し互いに平行にかつボンデ
ィングパッドアレイの第１の２つの両側部から延在する
リードに平行に延在し、そのためＰＣ基板の反対側の上
のリードパターンにおける全てのリードはＰＣ基板の２
つの両端部端縁上で終端となりかつ同様のリードフレー
ムパターンがＰＣ基板の第１の表面に隣接して配置され
、２つのリードパターンは互いに９０度回転されＰＣ基
板の第１の表面に隣接して配置されるリードパターンの
全てのリードはそこにおいてＰＣ基板の反対の表面に隣
接して配置されるリードパターンのリードが終端となる
２つの両外部の端縁に隣接したＰＣ基板の２つの両外部
の端縁上で終端となり、１つの９１８ ードパターンにおけるリードは隣接したボンディングパ
ッドに電気的に接続される他のパターン上のリードと平
行ではない、改良された集積回路リードアセンブリ構造
を提供することである。
この発明のさらに他の目的は、ＰＣ基板を含み、基板の
第１の表面に隣接した第１のリードフレームパターンを
有し、間隔をあけられるボンディングパッドは長四角形
のアレイにおいて、基板の表面上に中心のダイを装着す
る部分の周囲に中央に装着され、一般的に交互のボンデ
ィングパッドは第１のリードフレーム構造上のリードに
電気的に接続され、かつ交互のボンディングパッドの間
のボンディングパッドはＰＣ基板の反対の表面に一般的
に隣接して位置決めされる第２のリードパターンにおけ
るリードとバイアまたはメッキ貫通孔を介して電気的に
通じ、第１のリードフレーム構造におけるリードの部分
は第２のリードフレーム構造における対応するリードと
交差して走りかつ信号伝搬の遅延を等化するために一様
でないリードの長さを電気的に補償するための容量性負
荷回１９ 路網を堤供するための手段もまた、少なくともリードの
１部分に設けられる、改良された集積回路リードアセン
ブリ構造を提供することである。
第１の表面に隣接した第１のリードフレームパターンを
有し、間隔をあけられるボンディングパッドは長四角形
のアレイにおいて、基板の表面上に中心のダイを装着す
る部分の周囲に中央に装着され、一般的に交互のボンデ
ィングパッドは第１のリードフレーム構造上のリードに
電気的に接続され、かつ交互のボンディングパッドの間
のボンディングパッドはＰＣ基板の反対の表面に一般的
に隣接して位置決めされる第２のリードパターンにおけ
るリードとバイアまたはメッキ貫通孔を介して電気的に
通じ、第１のリードフレーム構造におけるリードの部分
は第２のリードフレーム構造における対応するリードと
交差して走りかつ信号伝搬の遅延を等化するために一様
でないリードの長さを電気的に補償するための容量性負
荷回１９ 路網を堤供するための手段もまた、少なくともリードの
１部分に設けられる、改良された集積回路リードアセン
ブリ構造を提供することである。
この発明のなおさらに他の目的は、平行な平面において
存在する表面をＨする、複数個のＰＣ基板の積層物を含
む、改良された集積口路リードアセンブリ構造を提供す
ることであり、その構遣は積層物の分離した表面に隣接
してそれぞれに位置決めされる１つまたはより多くの電
力および接地電極を含み、第１のリードパターンは積層
物におけるＰＣ基板の１つの別の表面に一般的に隣接し
て位置決めされ第２のリードパターンは積層物における
ＰＣ基板の１つのなお別の表面に一般的に隣接して位置
決めされ、第１のリードパターンにおけるリードの上部
分は、第２のリードパターンにおける対応するリードと
交差して走り、間隔をあけられるボンディングパッドは
長四角形のアレイにおいて積層物の外部の表面に隣接し
た中央のダイを装着する部分の周囲に中央に装着され、
般的に交互のボンディングパッドは外部の表面か２０ らそれぞれのリードが第１および第２のリードパターン
において存在する積層物における表面に通じるバイアま
たはメッキ貫通孔を介して第１および第２のリードパタ
ーンにおけるリードにそれぞれに電気的に接続され、１
つまたはより多くのボンディングパッドは電力電極およ
び／または接地電極と電気的に接続される。
存在する表面をＨする、複数個のＰＣ基板の積層物を含
む、改良された集積口路リードアセンブリ構造を提供す
ることであり、その構遣は積層物の分離した表面に隣接
してそれぞれに位置決めされる１つまたはより多くの電
力および接地電極を含み、第１のリードパターンは積層
物におけるＰＣ基板の１つの別の表面に一般的に隣接し
て位置決めされ第２のリードパターンは積層物における
ＰＣ基板の１つのなお別の表面に一般的に隣接して位置
決めされ、第１のリードパターンにおけるリードの上部
分は、第２のリードパターンにおける対応するリードと
交差して走り、間隔をあけられるボンディングパッドは
長四角形のアレイにおいて積層物の外部の表面に隣接し
た中央のダイを装着する部分の周囲に中央に装着され、
般的に交互のボンディングパッドは外部の表面か２０ らそれぞれのリードが第１および第２のリードパターン
において存在する積層物における表面に通じるバイアま
たはメッキ貫通孔を介して第１および第２のリードパタ
ーンにおけるリードにそれぞれに電気的に接続され、１
つまたはより多くのボンディングパッドは電力電極およ
び／または接地電極と電気的に接続される。
この発明のさらに他の目的は、平行な平面において存在
する表面を有する複数個のＰＣ基板の積層物を含む、改
良された集積回路リードアセンブリ構造を提供すること
であり、その構造は、積層物の分離した表面に隣接して
それぞれに位置決めされる１つまたはより多くの電力お
よび接地電極を含み、第１のリードパターンは積層物に
おけるＰＣ基板の１つの表面に、一般的に隣接して位置
決めされ、第２のリードパターンは積層物におけるＰＣ
基板の１つのなお別の表面に一般的に隣接して位置決め
され、第１のリードパターンにおけるリードの１部分は
第２のリードパターンにおける対応するリードに交差し
て走り、かつ間隔をあ２１ けられたボンディングパッドは長四角形のアレイにおい
て積層物の外部表面に隣接した中央のダイを装着する部
分の周囲に中央に装着され、一般的に交互のボンディン
グパッドは外部の表面から第１および第２のリードパタ
ーンにおけるそれぞれのリードが存在する積層物におけ
る表面に通じるバイアまたはメッキ貫通孔を介して第１
および第２のリードパターン上のリードにそれぞれに電
気的に接続され、１つまたはより多くのボンディングパ
ッドはバイアを介して電力電極および／または接地電極
と電気的に接続され、減結合するキャパシタ手段は積層
物の１つの外部の表面に装着され、電力および接地電極
の間に電気的に接続されて、電力供給電圧過渡現象を減
じる。
する表面を有する複数個のＰＣ基板の積層物を含む、改
良された集積回路リードアセンブリ構造を提供すること
であり、その構造は、積層物の分離した表面に隣接して
それぞれに位置決めされる１つまたはより多くの電力お
よび接地電極を含み、第１のリードパターンは積層物に
おけるＰＣ基板の１つの表面に、一般的に隣接して位置
決めされ、第２のリードパターンは積層物におけるＰＣ
基板の１つのなお別の表面に一般的に隣接して位置決め
され、第１のリードパターンにおけるリードの１部分は
第２のリードパターンにおける対応するリードに交差し
て走り、かつ間隔をあ２１ けられたボンディングパッドは長四角形のアレイにおい
て積層物の外部表面に隣接した中央のダイを装着する部
分の周囲に中央に装着され、一般的に交互のボンディン
グパッドは外部の表面から第１および第２のリードパタ
ーンにおけるそれぞれのリードが存在する積層物におけ
る表面に通じるバイアまたはメッキ貫通孔を介して第１
および第２のリードパターン上のリードにそれぞれに電
気的に接続され、１つまたはより多くのボンディングパ
ッドはバイアを介して電力電極および／または接地電極
と電気的に接続され、減結合するキャパシタ手段は積層
物の１つの外部の表面に装着され、電力および接地電極
の間に電気的に接続されて、電力供給電圧過渡現象を減
じる。
この発明の、これらおよびその他の目的は、以下の記述
および添付の図表から、明らかになるであろう。
および添付の図表から、明らかになるであろう。
発明の詳細な説明
この発明は、その最も簡単な実施例において、ＰＣ基板
を含み、基板の一方の表面に隣接した第２２ ■のリードパターンおよびＰＣ基板の反対の表面に隣接
した第２のリードパターンを有し、ＰＣ基板の一方の表
面に隣接して位置決めされるリードの少なくとも１部分
はＰＣ基板の反対の表面に隣接して位置決めされる対応
するリードと交差して走る改良された集積回路リードア
センブリ構造を、含む。
を含み、基板の一方の表面に隣接した第２２ ■のリードパターンおよびＰＣ基板の反対の表面に隣接
した第２のリードパターンを有し、ＰＣ基板の一方の表
面に隣接して位置決めされるリードの少なくとも１部分
はＰＣ基板の反対の表面に隣接して位置決めされる対応
するリードと交差して走る改良された集積回路リードア
センブリ構造を、含む。
第１図を参照すると、この発明のリードアセンブリ構造
は↓個のＰＣ基板１０を含み、ＰＣ基板↓０の上方の表
面上に形或される第１のリードパターン４０およびＰＣ
基板１０の下方の表面上に形成される第２のリードパタ
ーン５０を有する、最も簡単な形状において示される。
は↓個のＰＣ基板１０を含み、ＰＣ基板↓０の上方の表
面上に形或される第１のリードパターン４０およびＰＣ
基板１０の下方の表面上に形成される第２のリードパタ
ーン５０を有する、最も簡単な形状において示される。
ただ図示の目的のためだけに、第１図において、ＰＣ基
板１０は、リードパターン４０および５０の双方が見え
るように、透明として例示される。
板１０は、リードパターン４０および５０の双方が見え
るように、透明として例示される。
リードパターン４０は、全てのリードがＰＣ基板１０の
上方の表面の２つの両端円に延びるような形状にされ、
一方、リードパターン５０は、リードの全てかＰＣ基板
１０の他の２つの端縁に延２３ びるような形状にされる。そうすることにおいて、リー
ドパターン４０におけるリードの全ては（第１図におい
て、各反対側部上に示される中央のリードを除いては）
、リードパターン５０における、１つまたはより多くの
リードと、９０度の角度で交差し、同様に、リードパタ
ーン５０におけるリードの全ては（第１図における、各
反対の側部上に示される、中央のリードを除いては）、
リードパターン４０における、少なくとも工つのリード
と交差する。２つのリードパターンのリードの間の、こ
の９０度の交差は、第４図および第５図に関して以下に
論じられるように、隣接したリードの間の結合を減じる
ことが見られるであろう。
上方の表面の２つの両端円に延びるような形状にされ、
一方、リードパターン５０は、リードの全てかＰＣ基板
１０の他の２つの端縁に延２３ びるような形状にされる。そうすることにおいて、リー
ドパターン４０におけるリードの全ては（第１図におい
て、各反対側部上に示される中央のリードを除いては）
、リードパターン５０における、１つまたはより多くの
リードと、９０度の角度で交差し、同様に、リードパタ
ーン５０におけるリードの全ては（第１図における、各
反対の側部上に示される、中央のリードを除いては）、
リードパターン４０における、少なくとも工つのリード
と交差する。２つのリードパターンのリードの間の、こ
の９０度の交差は、第４図および第５図に関して以下に
論じられるように、隣接したリードの間の結合を減じる
ことが見られるであろう。
ＰＣ基板１０、または以下に論じられる他のＰＣ基板は
どれでも、ポリイミドまたは任意の他の均等なプラスチ
ック材料のような絶縁プラスチック材料で構或されても
よく、またはそれらは、セラミック材料を含んでもよい
。ＰＣ基板上にリードパターンを形成するために使用さ
れる金属は、アセンブリにおいて、またはカプセル化材
料にお２４ いて使用される、他の材料と両立できる、いかなる導電
性金属を含んでもよい。アルミまたは銅が、その導電性
の故にリードパターン材料として、従来は使用されるが
、もし金または銀もしくは他の貴金属のような材料の使
用の付加の費用が正当化されるなら、金または銀もしく
は他の貴金属もまた、使用されてもよい。
どれでも、ポリイミドまたは任意の他の均等なプラスチ
ック材料のような絶縁プラスチック材料で構或されても
よく、またはそれらは、セラミック材料を含んでもよい
。ＰＣ基板上にリードパターンを形成するために使用さ
れる金属は、アセンブリにおいて、またはカプセル化材
料にお２４ いて使用される、他の材料と両立できる、いかなる導電
性金属を含んでもよい。アルミまたは銅が、その導電性
の故にリードパターン材料として、従来は使用されるが
、もし金または銀もしくは他の貴金属のような材料の使
用の付加の費用が正当化されるなら、金または銀もしく
は他の貴金属もまた、使用されてもよい。
さて、第２図および第３図を参照すると、この発明の他
の実施例が示され、その実施例では、上部ＰＣ基板１２
の上部表面上に形成される、固体の電力電極６０、たと
えば、■ＣＣまたはＶｄｄ電カバスと、第２のＰＣ基板
１４の上部表面上かまたはＰＣ基板１２の下方表面上か
どちらかに形或される、リードパターン４０と、第３の
ＰＣ基板１６の上部表面上かまたはＰＣ基板１４の下方
表面上かどちらかに形或される、リードパターン５０と
、ＰＣ基板１６の下方表面上に（第２図において示され
るように）、または第４のＰＣ基板１８の上方表面上に
（第３図において示されるように）、形成される、固体
の接地電極、たとえば、２５ ＶｅｅまたはＶｓｓ接地バスを有する積層物を形或する
ために使用される、複数個のＰＣ基板がそこにおいて使
用される。電力および接地電極６０および７０が通常３
つのＰＣ基板のそれぞれの表面上に形成されるが、第４
の基板は、例証となる目的のために、利用されることが
でき、使用されてきた。
の実施例が示され、その実施例では、上部ＰＣ基板１２
の上部表面上に形成される、固体の電力電極６０、たと
えば、■ＣＣまたはＶｄｄ電カバスと、第２のＰＣ基板
１４の上部表面上かまたはＰＣ基板１２の下方表面上か
どちらかに形或される、リードパターン４０と、第３の
ＰＣ基板１６の上部表面上かまたはＰＣ基板１４の下方
表面上かどちらかに形或される、リードパターン５０と
、ＰＣ基板１６の下方表面上に（第２図において示され
るように）、または第４のＰＣ基板１８の上方表面上に
（第３図において示されるように）、形成される、固体
の接地電極、たとえば、２５ ＶｅｅまたはＶｓｓ接地バスを有する積層物を形或する
ために使用される、複数個のＰＣ基板がそこにおいて使
用される。電力および接地電極６０および７０が通常３
つのＰＣ基板のそれぞれの表面上に形成されるが、第４
の基板は、例証となる目的のために、利用されることが
でき、使用されてきた。
なお、第３図を参照すると、ダイ３０はＰＣ基板１２の
上に中央に装着され、かつ、ＰＣ基板１２の上方の表面
上に、ダイ３０の周囲の辺りに長四角形の態様において
配置される、対応するホンディングパッド２４に、リー
ド３８により接続される、ダイ３０の周囲の辺りに配置
される、多数のボンディングパッド３４を有することが
、示される。ボンディングパッド２４の１つを、順に電
力電極６０に接続する、リード６２が示される。
上に中央に装着され、かつ、ＰＣ基板１２の上方の表面
上に、ダイ３０の周囲の辺りに長四角形の態様において
配置される、対応するホンディングパッド２４に、リー
ド３８により接続される、ダイ３０の周囲の辺りに配置
される、多数のボンディングパッド３４を有することが
、示される。ボンディングパッド２４の１つを、順に電
力電極６０に接続する、リード６２が示される。
ダイ３０の上の幾つものボンディングパッドが、この方
法で、適当なボンディングパッド２４を介して、電力バ
ス電極６０に接続されもよい。一方、残余のボンディン
グパッド２４は、リードパター２６ ン４０および５０におけるリードとそれぞれにだけでな
く、第６図ないし第９図に関していかに論じられるであ
ろう通りに、ＰＣ基板において形威されるパイアまたは
メッキ貫通孔を介して、接地リード電極７０に通じる。
法で、適当なボンディングパッド２４を介して、電力バ
ス電極６０に接続されもよい。一方、残余のボンディン
グパッド２４は、リードパター２６ ン４０および５０におけるリードとそれぞれにだけでな
く、第６図ないし第９図に関していかに論じられるであ
ろう通りに、ＰＣ基板において形威されるパイアまたは
メッキ貫通孔を介して、接地リード電極７０に通じる。
さて、第４図および第５図に移って、パターン４０およ
び５０におけるリードの交差が示され、そこにおいて、
リード４０ａないし４０ｒは、実線として示され、一方
リード５０ａないし５０ｐは、点線として示される。双
方の図において示されるように、それぞれの隣接したリ
ード４０および５０、たとえば、リード４０ｆおよび５
０ｆは、ＰＣ基板１２上の、交番の隣接したボンディン
グパッド２４に、電気的に接続される。そのような隣接
したリードは、次いでそれぞれのボンディングパッド２
４から、一般的に互いに平行に、延在する（しかし、Ｐ
Ｃ基板１４の両表面上で、したがって、ＰＣ基板１４の
厚さだけ、間隔をあけられる）。しかしながら、次いで
、ラインの１つ、たとえば、リード５０ｆは、直角をな
して向きを２７ 変え、次いでＰＣ基板１４の端縁へ新規の方向に延在し
、その間に、リードパターン４０における、他のリード
、たとえば、リード４０ｇないし４０ｋに交差する。
び５０におけるリードの交差が示され、そこにおいて、
リード４０ａないし４０ｒは、実線として示され、一方
リード５０ａないし５０ｐは、点線として示される。双
方の図において示されるように、それぞれの隣接したリ
ード４０および５０、たとえば、リード４０ｆおよび５
０ｆは、ＰＣ基板１２上の、交番の隣接したボンディン
グパッド２４に、電気的に接続される。そのような隣接
したリードは、次いでそれぞれのボンディングパッド２
４から、一般的に互いに平行に、延在する（しかし、Ｐ
Ｃ基板１４の両表面上で、したがって、ＰＣ基板１４の
厚さだけ、間隔をあけられる）。しかしながら、次いで
、ラインの１つ、たとえば、リード５０ｆは、直角をな
して向きを２７ 変え、次いでＰＣ基板１４の端縁へ新規の方向に延在し
、その間に、リードパターン４０における、他のリード
、たとえば、リード４０ｇないし４０ｋに交差する。
もちろん、それぞれのリードパターン４０および５０に
おけるリードは、互いに物理的に交差しない、なぜなら
ば、それぞれのリードパターンは、ＰＣ基板の厚さだけ
互いから分離されるからである。しかしながら、リード
は隣接したリードの間の電気的な結合の見地から、互い
に交差していて、その電気的結合はそのような電気的交
差以外にももしリードがそれらの全距離の間互いに平行
に延在すれば、たとえＰＣ基板王４により互いから分離
されるとしても生ずる。なぜならば、ＰＣ基板１４は、
電極の間に誘電体として単純に作用し、すなわち、電極
の間の容量結合において、誘電体として機能するからで
ある。
おけるリードは、互いに物理的に交差しない、なぜなら
ば、それぞれのリードパターンは、ＰＣ基板の厚さだけ
互いから分離されるからである。しかしながら、リード
は隣接したリードの間の電気的な結合の見地から、互い
に交差していて、その電気的結合はそのような電気的交
差以外にももしリードがそれらの全距離の間互いに平行
に延在すれば、たとえＰＣ基板王４により互いから分離
されるとしても生ずる。なぜならば、ＰＣ基板１４は、
電極の間に誘電体として単純に作用し、すなわち、電極
の間の容量結合において、誘電体として機能するからで
ある。
それぞれのリードにそのような９０度の旋回を与えるこ
とにより、リードパターン４０におけるリードの全ては
、ＰＣ基板１４の２つの両端円に２８ 延在し、またリードパターン５０におけるリードの全て
は、第５図において最も良く見られるように、ＰＣ基板
１４の、他の２つの両端円に延在し、そこにおいてリー
ドパターン４０におけるリード４０ｆないし４０ｒの全
ては、（リード４０Ｌないし４０ｒの９０度の旋回の後
で）第５図におけるＰＣ基板１４の上部端縁に垂直に走
るのが示され、また、リードパターン５０における、リ
ード５０ｆないし５０ｐの全ては、（リード５０ｆない
し５０ｊの９０度の旋回の後で）ＰＣ基板１４の側部端
縁に、水平に延在するのが示される。
とにより、リードパターン４０におけるリードの全ては
、ＰＣ基板１４の２つの両端円に２８ 延在し、またリードパターン５０におけるリードの全て
は、第５図において最も良く見られるように、ＰＣ基板
１４の、他の２つの両端円に延在し、そこにおいてリー
ドパターン４０におけるリード４０ｆないし４０ｒの全
ては、（リード４０Ｌないし４０ｒの９０度の旋回の後
で）第５図におけるＰＣ基板１４の上部端縁に垂直に走
るのが示され、また、リードパターン５０における、リ
ード５０ｆないし５０ｐの全ては、（リード５０ｆない
し５０ｊの９０度の旋回の後で）ＰＣ基板１４の側部端
縁に、水平に延在するのが示される。
この発明のリードアセンブリは、ＰＣ基板の任意の端縁
に延在する、隣接したリードの間の、負荷的な間隔を与
えることが、さらに注目されるであろう。したがって、
たとえば、リード５０ｃおよび４０ｄが、それらを隣接
したボンディングパッドに接続する、それらのそれぞれ
のバイアまたはメッキ貫通孔から延在するときのリード
５０ｃおよび４０ｄの間の間隔が第４図において距離−
ｄとして示される。しかしながら、平行に延在する２９ リード４０ｃおよび４０ｄの間のピッチは、この距離の
２倍であり、すなわち、２ｄである。リードパターン４
０におけるリードの間の−または、リードパターン５０
における、隣接したリードの間の、この付加的な間隔は
、一さらに、隣接したリードの間の結合および漏話を減
じるために、役立つ。したがって、７ミルの幅を有する
リードが、従来のｄ＝１２．５ミルのピッチで使用され
るとき、この発明のリードアセンブリ構造を使用して、
この間隔を有効に２倍にすることは、同一のリードパタ
ーンにおいて、隣接したリードの間に、２５ミルの間隔
を与える。
に延在する、隣接したリードの間の、負荷的な間隔を与
えることが、さらに注目されるであろう。したがって、
たとえば、リード５０ｃおよび４０ｄが、それらを隣接
したボンディングパッドに接続する、それらのそれぞれ
のバイアまたはメッキ貫通孔から延在するときのリード
５０ｃおよび４０ｄの間の間隔が第４図において距離−
ｄとして示される。しかしながら、平行に延在する２９ リード４０ｃおよび４０ｄの間のピッチは、この距離の
２倍であり、すなわち、２ｄである。リードパターン４
０におけるリードの間の−または、リードパターン５０
における、隣接したリードの間の、この付加的な間隔は
、一さらに、隣接したリードの間の結合および漏話を減
じるために、役立つ。したがって、７ミルの幅を有する
リードが、従来のｄ＝１２．５ミルのピッチで使用され
るとき、この発明のリードアセンブリ構造を使用して、
この間隔を有効に２倍にすることは、同一のリードパタ
ーンにおいて、隣接したリードの間に、２５ミルの間隔
を与える。
この発明の実施に従って、隣接したリードの間の間隔を
有効に２倍にすることは、さらに、リードのインピーダ
ンス整合への制御因子であるリードの幅を調整する自由
を与えることにもまた、注目すべきである。
有効に２倍にすることは、さらに、リードのインピーダ
ンス整合への制御因子であるリードの幅を調整する自由
を与えることにもまた、注目すべきである。
第６図ないし第９図において、それぞれのリードおよび
／または電極と電気的なコンタクトをつくるための、１
つまたはより多くのＰＣ基板を介３０ して下へ延在するバイアまたはメッキ貫通孔の使用によ
り、ボンディングパッド２４からアセンブリの上部表面
上にないリードおよび／または電極へ作られるコンタク
トが、示される。当業者には公知のように、バイアは、
導電性材料、たとえばアルミニウムで満たされた孔また
はボアである。
／または電極と電気的なコンタクトをつくるための、１
つまたはより多くのＰＣ基板を介３０ して下へ延在するバイアまたはメッキ貫通孔の使用によ
り、ボンディングパッド２４からアセンブリの上部表面
上にないリードおよび／または電極へ作られるコンタク
トが、示される。当業者には公知のように、バイアは、
導電性材料、たとえばアルミニウムで満たされた孔また
はボアである。
第６図は、１個のＰＣ基板の使用を例示し、リードパタ
ーン４０は、ＰＣ基板１０の上部表面に配置され、かつ
、リードパターン５０は、底部表面上に配置される。Ｐ
Ｃ基板１０を介して延在する、バイアまたはメッキ貫通
孔２５は、ボンディングパッド２４およびリードパター
ン５０におけるリードの間に、電気的なコンタクトを提
供する。
ーン４０は、ＰＣ基板１０の上部表面に配置され、かつ
、リードパターン５０は、底部表面上に配置される。Ｐ
Ｃ基板１０を介して延在する、バイアまたはメッキ貫通
孔２５は、ボンディングパッド２４およびリードパター
ン５０におけるリードの間に、電気的なコンタクトを提
供する。
第７図は、２つのＰＣ基板を含む積層物におけるバイア
またはメッキ貫通孔を例示し、電力電極６０は、上方Ｐ
Ｃ基板１２の上で、リードパターン４０は、上方ＰＣ基
板ｔ２および下方ＰＣ基板ｌ４の間に配置され（ＰＣ基
板１２の下側か、ＰＣ基板１４の上部表面上かどちらか
にリードパターン４０を形成して）、かつ、リードパタ
ーン５３１ ０は、ＰＣ基板１４の下表面にある。バイア２５′は、
上方のＰＣ基板１２を介して延在し、リードパターン４
０のリードと、コンタクトを作る。
またはメッキ貫通孔を例示し、電力電極６０は、上方Ｐ
Ｃ基板１２の上で、リードパターン４０は、上方ＰＣ基
板ｔ２および下方ＰＣ基板ｌ４の間に配置され（ＰＣ基
板１２の下側か、ＰＣ基板１４の上部表面上かどちらか
にリードパターン４０を形成して）、かつ、リードパタ
ーン５３１ ０は、ＰＣ基板１４の下表面にある。バイア２５′は、
上方のＰＣ基板１２を介して延在し、リードパターン４
０のリードと、コンタクトを作る。
第８図において、上方のＰＣ基板１２の上部表面上に電
力電極６０を有する、他の２層の積層物が示される。こ
の場合、リードパターン４０は、存在するが、示される
断面図において、見えない。
力電極６０を有する、他の２層の積層物が示される。こ
の場合、リードパターン４０は、存在するが、示される
断面図において、見えない。
バイアまたはメッキ貫通孔２６は、上方のＰＣ基板１２
および下方のＰＣ基板１４を介して延在し、他のボンデ
ィングパッド２４およびリードパターン５０のリードの
間にコンタクトを作るのが、示される。
および下方のＰＣ基板１４を介して延在し、他のボンデ
ィングパッド２４およびリードパターン５０のリードの
間にコンタクトを作るのが、示される。
第９図は、ＰＣ基板１２の上部表面上に電力電極６０を
かつＰＣ基板１６の底部表面上に接地電極７０を有する
、３層の積層物を示す。リードパターン４０（この断面
図において見えない）がＰＣ基板１２およびＰＣ基板１
４の間に配置され、一方、リードパターン５０（また、
この特定の断面図において、見えない）は、ＰＣ基板１
４およびＰＣ基板１６の間に配置されてもよい。バイア
、３２ またはメッキ貫通孔２７は、ボンディングパッド２４か
ら、下へ、３層または基板の全てを介して延在し、接地
電極７０と電気的なコンタクトを作る。
かつＰＣ基板１６の底部表面上に接地電極７０を有する
、３層の積層物を示す。リードパターン４０（この断面
図において見えない）がＰＣ基板１２およびＰＣ基板１
４の間に配置され、一方、リードパターン５０（また、
この特定の断面図において、見えない）は、ＰＣ基板１
４およびＰＣ基板１６の間に配置されてもよい。バイア
、３２ またはメッキ貫通孔２７は、ボンディングパッド２４か
ら、下へ、３層または基板の全てを介して延在し、接地
電極７０と電気的なコンタクトを作る。
第１０図は、この発明の代わりのまたは補足の実施例を
例示し、そこにおいて、それぞれのリードパターンにお
けるリードの一様でない長さにより作り出される電気的
な不均衡は、リード経路の延長部として電気的に作用す
る容量性負荷回路網を形成する小さい側部リード経路を
設けることにより、補償される。そのような延長部は、
リードパターン４０かまたは５０かまたは好ましくはリ
ードパターンの双方に使用されるであろう。
例示し、そこにおいて、それぞれのリードパターンにお
けるリードの一様でない長さにより作り出される電気的
な不均衡は、リード経路の延長部として電気的に作用す
る容量性負荷回路網を形成する小さい側部リード経路を
設けることにより、補償される。そのような延長部は、
リードパターン４０かまたは５０かまたは好ましくはリ
ードパターンの双方に使用されるであろう。
したがって、第４図および第５図において示されるリー
ド５０ｆに対応するリード５０ｆは、図示における最も
長いリードで、かつ、したがって、いかなるリード経路
延長体を有するものとしても示されていない。リード５
０ｇ′、次のより短いリードには、この実施例において
、経路を、り−ド５０ｆのより長い経路とつりあわせる
ために、３３ 有効な電気的な長さまたは経路延在する側部部分５２ａ
および５２ｂを含む、１個のリード経路延長体が設けら
れる。同様の態様において、リード５０ｈ′には、経路
延長体５２ａおよび５２ｂと同様に、延長体、５４ａお
よび５４ｂが設けられ、一方リード５０１′には、３つ
のリード経路延長体５２ａおよび５２ｂ，５４ａおよび
５４ｂ１ならびに５６ａおよび５６ｂが設けられる。図
示における最短リード、リード５０ｊ′は、リード延長
部、５２ａおよび５２ｂ，５４ａおよび５４ｂ１５６ａ
および５ ６ ｂ， ５ ８ ａおよび５８ｂが設けら
れる。
ド５０ｆに対応するリード５０ｆは、図示における最も
長いリードで、かつ、したがって、いかなるリード経路
延長体を有するものとしても示されていない。リード５
０ｇ′、次のより短いリードには、この実施例において
、経路を、り−ド５０ｆのより長い経路とつりあわせる
ために、３３ 有効な電気的な長さまたは経路延在する側部部分５２ａ
および５２ｂを含む、１個のリード経路延長体が設けら
れる。同様の態様において、リード５０ｈ′には、経路
延長体５２ａおよび５２ｂと同様に、延長体、５４ａお
よび５４ｂが設けられ、一方リード５０１′には、３つ
のリード経路延長体５２ａおよび５２ｂ，５４ａおよび
５４ｂ１ならびに５６ａおよび５６ｂが設けられる。図
示における最短リード、リード５０ｊ′は、リード延長
部、５２ａおよび５２ｂ，５４ａおよび５４ｂ１５６ａ
および５ ６ ｂ， ５ ８ ａおよび５８ｂが設けら
れる。
第１１図および第１２図に移って、なお別の実施例が示
され、そこにおいて、誘電体８６により分離される第１
の電極８２および第２の電極８４を含む、減結合するキ
ャパシタ８０は、ＰＣ基板積層物１９に、直接に装着さ
れてもよく、キャパシタ電極８４は、第１図における接
地電極７２、または第１２図における接地電極７４との
交信状態である。キャパシタ８０の他の電極８２は、Ｐ
３４ Ｃ積層物１９を介して通過する、バイアまたはメッキ貫
通孔を介して、第１１図における電力ライン６２、また
は第１２図における電力ライン６４と通じる。中間の層
およびその上のリードパターンは、明瞭さおよび簡単さ
のために、第１１図および第１２図において、示されて
いない。
され、そこにおいて、誘電体８６により分離される第１
の電極８２および第２の電極８４を含む、減結合するキ
ャパシタ８０は、ＰＣ基板積層物１９に、直接に装着さ
れてもよく、キャパシタ電極８４は、第１図における接
地電極７２、または第１２図における接地電極７４との
交信状態である。キャパシタ８０の他の電極８２は、Ｐ
３４ Ｃ積層物１９を介して通過する、バイアまたはメッキ貫
通孔を介して、第１１図における電力ライン６２、また
は第１２図における電力ライン６４と通じる。中間の層
およびその上のリードパターンは、明瞭さおよび簡単さ
のために、第１１図および第１２図において、示されて
いない。
第１１図および第１２図の間の基本的な差異は、ダイを
、第１１図に示されるように、ＰＣ積層物１９の上部表
面上に装着するか、または、第１２図に示されるように
、底部表面上に装着するか、である。どちらの場合にも
、便宜上、キャパシタ８０は、ダイ３０の装着から反対
の表面上に、装着される。どちらの場合にも、ブラケッ
トまたはジグ１００を保持することにより示されるよう
に、この発明に従って、ＰＣ基板積層物の使用は、全体
構造を、たとえばエボキシまたはポリイミド材料のよう
なプラスチック材料においてカプセル化するより前に、
そこへキャパシタ８０を装着することを、許容する。
、第１１図に示されるように、ＰＣ積層物１９の上部表
面上に装着するか、または、第１２図に示されるように
、底部表面上に装着するか、である。どちらの場合にも
、便宜上、キャパシタ８０は、ダイ３０の装着から反対
の表面上に、装着される。どちらの場合にも、ブラケッ
トまたはジグ１００を保持することにより示されるよう
に、この発明に従って、ＰＣ基板積層物の使用は、全体
構造を、たとえばエボキシまたはポリイミド材料のよう
なプラスチック材料においてカプセル化するより前に、
そこへキャパシタ８０を装着することを、許容する。
したがって、そのようなＰＣ基板積層物の使用３５
は、カプセル化より前に前もってキャパシタを装着する
場所がない、プラスチックでカプセル化された集積回路
構造における、減結合するキャパシタの使用を、許容す
る。しかしながら、この発明の述べられた集積回路リー
ドアセンブリのいずれもが、プラスチックかセラミック
かど゛ちらかのパッケージにより使用されても良いこと
は、注目されるべきである。
場所がない、プラスチックでカプセル化された集積回路
構造における、減結合するキャパシタの使用を、許容す
る。しかしながら、この発明の述べられた集積回路リー
ドアセンブリのいずれもが、プラスチックかセラミック
かど゛ちらかのパッケージにより使用されても良いこと
は、注目されるべきである。
こうして、この発明のリードアセンブリ構造は、それぞ
れのリードパターンにおけるリードの、直角交差を有す
る２つのリードパターンのそのような使用により可能に
される、付加のリード間隔によるだけでなく、ＰＣ基板
の両側部上の隣接したボンディングパッドからのリード
の配置により、かつ互いに直角をなす、そのような隣接
したリードの交差により、隣接したリードの間の漏話ま
たは結合は最小にされるかまたは解消される、リード配
置を提供する。さらに、各トレースにおけるただ１個の
ベンドだけの使用は、いくつかのトレースにおいて、間
隔を維持するためにときどき生３６ ずる多数の従来のベンドに比べて、不連続性および信号
反射を、最小にする。
れのリードパターンにおけるリードの、直角交差を有す
る２つのリードパターンのそのような使用により可能に
される、付加のリード間隔によるだけでなく、ＰＣ基板
の両側部上の隣接したボンディングパッドからのリード
の配置により、かつ互いに直角をなす、そのような隣接
したリードの交差により、隣接したリードの間の漏話ま
たは結合は最小にされるかまたは解消される、リード配
置を提供する。さらに、各トレースにおけるただ１個の
ベンドだけの使用は、いくつかのトレースにおいて、間
隔を維持するためにときどき生３６ ずる多数の従来のベンドに比べて、不連続性および信号
反射を、最小にする。
第１図は、ＰＣ基板の両表面上に配置されるリードが見
えるように透明なＰＣ基板により、上部から見られる通
りの、この発明のリードアセンブリ構造を一般的に示す
、上面図である。 第２図は、複数個のＰＣ基板を含み、電力電極は積層物
の上部表面上にあり、第■のリードパターンの部分は積
層物の第２の表面に隣接し、第２のリードパターンの部
分は積層物の第３の表面に隣接し、かつ接地電極は積層
物の底部表面上にある、積層物として示される、リード
アセンブリ構造の、破断の側断面図である。 第３図は、中央のダイを装着する区域およびダイを装着
する区域を囲むボンディングパッドの長四角形のアレイ
と同様に、電力電極が上部表面上にあり、第１のリード
パターンが第２のＰＣ基板の上部表面上に形或され、第
２のリードパターンが第３のＰＣ基板の上部表面上に形
成され、示さ３７ れる接地電極は、（ただ図示の目的だけのために）第４
のＰＣ基板の上部表面上に形成され、接地電極は、第４
のＰＣ基板の使用の必要を解消するために、通常は第３
のＰＣ基板の底部表面上に形成されることは理解される
、４層の積層物として、この発明のリードアセンブリ構
造を示す、展開図である。 第４図は、ＰＣ基板の上部表面に隣接して装着される第
１のリードパターンを有し、第２のリードパターンはＰ
Ｃ基板の下方に位置され、かつそれぞれのリードパター
ンにおけるリードの間の関係を示すために、点線におい
て輪郭を描かれる、構造の一方の側部を示す、リードア
センブリ構造の表面の一部分の、破断の上面図である。 第５図は、ＰＣ基板の上部表面に隣接して装着される第
１のリードパターンを有し、第２のリードパターンは、
ＰＣ基板の下方に位置され、それぞれのリードパターン
におけるリードの間の関係、および特定的には、どのよ
うな具合に、１つのパターン上のリードは、第２のパタ
ーンにおけるり３８ 一ドがその上で終端となる端縁に隣接した、構造の両端
部端縁上で終端となるかを示すために、点線において輪
郭を描かれる、構造の２つの側部の部分を示す、リード
アセンブリ構造の表面の部分の、別の破断の上面図であ
る。 第６図は、ボンディングパッドおよびＰＣ基板の反対の
表面に隣接して配置されて示される第２のリードパター
ンからのリードの間に、電気的な接続を与えるために、
ＰＣ基板を介して延在するるバイアを有するボンディン
グパッドと同様に、ＰＣ基板の上部表面上の第１のリー
ドパターンのリードを示す、破断の側断面図である。 第７図はボンディングパッドおよび第２のＰＣ基板の上
部表面に隣接して配置されて示される第１のリードパタ
ーンからのリードの間に、電気的接続を与えるために、
第１のＰＣ基板を介して延在するバイアを有する、ボン
ディングパッドと同様に、第１のＰＣ基板の上部表面上
にＶｃｃ電極がある、２つのＰＣ基板の積層物を示し、
また、第２のＰＣ基板の底部表面に隣接した、第２のり
３９ 一ドパターンのリードの部分も示す、破断の側断面図で
ある。 第８図は、ボンディングパッドおよび第２のＰＣ基板の
底部表面に隣接して配置されて示される第２のリードパ
ターンからのリードの間に電気的な接続を与えるために
、ＰＣ基板を介して延在する、バイアに電気的に接続さ
れる、別のボンディングパッドを示すために、異なった
点においてとられた、第７図の積層物の、破断の側断面
図である。 第９図は、電力電極はＰＣ基板の最上部の上部表面上に
あり、第１のリードパターンからのリードは、第２のＰ
Ｃ基板の上部表面に隣接して配置され、第２のリードパ
ターンのリードの１部分は、第３のＰＣ基板の上部表面
に隣接して配置され、かつボンディングパッドもまた、
上部ＰＣ基板の上部表面上に配置され、かつ、ボンディ
ングパッドおよび第３のＰＣ基板の底部表面上の電力電
極の間に電気的接続を与えるために全てのＰＣ基板を介
して伸びる、バイアまたはメッキ貫通孔に電４０ 気的に接続される、３つのＰＣ基板の積層物を示す、破
断の側断面図である。 第１０図は、１つのリードパターンの幾つもの隣接した
リードが、リードの間のリードの長さにおける差異を電
気的に補償するための、構造上の修正により示される、
この発明の代わりの実施例の、破断の上面図である。 第１１図は、ダイかリードアセンブリ構造の上部表面上
に装着され、かつ減結合するキャパシタ手段がリードア
センブリ構造の反対の表面に装着され、電力および接地
電極の間に電気的に接続されて、電力供給電圧過渡現象
を減じる、リードアセンブリ構造が示される、この発明
の他の実施例の、側断面図である。 第１２図は、ダイおよび減結合するキャパシタ手段が、
第１１図に示される装着からリードアセンブリ構造の両
側部上に装着される、この発明の他の実施例の側部の第
２の図である。 図において、１０、ｌ２、１４、１６、１８はＰＣ基板
、１９はＰＣ基板積層物、２４はボンデ４１ ィングパッド、２５、２５′、２６はバイア、３０はグ
イ、３８はリード、４０は第１のリードパターン、４０
ａないし４０ｒはリード、５０は第２のリードパターン
、５０ａないし５０ｐはリード、６０は電力電極、６２
および６４は電力ライン、７０、７２、７４は接地電極
、８０はキャパシタ、８２は第１の電極、８４は第２の
電極、１００はジグである。
えるように透明なＰＣ基板により、上部から見られる通
りの、この発明のリードアセンブリ構造を一般的に示す
、上面図である。 第２図は、複数個のＰＣ基板を含み、電力電極は積層物
の上部表面上にあり、第■のリードパターンの部分は積
層物の第２の表面に隣接し、第２のリードパターンの部
分は積層物の第３の表面に隣接し、かつ接地電極は積層
物の底部表面上にある、積層物として示される、リード
アセンブリ構造の、破断の側断面図である。 第３図は、中央のダイを装着する区域およびダイを装着
する区域を囲むボンディングパッドの長四角形のアレイ
と同様に、電力電極が上部表面上にあり、第１のリード
パターンが第２のＰＣ基板の上部表面上に形或され、第
２のリードパターンが第３のＰＣ基板の上部表面上に形
成され、示さ３７ れる接地電極は、（ただ図示の目的だけのために）第４
のＰＣ基板の上部表面上に形成され、接地電極は、第４
のＰＣ基板の使用の必要を解消するために、通常は第３
のＰＣ基板の底部表面上に形成されることは理解される
、４層の積層物として、この発明のリードアセンブリ構
造を示す、展開図である。 第４図は、ＰＣ基板の上部表面に隣接して装着される第
１のリードパターンを有し、第２のリードパターンはＰ
Ｃ基板の下方に位置され、かつそれぞれのリードパター
ンにおけるリードの間の関係を示すために、点線におい
て輪郭を描かれる、構造の一方の側部を示す、リードア
センブリ構造の表面の一部分の、破断の上面図である。 第５図は、ＰＣ基板の上部表面に隣接して装着される第
１のリードパターンを有し、第２のリードパターンは、
ＰＣ基板の下方に位置され、それぞれのリードパターン
におけるリードの間の関係、および特定的には、どのよ
うな具合に、１つのパターン上のリードは、第２のパタ
ーンにおけるり３８ 一ドがその上で終端となる端縁に隣接した、構造の両端
部端縁上で終端となるかを示すために、点線において輪
郭を描かれる、構造の２つの側部の部分を示す、リード
アセンブリ構造の表面の部分の、別の破断の上面図であ
る。 第６図は、ボンディングパッドおよびＰＣ基板の反対の
表面に隣接して配置されて示される第２のリードパター
ンからのリードの間に、電気的な接続を与えるために、
ＰＣ基板を介して延在するるバイアを有するボンディン
グパッドと同様に、ＰＣ基板の上部表面上の第１のリー
ドパターンのリードを示す、破断の側断面図である。 第７図はボンディングパッドおよび第２のＰＣ基板の上
部表面に隣接して配置されて示される第１のリードパタ
ーンからのリードの間に、電気的接続を与えるために、
第１のＰＣ基板を介して延在するバイアを有する、ボン
ディングパッドと同様に、第１のＰＣ基板の上部表面上
にＶｃｃ電極がある、２つのＰＣ基板の積層物を示し、
また、第２のＰＣ基板の底部表面に隣接した、第２のり
３９ 一ドパターンのリードの部分も示す、破断の側断面図で
ある。 第８図は、ボンディングパッドおよび第２のＰＣ基板の
底部表面に隣接して配置されて示される第２のリードパ
ターンからのリードの間に電気的な接続を与えるために
、ＰＣ基板を介して延在する、バイアに電気的に接続さ
れる、別のボンディングパッドを示すために、異なった
点においてとられた、第７図の積層物の、破断の側断面
図である。 第９図は、電力電極はＰＣ基板の最上部の上部表面上に
あり、第１のリードパターンからのリードは、第２のＰ
Ｃ基板の上部表面に隣接して配置され、第２のリードパ
ターンのリードの１部分は、第３のＰＣ基板の上部表面
に隣接して配置され、かつボンディングパッドもまた、
上部ＰＣ基板の上部表面上に配置され、かつ、ボンディ
ングパッドおよび第３のＰＣ基板の底部表面上の電力電
極の間に電気的接続を与えるために全てのＰＣ基板を介
して伸びる、バイアまたはメッキ貫通孔に電４０ 気的に接続される、３つのＰＣ基板の積層物を示す、破
断の側断面図である。 第１０図は、１つのリードパターンの幾つもの隣接した
リードが、リードの間のリードの長さにおける差異を電
気的に補償するための、構造上の修正により示される、
この発明の代わりの実施例の、破断の上面図である。 第１１図は、ダイかリードアセンブリ構造の上部表面上
に装着され、かつ減結合するキャパシタ手段がリードア
センブリ構造の反対の表面に装着され、電力および接地
電極の間に電気的に接続されて、電力供給電圧過渡現象
を減じる、リードアセンブリ構造が示される、この発明
の他の実施例の、側断面図である。 第１２図は、ダイおよび減結合するキャパシタ手段が、
第１１図に示される装着からリードアセンブリ構造の両
側部上に装着される、この発明の他の実施例の側部の第
２の図である。 図において、１０、ｌ２、１４、１６、１８はＰＣ基板
、１９はＰＣ基板積層物、２４はボンデ４１ ィングパッド、２５、２５′、２６はバイア、３０はグ
イ、３８はリード、４０は第１のリードパターン、４０
ａないし４０ｒはリード、５０は第２のリードパターン
、５０ａないし５０ｐはリード、６０は電力電極、６２
および６４は電力ライン、７０、７２、７４は接地電極
、８０はキャパシタ、８２は第１の電極、８４は第２の
電極、１００はジグである。
Claims (19)
- （１）少なくとも１つの一般的に長四角形のＰＣ基板を
含み、基板の一方の表面に隣接した第１のリードパター
ンおよびＰＣ基板の反対の表面に隣接した第２のリード
パターンを有し、基板の前記一方の表面に隣接して位置
決めされる前記第１のリードパターンにおける、リード
の少なくとも１部分は、ＰＣ基板の前記反対の表面に隣
接して位置決めされる、前記第２のリードパターンにお
ける、対応するリードに、交差して走り、リードの間の
漏話および結合を減じる、集積回路リードアセンブリ構
造。 - （２）前記ＰＣ基板には、さらに、前記基板の前記一方
の表面上に、中央のダイを装着する部分の周囲に装着さ
れる、間隔をあけられるボンディングパッドが設けられ
、一般的に交互のボンディングパッドは、バイアまたは
メッキ貫通孔を介して、前記ＰＣ基板の前記反対の表面
に一般的に隣接して位置決めされる前記第２のリードパ
ターンのそれぞれのリードと電気的に通じ、大部分の残
余のボンディングパッドがＰＣ基板の前記一方の表面に
隣接して配置される前記第１のリードパターンのリード
と電気的に通じ、隣接したボンディングパッドは、前記
ＰＣ基板の両表面上のリードと通じる、請求項１に記載
の、集積回路リードアセンブリ構造。 - （３）前記ＰＣ基板の前記一方の表面上の前記第１のリ
ードパターンは、前記長四角形のボンディングパッドア
レイの２つの両側部から前記長四角形のＰＣ基板の２つ
の両側部の外部の端縁へ平行に延在する、一般的にまっ
すぐなリードを含み、前記長四角形のボンディングパッ
ドアレイの他の２つの側部からのリードは、前記ボンデ
ィングパッドから平行に延在し、次いで、階段態様で直
角をなして旋回し、互いに平行に、かつ前記ボンディン
グパッドアレイの第１の２つの両側部から延在する前記
リードに平行に延在し、そのため前記ＰＣ基板の前記一
方の表面上の前記第１のリードパターンにおける全ての
リードは、前記ＰＣ基板の２つの両端部端縁上で終端と
なり、前記第２のリードパターンは前記ＰＣ基板の前記
反対の表面に隣接して同様に配置され、そのため前記２
つのリードパターンは、互いから９０度回転され、その
ため前記ＰＣ基板の前記一方の表面に隣接して配置され
る前記第１のリードパターンのリードの全ては、前記Ｐ
Ｃ基板の前記反対の表面に隣接して配置される前記第２
のリードパターンのリードが終端となる、前記ＰＣ基板
の２つの両外部の端縁に隣接した、前記ＰＣ基板の２つ
の両外部の端縁上で終端となり、そのため前記第２のパ
ターンにおけるリードは、それらの長さの少なくとも一
部分に沿って、隣接したボンディングパッドに電気的に
接続される前記第１のパターンにおける前記リードに対
して９０度に配置される、請求項２に記載の、集積回路
リードアセンブリ構造。 - （４）一様でないリードの長さを電気的に補償するため
に、前記リードの少なくとも一部分の上にもまた、手段
が設けられる、請求項３に記載の、集積回路リードアセ
ンブリ構造。 - （５）一様でないリードの長さを電気的に補償するため
の前記の手段はさらに信号伝搬の遅延を等化するための
、容量性負荷回路網を与えるための手段を含む、請求項
４に記載の、集積回路リードアセンブリ構造。 - （６）信号伝搬の遅延を等化するための容量性負荷回路
網を与えるための手段を含む、一様でないリードの長さ
を電気的に補償するための前記手段は、さらに、前記リ
ードのために実質的に等しい電気的な長さを与えるため
に、前記リードのそれぞれの電気的経路を効果的に延在
させるための手段を含む、請求項５に記載の集積回路リ
ードアセンブリ構造。 - （７）一様でないリードの長さを電気的に補償するため
の前記手段は、前記リードの上の、１つまたはより多く
の側部経路をさらに含む、請求項６に記載の、集積回路
リードアセンブリ構造。 - （８）前記構造はさらに、平行な平面において存在する
表面を有する、２つかまたはより多くのＰＣ基板の積層
物を含み、前記構造は、前記積層物の分離した表面に隣
接してそれぞれに位置決めされる、１つまたはより多く
の電力および接地電極を含み、前記第１のリードパター
ンは、前記積層物におけるＰＣ基板の１つの表面に一般
的に隣接して位置決めされ、前記第２のリードパターン
は、ＰＣ基板の１つの、なお別の表面に一般的に隣接し
て位置決めされ、前記第１のリードパターンにおけるリ
ードの部分は、前記第２のリードパターンにおける対応
するリードと交差して走り、前記間隔をあけられたボン
ディングパッドは、長四角形のアレイにおいて、前記積
層物の外部の表面に隣接した中央のダイを装着する部分
の周囲に、中央に装着され、一般的に交互のボンディン
グパッドは、外側の表面から前記第１および第２のリー
ドパターンのそれぞれのリードが存在する積層物におけ
るそれぞれの表面に通じるバイアまたはメッキ貫通孔を
介して、前記第１および第２のリードパターンのリード
にそれぞれに電気的に接続され、一つまたはより多くの
ボンディングパッドは、前記電力電極および／または前
記接地電極に、電気的に接続される、請求項３に記載の
、集積回路リードアセンブリ構造。 - （９）集積回路ダイは、その上にボンディングパッドの
前記長四角形のアレイを有する前記積層物の前記外側表
面上に中央に装着され、前記ダイの上のボンディングパ
ッドは、前記積層物の前記外部の表面上のボンディング
パッドの前記アレイにそれぞれに電気的に接続される、
請求項８に記載の、集積回路リードアセンブリ構造。 - （１０）１つまたはより多くの前記ボンディングパッド
は、１つまたはより多くのバイアを介して前記接地電極
および／または前記電力電極に電気的に接続され、減結
合するキャパシタ手段は、前記積層物の１つの外部表面
に装着され、前記電力および接地電極の間に電気的に接
続されて、電力供給電圧過渡現象を減じる、請求項８に
記載の、集積回路リードアセンブリ構造。 - （１１）第３図において一般的に示される、集積回路リ
ードアセンブリ構造。 - （１２） ａ、平行な平面において存在する表面を有する、複数個
の長四角形のＰＣ基板の積層物と、 ｂ、前記積層物を含む前記ＰＣ基板の分離した表面に隣
接してそれぞれに位置決めされる、１つまたはより多く
の電力および接地電極と、 ｃ、前記積層物を含む前記ＰＣ基板の１つの別の表面に
一般的に隣接して位置決めされる、第１のリードパター
ンと、 ｄ、前記積層物のなお別の表面に一般的に隣接して位置
決めされ、前記第１のリードパターンにおけるリードの
部分が前記第２のリードパターンにおける対応するリー
ドに交差して走り、前記第１および第２のリードパター
ンの前記リードの間の漏話および結合を減じる、第２の
リードパターンと、 ｅ、長四角形のアレイにおいて、前記積層物の外側の表
面に隣接した、中央のダイを装着する部分の周囲に、中
央に装着される、間隔をあけられる、ボンディングパッ
ドと、 ｆ、一般的に交互のボンディングパッドを、前記第１お
よび第２のリードパターンのリードに、それぞれに電気
的に接続するために、前記ボンディングパッドの少なく
ともいくつかから１つまたはより多くのＰＣ基板を介し
て延在するバイアまたはメッキ貫通孔を含む、電気的交
信手段と、ｇ、１つまたはより多くの前記ボンディング
パッドを、前記電力電極および／または前記接地電極と
電気的に接続するための手段とを含む、集積回路リード
アセンブリ構造。 - （１３）一様でないリードの長さを電気的に補償するた
めに、前記リードの少なくとも１部分にもまた、手段が
設けられる、請求項１２に記載の、集積回路リードアセ
ンブリ構造。 - （１４）一様でないリードの長さを電気的に補償するた
めの前記手段は、さらに信号伝搬の遅延を等化させるた
めの容量性負荷回路網を与えるための手段を含む、請求
項１３に記載の、集積回路リードアセンブリ構造。 - （１５）信号伝搬の遅延を等化させるための容量性負荷
回路網を与えるための手段を含む、一様でないリードの
長さを電気的に補償するための前記手段は、さらに前記
リードのために実質的に等しい電気的な長さを与えるた
めに、前記リードのそれぞれの電気的な経路を効果的に
延在させるための手段を含む、請求項１４に記載の、集
積回路リードアセンブリ構造。 - （１６）一様でないリードの長さを電気的に補償するた
めの前記手段は、さらに前記リードの上の１つまたはよ
り多くの側部経路を含む、請求項１５に記載の、集積回
路リードアセンブリ構造。 - （１７）減結合するキャパシタ手段は前記積層物の１つ
の外部の表面に装着され、前記電力および接地電極の間
に、電気的に接続されて、電力供給電圧過渡現象を減じ
る、請求項１２に記載の、集積回路リードアセンブリ構
造。 - （１８）前記ＰＣ基板の前記別の表面上の前記第１のリ
ードパターンは、前記長四角形のボンディングパッドア
レイの２つの両側部から前記長四角形のＰＣ基板の２つ
の両側部の外部の端縁へ平行に延在する、一般的にまっ
すぐなリードを含み、前記長四角形のボンディングパッ
ドアレイの他の２つの側部からのリードは、前記ボンデ
ィングパッドから平行に延在し、次いで、階段態様で直
角をなして旋回し、互いに平行に、かつ前記ボンディン
グパッドアレイの第１の２つの両側部から延在する前記
リードに並行に、延在し、そのため前記ＰＣ基板の前記
別の表面上の前記第１のリードパターンにおけるリード
の全ては、前記ＰＣ基板の２つの両端部端縁上で終端と
なり、前記第２のリードパターンは前記ＰＣ基板の前記
なお別の表面に隣接して同様に配置され、前記２つのリ
ードパターンは互いから９０度回転され、前記ＰＣ基板
の前記別の表面に隣接して配置される、前記第１のリー
ドパターンのリードの全ては、そのため前記ＰＣ基板の
前記なお別の表面に隣接して配置される前記第２のリー
ドパターンのリードがそこにおいて終端となる、前記Ｐ
Ｃ基板の２つの両外部の端縁に隣接した、前記ＰＣ基板
の２つの両外部の端縁上で終端となり、前記第２のパタ
ーンにおけるリードは、少なくともそれらの長さの一部
分に沿って、隣接したボンディングパッドに電気的に接
続された前記第１のパターンにおける前記リードに対し
て９０度に配置される、請求項１２に記載の、集積回路
リードアセンブリ構造。 - （１９） ａ、平行な平面において存在する表面を有する、複数個
の長四角形のＰＣ基板の積層物と、 ｂ、長四角形のアレイにおいて、中央のダイを装着する
部分の周囲に、前記積層物の外部の表面に隣接して、中
央に装着される、間隔をあけられるボンディングパッド
と、 ｃ、前記積層物を含むＰＣ基板の、第１および第２の表
面にそれぞれに隣接して位置される、１つまたはより多
くの電力および接地電極と、ｄ、前記積層物を含む前記
ＰＣ基板の第３の表面に一般的に隣接して位置決めされ
る第１のリードパターンとを含み、前記積層物の前記第
３の表面に隣接した前記第１のリードパターンは、前記
長四角形のボンディングパッドアレイの２つの両側部か
ら前記長四角形のＰＣ基板の２つの両側部の外部の端縁
へ平行に延在する、一般的にまっすぐなリードを含み、
前記長四角形のボンディングパッドアレイの他の２つの
側部からのリードは、前記ボンディングパッドから平行
に延在し、次いで、階段態様で直角をなして旋回し、互
いに平行に、かつ、前記長四角形の前記ボンディングパ
ッドアレイの第１の２つの両側部から延在する前記リー
ドに平行に延在し、そのため前記積層物の前記第３の表
面上の前記第１のリードパターンにおけるリードの全て
は、前記積層物の２つの両端部端縁上で終端となり、さ
らに、 ｅ、前記積層物を含む前記ＰＣ基板の第４の表面に一般
的に隣接して位置決めされる、第２のリードパターンを
含み、前記第２のリードパターンは、前記第１のリード
パターンから９０度回転され、前記第３の表面に隣接し
て配置される前記第１のリードパターンのリードの全て
は、前記ＰＣ基板の前記第４の表面に隣接して配置され
る前記第２のリードパターンのリードが、そこにおいて
終端となる、前記積層物の２つの両外部の端縁に隣接し
た、前記積層物の２つの両外部端縁上で終端となり、そ
のため前記第２のパターンにおけるリードは、少なくと
もそれらの長さの部分に沿って、前記アレイにおける隣
接したボンディングパッドに電気的に接続された、前記
第１のパターンにおける前記リードに、９０度に配置さ
れ、前記第１のおよび第２のリードパターンの前記リー
ドの間の漏話および結合を減じ、さらに、 ｆ、一般的に交互のボンディングパッドを、前記第１お
よび第２のリードパターンに、それぞれに電気的に接続
するための、少なくとも前記ボンディングパッドのいく
つかから、前記積層物を含む前記ＰＣ基板の１つまたは
より多くを介して延在する、バイアまたはメッキ貫通孔
を含む、電気的交信手段と、 ｇ、前記ボンディングパッドの１つまたはより多くを、
前記電力電極および／または、前記接地電極と電気的に
接続するための手段とを含む、集積回路リードアセンブ
リ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35464789A | 1989-05-22 | 1989-05-22 | |
| US354,647 | 1989-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327564A true JPH0327564A (ja) | 1991-02-05 |
| JP2889954B2 JP2889954B2 (ja) | 1999-05-10 |
Family
ID=23394320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132412A Expired - Lifetime JP2889954B2 (ja) | 1989-05-22 | 1990-05-21 | 集積回路リードアセンブリ構造 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0399661B1 (ja) |
| JP (1) | JP2889954B2 (ja) |
| AT (1) | ATE171307T1 (ja) |
| DE (1) | DE69032654T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016174A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 多層配線基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2940593A1 (de) * | 1979-10-06 | 1981-04-16 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mehrlagen-modul mit konstantem wellenwiderstand |
| US4535388A (en) * | 1984-06-29 | 1985-08-13 | International Business Machines Corporation | High density wired module |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| CA1305255C (en) * | 1986-08-25 | 1992-07-14 | Joseph Lebowitz | Marching interconnecting lines in semiconductor integrated circuits |
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
| GB2207558B (en) * | 1987-07-11 | 1991-10-30 | Abdul Hamed | Printed circuit boards |
| JPS6442158A (en) * | 1987-08-10 | 1989-02-14 | Nec Corp | Hybrid integrated circuit device |
-
1990
- 1990-04-25 AT AT90304415T patent/ATE171307T1/de not_active IP Right Cessation
- 1990-04-25 DE DE69032654T patent/DE69032654T2/de not_active Expired - Lifetime
- 1990-04-25 EP EP90304415A patent/EP0399661B1/en not_active Expired - Lifetime
- 1990-05-21 JP JP2132412A patent/JP2889954B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016174A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69032654D1 (de) | 1998-10-22 |
| ATE171307T1 (de) | 1998-10-15 |
| EP0399661A3 (en) | 1992-01-08 |
| DE69032654T2 (de) | 1999-04-15 |
| EP0399661A2 (en) | 1990-11-28 |
| EP0399661B1 (en) | 1998-09-16 |
| JP2889954B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| KR970003913B1 (ko) | 반도체 기억 장치의 실장 방법 | |
| US5093708A (en) | Multilayer integrated circuit module | |
| US20060118924A1 (en) | Lead frame assemblies and decoupling capacitors | |
| US20020060366A1 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| KR20050085561A (ko) | 집적 회로 조립체 | |
| GB2324411A (en) | Lead frame structure and semiconductor package | |
| KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
| US5063432A (en) | Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern | |
| JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
| JPH0327564A (ja) | 集積回路リードアセンブリ構造 | |
| EP0352805B1 (en) | Distributed constant type delay line device and a manufacturing method thereof | |
| JP2882396B2 (ja) | 半導体装置 | |
| JPS6329566A (ja) | 半導体装置 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JP3113669B2 (ja) | 液晶表示装置 | |
| JP3337368B2 (ja) | 中継基板 | |
| JPS6045045A (ja) | 多層セラミックパッケ−ジ | |
| JP2687166B2 (ja) | 電子部品用パッケージ | |
| JPH0732214B2 (ja) | Ｉｃパツケ−ジ | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JPH03120748A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |