JPH03274756A - 固体撮像素子およびその製造方法 - Google Patents

固体撮像素子およびその製造方法

Info

Publication number
JPH03274756A
JPH03274756A JP2074545A JP7454590A JPH03274756A JP H03274756 A JPH03274756 A JP H03274756A JP 2074545 A JP2074545 A JP 2074545A JP 7454590 A JP7454590 A JP 7454590A JP H03274756 A JPH03274756 A JP H03274756A
Authority
JP
Japan
Prior art keywords
plating
solid
plated
lead frame
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2074545A
Other languages
English (en)
Other versions
JP2580059B2 (ja
Inventor
Kazushi Nagai
長井 一志
Akihiko Suzuki
明彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2074545A priority Critical patent/JP2580059B2/ja
Publication of JPH03274756A publication Critical patent/JPH03274756A/ja
Application granted granted Critical
Publication of JP2580059B2 publication Critical patent/JP2580059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Light Receiving Elements (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、サーデイツプ(セラミック・デュアル・イ
ンライン・パッケージ)をパッケージとする固体撮像素
子に関する。
〈従来の技術〉 従来、固体撮像素子のサーデイツプは第6図に示すよう
な構造となっている。このサーデイツプ120は、セラ
ミックからなるウィンドフレーム101とベース102
との間に、42アロイなどの金属からなるリードフレー
ム+03を低融点ガラス104によって接着している。
105はフレーム外周部を示している。固体撮像素子を
組み立てる場合、予め金属リードフレーム103の表面
(第6図中に斜線で示す領域)に外装メッキ+10を施
す。そして、第7図に示すように、ヘース102の上に
撮像用チップ106をマウントして、このチップ106
と内部リート103aとをAuまたはA(!からなるワ
イヤ107によって接続する。
さらに、カラスまたはプラスチックからなり透光性を有
するリット108を接着剤109によってウィンドフレ
ーム+01に貼り付ける。最後に、電気テストを行って
、良否判定を行う。
半導体素子の作製においては、リードフレーム上の外装
メッキは組立工程の最終段階(電気テスト直前)で行う
のが一般的である。けれども、固体撮像素子の作製にお
いては、組立工程の最終段階で外装メッキ110を施す
ようにすると、メッキ液がリッド10Bに付着して、そ
の結果、電気テストで歩留か低下することになる。そこ
で、従来より、上に述べたように組立工程の開始前に外
装メッキ110を施すようにしている。その際、伝統的
に無光沢もしくは半光沢の外装メッキ11Oを施してい
る。
〈発明が解決しようとする課題〉 ところて、無光沢もしくは半光沢の外装メッキ110は
表面の凹凸が数ミクロンと大きいものである。このため
、固体撮像素子の組み立て中に、外装メッキ110の表
面に組立装置の搬送部や治工具など(以下「治工具等」
という。)が接触したとき、数ミクロン径もしくはそれ
以上のメッキ材が簡単に剥離する。この結果、撮像用チ
ップ106上に剥離したメッキ材が付着して固体撮像素
子の歩留が低下するという問題がある。
そこで、この発明の目的は、組み立て中に外装メッキが
剥離するのを防止することによって歩留を向上できる固
体撮像素子を提供することにある。
く課題を解決するための手段〉 上記目的を達成するために、この発明の固体撮像素子は
、無光沢または半光沢のメッキを施した後、このメッキ
を加熱リフローしてメッキ表面を平坦化したリードフレ
ームを有することを特徴としている。
また、この発明の固体撮像素子は、光沢を有するメッキ
を施したリードフレームを有することを特徴としている
〈作用〉 リードフレームに無光沢または半光沢のメッキを施した
後、続いて組立工程の開始前にこのメ・ツキを加熱リフ
ローしてメッキ表面を平坦化した場合、組み立て中に上
記メッキ表面に治工具等が接触したとしても、従来に比
してメッキ材が剥離し難くなる。したがって、撮像用チ
ップ上に付着するメッキ材の量が著しく低域し、この結
果、固体撮像素子の歩留が向上する。なお、上記メッキ
を加熱リフローするタイミングは、組み立ての都合に合
わせて、組立工程中のダイホント前、ワイヤーボンド前
の時としても良い。
また、リードフレームに光沢を有するメッキを施した場
合、メッキ表面は平坦な状態となってL)る。このため
、上に述べた場合と同様に、従来に比してメッキ材が剥
離し難くなる。したかって、撮像用チップ上に付着する
メッキ材の量が著しく低減し、この結果、固体撮像素子
の歩留が向上する。
〈実施例〉 以下、この発明の固体撮像素子を実施例により詳細に説
明する。
第1図は一実施例の固体撮像素子のサーデイツプ20を
示している。このサーデイツプ20は、第6図に示した
従来のサーデイツプ120と同様に、セラミックからな
るウィンドフレームlとベース2との間に、42アロイ
などの金属からなるリードフレーム3を低融点ガラス4
によって接着して構成している。リードフレーム3に、
無光沢または半光沢の外装メッキlOを施した後、続い
て組立工程の開始前にこの外装メッキ10を加熱リフロ
ーして、外装メッキ10の表面を平坦化している。加熱
りフローは、窒素などの中性ガスまたは窒素と水素との
混合ガスなどの還元性ガスからなる雰囲気中で、一般に
知られている加熱用ベルト炉またはヒータプレートを用
いて行う。そして、このサーデイツプ20を用いて従来
通り固体撮像素子を組み立てる。このようにした場合、
固体撮像素子の組み立て中に上記外装メッキ10の表面
に治工具等が接触したとしても、従来に比してメッキ材
が剥離し難くなる。しにかって、撮像用チップ上に付着
するメッキ材の量を著しく減少させることができ、従来
に比して固体撮像素子の歩留を向上させることかできる
。なお、上記メッキを加熱リフローするタイミングは、
組み立ての都合に合わせて、組立工程中のダイホント前
、ワイヤーポンド前としても良い。
第2図は多連型サーデイツプ21を示している。
この多連型サーデイツプ21はフレーム外周部5によっ
て通常のサーデイツプ20.20.・・・が連なった構
造となっている。各サーデイツプ20のリードフレーム
3および上記フレーム外周部5にそれぞれ無光沢または
半光沢の外装メッキ11.12を施した後、続いて組立
工程の開始前にこの外装メッキ11および12を上に述
べたのと同様に加熱リフローして、外装メッキ11.+
2の表面をそれぞれ平坦化している。このようにした場
合、上に述べた場合と同様に、固体撮像素子の組み立て
中に撮像用チップ上に付着するメッキ材の量を著しく減
少させることができる。したがって、従来に比して固体
撮像素子の歩留を向上させることができる。
なお、第3図に示すように、治工具等と接触する機会か
多いフレーム外周部5の外装メッキ12だけを加熱リフ
ローして平坦化し、リードフレーム3の外装メッキ11
は無光沢または半光沢のままとしても良い。同図中、斜
線で示す領域は外装メッキ12が平坦化されたことを表
している。この場合、加熱リフローは、第4図に示すよ
うに、中央部30aが凹んだヒータプレート30を用い
て行う。ここでは、パッケージ表面を上に向けてヒータ
ープレートに載せているが、パッケージ表面を下向けに
してもよい。
また、第5図に示すように、各サーデイツプ2Oのリー
ドフレーム3およびフレーム外周部5にそれぞれ光沢を
有する外装メッキ13.14を施しても良い。この場合
、外装メッキ13.14の加勢リフローを行うことなく
、そのまま固体撮像素子の組み立てを行う。光沢を有す
る外装メッキ13.14の表面は当初から平坦な状態と
なっているから、加熱リフローを行わなくても、固体撮
像素子の組み立て中に撮像用チップ上に付着するメッキ
材の量を従来に比して著しく減少させることができる。
したがって、従来に比して固体撮像素子の歩留を向上さ
せることができる。
〈発明の効果〉 以上より明らかなように、この発明の固体撮像素子は、
リードフレームに無光沢または半光沢のメッキを施した
後、このメッキを加熱リフローしてメッキ表面を平坦化
しているので、組み立て中に上記メッキが剥離するのを
防止でき、したがって歩留を向上させることができる。
また、リードフレームに光沢を有するメッキを施してい
るので、組み立て中に上記メッキが剥離するのを防止す
ることができ、歩留を向上させることができる。
【図面の簡単な説明】
第1図乃至第3図はそれぞれこの発明の一実施例の固体
撮像素子のサーデイツプを示す図、第4図はフレーム外
周部だけを加熱リフローする状態を示す図、第5図はこ
の発明の別の実施例の固体撮像素子のサーデイツプを示
す図、第6図は従来の固体撮像素子のサーデイツプを示
す図、第7図は従来の固体撮像素子を示す断面図である
。 1・・ウィンドフレーム、2・・ヘース、3・・・’J
−F7レーム、  4・・・低融点ガラス、5・・フレ
ーム外周部、 10.11,12,13.14・・外装メッキ、20・
・サーデイツプ、 21・・・多連型サーデイツプ。 第4図 第5図

Claims (2)

    【特許請求の範囲】
  1. (1)無光沢または半光沢のメッキを施した後、このメ
    ッキを加熱リフローしてメッキ表面を平坦化したリード
    フレームを有することを特徴とする固体撮像素子。
  2. (2)光沢を有するメッキを施したリードフレームを有
    することを特徴とする固体撮像素子。
JP2074545A 1990-03-23 1990-03-23 固体撮像素子およびその製造方法 Expired - Fee Related JP2580059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2074545A JP2580059B2 (ja) 1990-03-23 1990-03-23 固体撮像素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2074545A JP2580059B2 (ja) 1990-03-23 1990-03-23 固体撮像素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH03274756A true JPH03274756A (ja) 1991-12-05
JP2580059B2 JP2580059B2 (ja) 1997-02-12

Family

ID=13550334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2074545A Expired - Fee Related JP2580059B2 (ja) 1990-03-23 1990-03-23 固体撮像素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2580059B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031783A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd サーディップ型固体撮像素子、サーディップ型固体撮像素子の側面構造及びサーディップ型固体撮像素子の把持方法
US7174626B2 (en) * 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163044A (ja) * 1984-09-03 1986-04-01 Hitachi Cable Ltd 銀めつき導体
JPS63105353U (ja) * 1986-08-07 1988-07-08

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163044A (ja) * 1984-09-03 1986-04-01 Hitachi Cable Ltd 銀めつき導体
JPS63105353U (ja) * 1986-08-07 1988-07-08

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174626B2 (en) * 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination
JP2003031783A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd サーディップ型固体撮像素子、サーディップ型固体撮像素子の側面構造及びサーディップ型固体撮像素子の把持方法
JP4571762B2 (ja) * 2001-07-13 2010-10-27 株式会社リコー サーディップ型固体撮像素子

Also Published As

Publication number Publication date
JP2580059B2 (ja) 1997-02-12

Similar Documents

Publication Publication Date Title
US7635917B2 (en) Three-dimensional package and method of making the same
JPH08264697A (ja) 半導体リードフレーム構造およびその製造方法
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JPH03274756A (ja) 固体撮像素子およびその製造方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP3918303B2 (ja) 半導体パッケージ
JPS63221634A (ja) 半導体ペレツトの固定方法
JPH04206858A (ja) 半導体パッケージ
JPH05308083A (ja) 半導体装置
JPH01272125A (ja) 半導体装置の製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
JP2603100B2 (ja) 電子部品塔載用基板の製造方法
JPH04180255A (ja) 固体撮像素子のサーディップ型パッケージ
JP3380058B2 (ja) バンプ転写用フレーム
JPS606090B2 (ja) 半導体装置の製造方法
JPH01137659A (ja) リードフレーム及びその製造方法
JPH01209733A (ja) 半導体装置
JPH03262137A (ja) 半導体集積回路装置の製造方法
JPS61111553A (ja) 半導体装置
JPH04142042A (ja) 半導体装置の製造方法
JPH10125852A (ja) 半導体装置の製造方法
JPH02101765A (ja) 樹脂封止型半導体装置用リードフレーム
JPS61195991A (ja) 電子部品の製造方法
JPH08186226A (ja) リードフレーム及び基板
JPH0287538A (ja) テープキャリアモジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees