JPH03270239A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要］ 本発明はへテロ接合バイポーラトランジスタに関し、 Ｅ／Ｂ接合に生ずる伝導帯のスパイク（不連続形状）を
利用してトランジスタを高速化することを目的とし、 エミッタをグレーデッド層或いは混晶層とすることによ
って該スパイクの高さを調整し、電子に該スパイクを越
えるエネルギを与えることによってベース領域を高速走
行させると共に、電子がベース領域及びコレクタ領域で
Ｌバレーに遷移することを抑制するよう、そのエネルギ
が制限される構造とし、 エミッタ領域のバンドギャップがこれに合致したものと
なるよう半導体材料を選定して構成する。

〔産業上の利用分野〕

本発明はへテロ接合バイポーラトランジスタの構造に関
わり、特にヘテロ接合を形成する半導体材料の選択に関
わるものである。

近年Ｓｉバイポーラトランジスタの開発が著しく進み、
スーパーコンピュータや超高速通信システム等に超高速
素子として広く用いられている。

しかしながら、その動作の高速化は限界に近づきつつあ
ると見られており、異なる半導体材料による更に高速な
トランジスタの開発が鋭意進められている。

より高速なバイポーラトランジスタとして注目されてい
る素子に、エミッタ／ベース接合をヘテロ接合としたバ
イポーラトランジスタ（ＨＢ　Ｔ）があり、これはバン
ドギャップの差によって該接合部にできる障壁を利用し
て特性向上を図ったものである。

例えば工込ツタをｎ型のＩｎＡｌＡｓで、ベースをｐ型
のＩｎＧａＡｓで形成したＨＢＴのバンド・モデルは第
４図のようになるが、価電子帯に大きい段差が存在する
ためベースからエミッタに向けての正孔の移動は強く抑
制され、エミッタからの電子の注入効率は極めて高いも
のとなる。

このようにして注入効率に及ぼす不純物濃度の影響が小
となることから、ＢＴではベース領域の不純物濃度をエ
ミッタの不純物濃度に無関係に高めることが可能であり
、ベースの薄層化とベース抵抗の低減が同時に実現して
素子の高速化が可能となる。

また、バイポーラトランジスタの消費電力はベース材料
のバンドギャップで定まるターンオン電圧に大きく影響
されるが、上記のトランジスタのベースであるＩ　ｎＣ
ｒａＡｓはバンドギャップが０．７６ｅＶと小さく、そ
れによって消費電力が節減されるという効果も生しるこ
とになる。

更にベース及びコレクタ中の電子の走行について見ると
、Ｆバレーを走行する限り、電子のエネルギが高いほど
走行速度も高く、「バレーからＬバレーへの電子の遷移
が起こらないこと即ち「Ｌバレー間散乱を受けないこと
が望ましい、ＩｎＧａＡｓのｒ−Ｌバレー間のエネルギ
差は０．５５ｅＶという比較的大きい値であるから、上
記ＨＢＴではベース及びコレクタ中の電子はｒ−Ｌバレ
ー間散乱を受は難く、ホットエレクトロンの効果や速度
オーバーシュート効果による高速走行が可能であり、電
子の移動度が大きいことと相俟ってトランジスタの高速
動作をもたらすものである。

一方エミッタ／ベース接合は、エミッタがＩｎＡｌＡｓ
の場合には階段接合となり、第４図に描かれているよう
に伝導帯が湾曲してスパイクが生しる。そのため、電子
がベースに注入されるにはこれを越えるエネルギを持つ
ことが必要である。

上記構成ではこのスパイクの高さは０．５３ｅＶであっ
て、これを越えて注入された電子はベース領域のｒ−Ｌ
バレー間のエネルギ差０．５５ｅＶに近いエネルギを持
ち、ｒ−Ｌバレー間散乱を受けやすい状況に置かれる。

Ｌバレーに遷移した電子は走行速度が大幅に低下するの
で、トランジスタの動作は低速となる。更にターンオン
電圧も上昇するので消費電力の低減も阻害される。

即ち、Ｅ／Ｂ接合に生ずるスパイクはベースに注入され
る電子のエネルギを高めるのに利用できるが、同時に電
子はｒ−Ｌバレー間散乱を受けやすい状態となり、トラ
ンジスタのターンオン電圧を上昇させるといった不都合
を伴うものである。

〔従来の技術〕

ＨＢＴのＥ／Ｂ接合に生ずる伝導帯のエネルギ不連続の
問題に対処する構造として知られているのは次のような
ものである。

例えばベースがＧａＡｓである場合に、エミッタをＡ　
ｌ　ｘＧ　ａ　＋−１１Ａ　Ｓ　　で表される組成とし
くＸＺｏ、３）、ベース近傍でこの組成を連続的に変化
させてｘ＝０とする。このように多元系化合物の組成を
変化させることにより、バンドギャップを連続的に変化
させた結晶構造はグレーデツド層と呼ばれるが、この従
来例は、エミッタのベース近傍でその組成をＡＪ！、１
Ｃｒａｅ、ｔＡｓからＧａＡｓまで変わるグレーデツド
層とすることによって、伝導帯のスパイクを解消し、ト
ランジスタのターンオン電圧を下げ、注入電子のエネル
ギも低く抑えるものである。

また、他に知られている方策としては、半導体材料を選
択してエミッタ領域のバンドギャップをより狭いものと
し、伝導帯のスパイクを低くするものがある。これは、
例えばベースの材料がＩｎＧａＡｓの場合、工果ツタの
材料をＩｎＰとするものであるが、ＩｎＰが選ばれたの
は主として素子製造技術上の要求に従うものであり、結
果的にスパイクの高さが小になっている。

〔発明が解決しようとする課題〕

上記従来技術の中、スパイクを解消した構造の第１の従
来例は専らターンオン電圧の低下を目的とするもので、
ＨＢＴの特徴である高い注入効率とスパイクを解消した
ことに伴う高速化の効果は弱められている。また、１ｎ
Ｐのような２元系材料を選択・して用いる第２の従来例
では、単にスパイクの高さを減する効果のみを期待する
もので、ターンオン電圧の低下やｒ−Ｌバレー間散乱の
抑制に若干の効果を示すものの十分とは言えず、スパイ
クの高さを任意に設定することも不可能である。

更にこれ等の従来例は、Ｅ／Ｂ接合のスパイクはトラン
ジスタの望ましい動作を妨害するとの観点に立つもので
あり、スパイクを積極的に利用してトランジスタの動作
を高速化することは考慮されていない。

本発明ではＥ／Ｂ接合に存在するスパイクを利用し、ベ
ースに注入される電子のエネルギを高めることによって
、ベース中の電子走行速度を大とすると共に、スパイク
の高さを調節することでｒ−Ｌバレー間散乱を抑制して
おり、それによってＨＢＴの特長を生かしつつ、動作の
高速化を図る。

〔課題を解決するための手段〕

上記意図を達成するため本発明の）（ＢＴは、部分的に
第１の半導体から成るｎ型のエミッタと、該第１の半導
体より狭いバンドギャップを持つ第２の半導体から成る
ｐ型のベースを備え、該エミッタの、該第１の半導体領
域から該ベース領域までの間は、第１の半導体のバンド
ギャップ値から順次減少する形状のバンドギャップを持
つ第３の半導体から戒り、 該第３の半導体の該ベースに接続する部分のバンドギャ
ップは、エミッタ／ベース接合部に於いて伝導帯に不連
続を生ずる値であると共に、該不連続値は第２の半導体
のｒバレーとＬバレーのエネルギ差より小である構造と
なっている。

また、他のｉ０明のＩ（ＢＴは、 第１の半導体から成る一方導電型のエミッタと、該第１
の半導体より狭いバンドギャップを持つ第２の半導体か
ら成る他方導電型のベースを備え、該第１の半導体は多
元■−■化合物であり、該第１の半導体は、そのバンド
ギャップがエミッタ／ベース接合部に於いて伝導帯に不
連続を生ずる値であると共に、該不連続値は第２の半導
体のｒバレーとＬバレーのエネルギ差より小であるよう
に組成が調整された構造である。

〔作　用〕

本発明の槽底により、Ｅ／Ｂ接合のエミッタ側半導体の
組成を適当に選択することで、該接合部にｒバレーとＬ
バレーのエネルギ差より明確に低いスパイクが意図的に
形成される。

該スパイクを越えて電子がベースに注入された場合、電
子はスパイクの高さに相当するエネルギが与えられてベ
ース中を高速に走行し、トランジスタの動作が高速化さ
れるが、スパイクの高さはｒバレーとＬバレーのエネル
ギ差より低く設定されているため、注入された電子はｒ
−Ｌバレー間散乱を殆ど受けず、準パリスティックに走
行するため、トランジスタの動作速度が低下することば
ない。

ここで形成されるスパイクの高さは、注入された電子が
ｒ−Ｌバレー間散乱を殆ど受けない範囲で、電子をなる
べく高速に加速することとターンオン電圧を過度に高め
ないこととのトレードオフにより設定される。

〔実施例〕

第１図は請求項（１）に対応する第１の実施例のＨＢＴ
を示す断面模式図であり、第２図はこのＨＢＴのバンド
構造を示す図である。以下、これ等の図を参照しながら
、該実施例を説明する。

第１図に見られる通り、本実施例の素子の構造は、Ｉｎ
Ｐ基＠ｌ上にｎ”　　Ｔ　ｎｏ、ｓｓＧ　ａ　ｏ、ａｑ
Ａ　Ｓサブコレクタ層２が設けられ、その上にＩｎｏ、
ｓｓＧ　ａ　＊、　４？Ａ　Ｓのコレクタ３、Ｐ′″　
Ｉｎｏ、ｓｉＧ　３６．４７Ａ　Ｓのベース４、ｎ　−
１ｎｏ、、Ａｆｏ、。

Ａｓの工藁ツタ６から成るトランジスタが形成されたも
のである。而して該エミッタとベースの間にはグレーデ
ツド層５が設けられている。コレクタのＩ　ｎ　ｏ、　
ｓｓＧ　ａ　＠、　４７Ａ　Ｓは通常ｎ−型であるが、
ｉ型式いはｐ−型であってもよい。その他の符号は８が
エミッタを極、９がベース電極、ｌＯがコレクタ電極で
ある。

上記各層の厚さはサブコレクタ層が３０００〜５０００
人、コレクタが３０００〜５０００λ、ベースが５００
〜１０００人であり、グレーデツド層は５００人の厚さ
の中で組成がＩ　ｎ　ｏ、　ｓｚＡ　１　ｏ、　ａｓＡ
　Ｓから（Ｉｎｏ、５ｚＡｉ！ｏ、ｍｓＡ　Ｓ）０．６
（Ｔ　ｎａ、５ｓＧａｏ、ｎｖＡ　Ｓ）０．４まで変化
するものである。

このようなグレープント層を設けた結果、そのバンド構
造は第２図に示すようなものとなっているが、スパイク
の高さは約０．３ｅＶである。これはｒバレー／Ｌバレ
ー間のエネルギ差０．５５ｅＶに比べ十分低く、ｒ−Ｌ
バレー間散乱を殆ど受けることがないが、注入電子の加
速エネルギとして有効な値であり、トランジスタの動作
を高速化するものである。

第３図は請求項（２）に対応する第２の実施例のＨＢＴ
を示す断面模式図であり、第４図はこのＨＢＴのバンド
構造を示す図である。以下、これ等の図を参照しながら
、該実施例を説明する。

第３図に示されるように、この実施例の素子も、ＩｎＰ
基板ｌ上にｎ”　　ＩｎＧａＡｓサブコレクタ層２が設
けられ、その上にトランジスタが形成されている。ここ
でコレクタ４、ベース５は第１の実施例と同しであるが
、エミッタは（ＩｎＧａＡｓ）ｏ、＊（ｌｎｃａＡｓ）
ｏ、ｓなる組成の４元混晶である。

更に、上記実施例ではベースはＩｎＣｙａＡｓであるが
、第２の実施例のエミッタと同じように、組成が適当に
設定された（Ｉ　ｎＡ１１Ａ５）ｘ（Ｉ　ｎＧ　ａ　Ａ
　Ｓ　）＋−ｘ４元混晶であってもよい。

〔発明の効果〕

以上説明したように、本発明発明のＨＢＴではＥ／Ｂ接
合には高さ約０．３ｅＶのスパイクが生じ、注入された
電子を高速に加速するが、ｒ−バレー／Ｌバレー間のエ
ネルギ差０．５５ｅＶに比べて十分に低く、電子がｒ−
Ｌバレー間散乱を受けることは殆どない。即ち、通常の
ｒｎＡｆＡｓ／ＩｎＧａＡｓ階段接合を用いたものより
「−Ｌバレー間散乱は減少し、電子はベース中を準バリ
ステインクに走行するのでトランジスタの動作は高速化
される。

また、ベースにＩｎＧａＡｓを用いれば、そのバンドギ
ャップは０．７６ｅＶであり、スパイクの高さが０．３
ｅＶであっても、Ｓｉバイポーラトランジスタよりター
ンオン電圧は低くなり、消費電力の節減が可能になる。

【図面の簡単な説明】

第１図は第１の実施例の構造を示す断面模式図、第２図
は第１の実施例のバンド構造を示す図、第３図は第２の
実施例の構造を示す断面模式図、第４図は第２の実施例
のバンド構造を示す図、第廿図は従来例のバンド構造を
示す図 であって、 図に於いて ｌはＩｎＰ基板、 ２はｎ”　　ＩｎＧａＡｓのサブコレクタ層、３はＩ　
ｎＣｒａＡｓのコレクタ、 ４はＩ　ｎＧａＡｓのベース、 ５はＩ　ｎＡｊ！Ａｓ／Ｉ　ｎＧａＡｓのグレーデツド
層、 ６はＩ　ｎＡｊ！Ａｓの工１　ツタ、 ７は（Ｉ　ｎＡｊ！Ａｓ）ｏ、ａ（Ｉ　ｎＣｒａＡｓ）
ａ、４のエミッタ、 ８はエミッタ電極、 ９はベース電極、 ｌＯはコレクタ電極 である。 ８エミツタ電極 第２の実施例の構造を示す断面模式図 第３図 第２の実施例のバンド構造を示す口 筒４図 第１の実施例の構造を示す断面模式図 第１図 エミッタベース　コレクタ 第１の実施例のバンド構造を示す口 筒２図 典型的なＨＢＴのバンド構造を示す図 第５図

Claims (2)

【特許請求の範囲】
1. （１）部分的に第１の半導体から成るｎ型のエミッタと
   、該第１の半導体より狭いバンドギャップを持つ第２の
   半導体から成るｐ型のベースを備え、該エミッタの、該
   第１の半導体領域から該ベース領域までの間は、第１の
   半導体のバンドギャップ値から順次減少する形状のバン
   ドギャップを持つ第３の半導体から成り、 該第３の半導体の該ベースに接続する部分のバンドギャ
   ップは、エミッタ／ベース接合部に於いて伝導帯に不連
   続を生ずる値であると共に、該不連続値は第２の半導体
   のΓバレーとＬバレーのエネルギ差より小であることを
   特徴とするヘテロ接合バイポーラトランジスタ。
2. （２）第１の半導体から成る一方導電型のエミッタと、
   該第１の半導体より狭いバンドギャップを持つ第２の半
   導体から成る他方導電型のベースを備え、 該第１の半導体は多元III−Ｖ化合物であり、該第１の
   半導体は、そのバンドギャップがエミッタ／ベース接合
   部に於いて伝導帯に不連続を生ずる値であると共に、該
   不連続値は第２の半導体のΓバレーとＬバレーのエネル
   ギ差より小であるように組成が調整されたものであるこ
   とを特徴とするヘテロ接合バイポーラトランジスタ。