JPH0311096B2 - - Google Patents
Info
- Publication number
- JPH0311096B2 JPH0311096B2 JP61156493A JP15649386A JPH0311096B2 JP H0311096 B2 JPH0311096 B2 JP H0311096B2 JP 61156493 A JP61156493 A JP 61156493A JP 15649386 A JP15649386 A JP 15649386A JP H0311096 B2 JPH0311096 B2 JP H0311096B2
- Authority
- JP
- Japan
- Prior art keywords
- valley
- region
- semiconductor material
- electrons
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
GaAs等を用いたトランジスタを高いドレイン
電圧で使用すると、素子内でキヤリヤはエネルギ
が高くなり過ぎて格子との散乱を起こし、導電帯
の上方の谷（以下、アツパーバレイ）に遷移する
ことが起こる（以下、この遷移現象を、それに伴
つて生ずる現象を含めてバレイ間散乱と表記）。
電圧で使用すると、素子内でキヤリヤはエネルギ
が高くなり過ぎて格子との散乱を起こし、導電帯
の上方の谷（以下、アツパーバレイ）に遷移する
ことが起こる（以下、この遷移現象を、それに伴
つて生ずる現象を含めてバレイ間散乱と表記）。
その場合、キヤリヤは電界と反対方向の速度を
持つことがあり、これが電流制御領域に再び滲み
出してキヤリヤの実効速度を低下させる。すなわ
ちトランジスタの高速性能が低下する。
持つことがあり、これが電流制御領域に再び滲み
出してキヤリヤの実効速度を低下させる。すなわ
ちトランジスタの高速性能が低下する。
これを避けるため、キヤリヤが吸い込まれる領
域をアツパーバレイのエネルギレベルが十分高い
材料で構成し、加速されたキヤリヤがバレイ間散
乱を受けないようにする。
域をアツパーバレイのエネルギレベルが十分高い
材料で構成し、加速されたキヤリヤがバレイ間散
乱を受けないようにする。
キヤリヤは電流制御領域に再び滲み出すことな
く、速やかにドレイン電極外に脱出させられるの
で速性能の低下は起こらない。
く、速やかにドレイン電極外に脱出させられるの
で速性能の低下は起こらない。
本発明はGaAsFETのように高速なキヤリヤに
よつて動作する超高周波トランジスタに関わり、
特に高電圧で使用してもバレイ間散乱による動作
速度の低下が生じない超高周波トランジスタに関
わる。
よつて動作する超高周波トランジスタに関わり、
特に高電圧で使用してもバレイ間散乱による動作
速度の低下が生じない超高周波トランジスタに関
わる。
GaAsのように、運動量空間で導電帯の最低エ
ネルギの谷すなわち（000）の谷（以下、ロウワ
ーバレイ）の他に、比較的低いエネルギ位置にア
ツパーバレイである（100）、（111）の谷を持つ半
導体材料では、高電界の下で電子は複雑な挙動を
示す。例えばガン効果と呼ばれる現象があり、こ
れは、アツパーバレイ内ではロウワーバレイ内よ
り電子の有効質量が大きく、また散乱頻度が大き
いため、そこに入つた電子の速度が遅くなること
に因つて生ずるものであることが知られている。
ネルギの谷すなわち（000）の谷（以下、ロウワ
ーバレイ）の他に、比較的低いエネルギ位置にア
ツパーバレイである（100）、（111）の谷を持つ半
導体材料では、高電界の下で電子は複雑な挙動を
示す。例えばガン効果と呼ばれる現象があり、こ
れは、アツパーバレイ内ではロウワーバレイ内よ
り電子の有効質量が大きく、また散乱頻度が大き
いため、そこに入つた電子の速度が遅くなること
に因つて生ずるものであることが知られている。
また、電子が格子との散乱によつてバレイ間を
遷移することは周知の事柄であるが、この種の散
乱のため、GaAsFETを高電圧で動作させると、
仮令それがキヤリヤを吸い込むべき領域で生じた
にしても、高エネルギの電子が電界と反対方向の
運動量を与えられて電流制御領域に逆戻りするた
め、素子の高速動作を阻害することが起こる。こ
の現象は本発明者の一人によつて発見され、報告
されたものであつて、その詳細は例えば
ELECTRONICS LETTERS Vol.18、No.３、
pp.133−135（4th Fed.、1982）に掲載されてい
る。
遷移することは周知の事柄であるが、この種の散
乱のため、GaAsFETを高電圧で動作させると、
仮令それがキヤリヤを吸い込むべき領域で生じた
にしても、高エネルギの電子が電界と反対方向の
運動量を与えられて電流制御領域に逆戻りするた
め、素子の高速動作を阻害することが起こる。こ
の現象は本発明者の一人によつて発見され、報告
されたものであつて、その詳細は例えば
ELECTRONICS LETTERS Vol.18、No.３、
pp.133−135（4th Fed.、1982）に掲載されてい
る。
ここで、本発明を理解するのに必要な程度に、
この現象を説明しておく。
この現象を説明しておく。
第４図はGaAsFETにおける電子の挙動をシミ
ユレートした結果でを示しており、ａ図はチヤネ
ル長0.25μｍのFETにソース／ドレイン間電圧
0.8V、ゲート電圧−0.2Vの印加した場合の電子
の運動エネルギ分布、ｂ図は同じく速度分布であ
る。ａ図ではロウワーバレイの電子とアツパーバ
レイの電子が重ねて描かれており、アツパーバレ
イはロウワーバレイの0.36eV上方に存在する。
ユレートした結果でを示しており、ａ図はチヤネ
ル長0.25μｍのFETにソース／ドレイン間電圧
0.8V、ゲート電圧−0.2Vの印加した場合の電子
の運動エネルギ分布、ｂ図は同じく速度分布であ
る。ａ図ではロウワーバレイの電子とアツパーバ
レイの電子が重ねて描かれており、アツパーバレ
イはロウワーバレイの0.36eV上方に存在する。
ソース／ドレイン間に印加された電圧は、その
大部分がｎ型チヤネル領域にかかるため、この部
分が高電界となり電子はここで加速される。電子
はドレインに近づくにつれて高エネルギになり、
その運動エネルギがGaAsのアツパーバレイのエ
ネルギレベルを越えるものも出現する。この事は
第４図ａでロウワーバレイの0.36eVの位置に引
いた横線より上方の電子密度が高くなつているこ
とで示されている。
大部分がｎ型チヤネル領域にかかるため、この部
分が高電界となり電子はここで加速される。電子
はドレインに近づくにつれて高エネルギになり、
その運動エネルギがGaAsのアツパーバレイのエ
ネルギレベルを越えるものも出現する。この事は
第４図ａでロウワーバレイの0.36eVの位置に引
いた横線より上方の電子密度が高くなつているこ
とで示されている。
これを更に、バレイ間散乱を受けた電子の速度
として見ると、第４図ｂに示されるように通常の
速度増加を示す電子の他に、負の速度をもつもの
がチヤネル内のドレイン近傍に分布している、即
ち、高エネルギを得たロウワーバレイ電子がバレ
イ間散乱を受けた結果、電界と反対方向の速度を
持つ電子が出現しつおり、電子の平均速度を低下
させ、素子動作の高速化を阻害している。
として見ると、第４図ｂに示されるように通常の
速度増加を示す電子の他に、負の速度をもつもの
がチヤネル内のドレイン近傍に分布している、即
ち、高エネルギを得たロウワーバレイ電子がバレ
イ間散乱を受けた結果、電界と反対方向の速度を
持つ電子が出現しつおり、電子の平均速度を低下
させ、素子動作の高速化を阻害している。
また、これらの停滞する電子は空間電荷層とな
り、印加電圧を吸収してしまうためソース付近の
加速電圧を頭打ちする。
り、印加電圧を吸収してしまうためソース付近の
加速電圧を頭打ちする。
以上が、本発明者によつて見出された
GaAsFETに於ける電子散乱現象の概略である
が、このような現象は類似のバンド構造を持つ半
導体に共通するものである。
GaAsFETに於ける電子散乱現象の概略である
が、このような現象は類似のバンド構造を持つ半
導体に共通するものである。
GaAsは結晶中の電子の移動度が大きいので、
これを用いた固体装置の動作速度は非常に速く、
上記のような現象が起こるにしても、他の半導体
材料を使用するより高速である。然し、素子を更
に高速に動作させるためには、上記の如きバレイ
間散乱の影響を軽減することが望まれる。
これを用いた固体装置の動作速度は非常に速く、
上記のような現象が起こるにしても、他の半導体
材料を使用するより高速である。然し、素子を更
に高速に動作させるためには、上記の如きバレイ
間散乱の影響を軽減することが望まれる。
バレイ間散乱のため、GaAsトランジスタを高
電圧で動作させて高速化することに問題があるこ
とは、上に記したように本発明者によつて見出さ
れた事柄であり、その対策は未だ提案されていな
い。
電圧で動作させて高速化することに問題があるこ
とは、上に記したように本発明者によつて見出さ
れた事柄であり、その対策は未だ提案されていな
い。
本発明の目的は、GaAsFETのような素子にお
いて、バレイ間散乱の起こらない素子構造、或い
はこれ等の散乱の影響が無視し得る程度である素
子構造を実現することである。
いて、バレイ間散乱の起こらない素子構造、或い
はこれ等の散乱の影響が無視し得る程度である素
子構造を実現することである。
バレイ間散乱を起こさせないためには、運動量
空間の（000）以外にアツパーバレイを持たない
半導体材料を用いるか、或いはアツパーバレイと
ロウワーバレイのエネルギ差が十分に大である半
導体材料を用いて素子を構成すれば、前記の散乱
の影響を解消し或いは軽減することが出来る。
空間の（000）以外にアツパーバレイを持たない
半導体材料を用いるか、或いはアツパーバレイと
ロウワーバレイのエネルギ差が十分に大である半
導体材料を用いて素子を構成すれば、前記の散乱
の影響を解消し或いは軽減することが出来る。
より実用的には、ドレインの構成する材料のみ
をこのような特性のものとすることでも同様の効
果を示すものであり、後者の材料の場合、ドレイ
ン領域のバレイ間エネルギ差が電流制御領域のそ
れよりも大であればよいことになる。
をこのような特性のものとすることでも同様の効
果を示すものであり、後者の材料の場合、ドレイ
ン領域のバレイ間エネルギ差が電流制御領域のそ
れよりも大であればよいことになる。
また、このようなエネルギバンド構造の変化
は、連続的であつても段階的であつても有効であ
る。
は、連続的であつても段階的であつても有効であ
る。
第１図は本発明の素子の最も基本的な構造を例
示する模式断面図である。図で１０は半絶縁性
GaAs基板、１１はn+−GaAsであるソース領域、
１２はｎ−GaAsであるチヤネル領域、１３はn+
−In1-XGaXＰであるドレイン領域、１４はゲー
ト電極、１５はソース電極、１６はドレイン電極
である。
示する模式断面図である。図で１０は半絶縁性
GaAs基板、１１はn+−GaAsであるソース領域、
１２はｎ−GaAsであるチヤネル領域、１３はn+
−In1-XGaXＰであるドレイン領域、１４はゲー
ト電極、１５はソース電極、１６はドレイン電極
である。
このような構造を選択エピタキシヤル成長等の
手段によつて形成することは不可能ではないが、
より容易に形成し得て、しかも同等の素子特性を
有する第１の実施例の素子の模式断面図を第２図
ａに示す。該図の素子を構成する各部分は、大半
が第１図のものと同じであり、同一番号で示され
ているが、本実施例ではドレイン領域２３を構成
する材料はn+−In0.49Ga0.51Ｐである。
手段によつて形成することは不可能ではないが、
より容易に形成し得て、しかも同等の素子特性を
有する第１の実施例の素子の模式断面図を第２図
ａに示す。該図の素子を構成する各部分は、大半
が第１図のものと同じであり、同一番号で示され
ているが、本実施例ではドレイン領域２３を構成
する材料はn+−In0.49Ga0.51Ｐである。
該素子の活性領域を構成するｎ−GaAsと、ド
レイン領域を構成するn+−In0.49Ga0.51Ｐの導電帯
のバンド構造が第２図ｂに示されている。図示さ
れているようにチヤネル領域ではアツパーバレイ
とロウワーバレイのエネルギ差が0.3eV程度であ
るのに対し、ドレイン領域ではこれが約0.37eV
であり、高くなつている分だけ電子はアツパーバ
レイに入り難くなつている。従つて通常の如く
GaAsのみで構成されたFETに比べ、本実施例の
素子はより高い電圧で使用しても、バレイ間散乱
による電子速度の低下は起こらず、高速に動作さ
せることが可能になる。
レイン領域を構成するn+−In0.49Ga0.51Ｐの導電帯
のバンド構造が第２図ｂに示されている。図示さ
れているようにチヤネル領域ではアツパーバレイ
とロウワーバレイのエネルギ差が0.3eV程度であ
るのに対し、ドレイン領域ではこれが約0.37eV
であり、高くなつている分だけ電子はアツパーバ
レイに入り難くなつている。従つて通常の如く
GaAsのみで構成されたFETに比べ、本実施例の
素子はより高い電圧で使用しても、バレイ間散乱
による電子速度の低下は起こらず、高速に動作さ
せることが可能になる。
なお、接合部に低いエネルギ障壁が生ずるが、
その影響は僅かであり、高速化の効果に比べ無視
し得る程度である。また、該領域の結晶組成を無
段階的に変化するものとすれば、この種の障壁は
発生しない。
その影響は僅かであり、高速化の効果に比べ無視
し得る程度である。また、該領域の結晶組成を無
段階的に変化するものとすれば、この種の障壁は
発生しない。
かかる構造の素子は次のようにして形成するこ
とが出来る。先づ、半絶縁性GaAs基板に活性層
であるｎ−GaAsとn+−InGaPを連続的にエピタ
キシヤル成長させ、次いでドレイン領域を残して
InGaP層をエツチング除去し、ｎ型不純物をイオ
ン注入してソース領域を形成する。ゲートとなる
シヨツトキバリヤ電極やソース、ドレインのオー
ミツク電極の形成は通常の方法による。
とが出来る。先づ、半絶縁性GaAs基板に活性層
であるｎ−GaAsとn+−InGaPを連続的にエピタ
キシヤル成長させ、次いでドレイン領域を残して
InGaP層をエツチング除去し、ｎ型不純物をイオ
ン注入してソース領域を形成する。ゲートとなる
シヨツトキバリヤ電極やソース、ドレインのオー
ミツク電極の形成は通常の方法による。
第３図は別な材料によつて構成された第２の実
施例である。同図ａは第２図ａと同様に素子の模
式断面を示し、基板３０はInP、ソース領域３１
はn+−InP、活性領域３２はｎ−InP、ドレイン
領域３３はn+−In0.53Ga0.47Asである。１４がゲ
ート電極、１５がソース電極、１６がドレイン電
極である点は第１の実施例と同じである。
施例である。同図ａは第２図ａと同様に素子の模
式断面を示し、基板３０はInP、ソース領域３１
はn+−InP、活性領域３２はｎ−InP、ドレイン
領域３３はn+−In0.53Ga0.47Asである。１４がゲ
ート電極、１５がソース電極、１６がドレイン電
極である点は第１の実施例と同じである。
第３図ｂにエネルギバンド構造が示されてお
り、アツパーバレイとロウワーバレイのエネルギ
差はチヤネル領域が約0.55eVであるのに対し、
ドレイン領域ではこれが約0.8eVとなつており、
キヤリヤがアツパーバレイに入らない条件で、動
作電圧を大幅に高めることが可能である。
り、アツパーバレイとロウワーバレイのエネルギ
差はチヤネル領域が約0.55eVであるのに対し、
ドレイン領域ではこれが約0.8eVとなつており、
キヤリヤがアツパーバレイに入らない条件で、動
作電圧を大幅に高めることが可能である。
本実施例の素子も第１の実施例の素子と同様の
方法で形成することが出来る。
方法で形成することが出来る。
以上説明したような構造を持つ本発明の素子
は、通常の構成の素子ではバレイ間散乱が起こる
だけの電圧を印加しても、バレイ間散乱は発生せ
ず、キヤリヤの実効速度が低下することがない。
そのため、より高い電圧を印加してトランジスタ
を高速に作動させることが可能になつている。
は、通常の構成の素子ではバレイ間散乱が起こる
だけの電圧を印加しても、バレイ間散乱は発生せ
ず、キヤリヤの実効速度が低下することがない。
そのため、より高い電圧を印加してトランジスタ
を高速に作動させることが可能になつている。
更に上記実施例の、電流制御領域キヤリヤ吸収
領域のエネルギバンド構造を異ならせた素子構成
は、FETに限らずヘテロ接合バイポーラトラン
ジスタ、ホツトエレクトロントランジスタの夫々
対応する領域に適用しても同様の効果を示すもの
である。
領域のエネルギバンド構造を異ならせた素子構成
は、FETに限らずヘテロ接合バイポーラトラン
ジスタ、ホツトエレクトロントランジスタの夫々
対応する領域に適用しても同様の効果を示すもの
である。
第１図は本発明の素子の最も基本的な構造を示
す模式断面図、第２図は第１の実施例の素子の模
式断面図及びバンド構造を示す図、第３図は第２
の実施例の素子の模式断面図及びバンド構造を示
す図、第４図はFET内の電子のエネルギ分布お
よび散乱を受けた電子の速度分布を示す図であ
る。 図において、１０はGaAs基板、１１はn+−
GaAs、１２はｎ−GaAs、１３はn+−In1-XGaX
Ｐ、１４はゲート電極、１５はソース電極、１６
はドレイン電極、２３はn+−In0.49Ga0.51Ｐ、３０
はInP基板、３１はn+−InP、３２はｎ−InP、３
３はn+−In0.53Ga0.47Asである。
す模式断面図、第２図は第１の実施例の素子の模
式断面図及びバンド構造を示す図、第３図は第２
の実施例の素子の模式断面図及びバンド構造を示
す図、第４図はFET内の電子のエネルギ分布お
よび散乱を受けた電子の速度分布を示す図であ
る。 図において、１０はGaAs基板、１１はn+−
GaAs、１２はｎ−GaAs、１３はn+−In1-XGaX
Ｐ、１４はゲート電極、１５はソース電極、１６
はドレイン電極、２３はn+−In0.49Ga0.51Ｐ、３０
はInP基板、３１はn+−InP、３２はｎ−InP、３
３はn+−In0.53Ga0.47Asである。
Claims (1)
- 【特許請求の範囲】 １ 半導体材料で構成されたトランジスタ装置で
あつて、 電流制御領域を通過したキヤリヤを受け入れる
領域を構成する半導体材料は、 該半導体材料の導電帯の最下方のエネルギの谷
とそれよりも上方のエネルギの谷とのエネルギレ
ベルの差が、 前記電流制御領域を構成する半導体材料の前記
エネルギレベル差よりも大きいものであるか、 あるいは前記上方のエネルギの谷が存在しない
ものであること を特徴とする超高周波トランジスタ。 ２ 前記電流制御領域を構成する半導体材料が
GaAsであり、前記キヤリヤを受け入れる領域を
構成する半導体材料がIn1-XGaXＰであることを
特徴とする特許請求の範囲第１項記載の超高周波
トランジスタ。 ３ 前記電流制御領域を構成する半導体材料が
InPであり、前記キヤリヤを受け入れる領域を構
成する半導体材料がIn1-XGaXAsであることを特
徴とする特許請求の範囲第１項記載の超高周波ト
ランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156493A JPS6312177A (ja) | 1986-07-03 | 1986-07-03 | 超高周波トランジスタ |
| US08/384,387 US5698868A (en) | 1986-07-03 | 1995-02-03 | High-speed heterojunction transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156493A JPS6312177A (ja) | 1986-07-03 | 1986-07-03 | 超高周波トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312177A JPS6312177A (ja) | 1988-01-19 |
| JPH0311096B2 true JPH0311096B2 (ja) | 1991-02-15 |
Family
ID=15628958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156493A Granted JPS6312177A (ja) | 1986-07-03 | 1986-07-03 | 超高周波トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5698868A (ja) |
| JP (1) | JPS6312177A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545464B2 (ja) * | 1989-05-31 | 1996-10-16 | 富士通株式会社 | 印刷装置 |
| JPH0444328A (ja) * | 1990-06-11 | 1992-02-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3373386B2 (ja) * | 1997-03-19 | 2003-02-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH10335345A (ja) * | 1997-06-04 | 1998-12-18 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| CN101814434B (zh) * | 2010-03-04 | 2011-08-17 | 中国电子科技集团公司第五十五研究所 | 一种制造氮面极性AlN/AlInN复合背势垒氮化镓场效应管的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7731575A (en) * | 1974-01-18 | 1976-07-15 | Nat Patent Dev Corp | Heterojunction devices |
| US4366493A (en) * | 1980-06-20 | 1982-12-28 | International Business Machines Corporation | Semiconductor ballistic transport device |
| US4395722A (en) * | 1980-10-21 | 1983-07-26 | The United States Of America As Represented By The Secretary Of The Army | Heterojunction transistor |
| US4460910A (en) * | 1981-11-23 | 1984-07-17 | International Business Machines Corporation | Heterojunction semiconductor |
| JPH0626242B2 (ja) * | 1983-12-05 | 1994-04-06 | 富士通株式会社 | 半導体集積回路装置 |
| US4845541A (en) * | 1986-05-29 | 1989-07-04 | Regents Of The University Of Minnesota | Tunneling emitter bipolar transistor |
-
1986
- 1986-07-03 JP JP61156493A patent/JPS6312177A/ja active Granted
-
1995
- 1995-02-03 US US08/384,387 patent/US5698868A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312177A (ja) | 1988-01-19 |
| US5698868A (en) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| JP3135939B2 (ja) | Ｈｅｍｔ型半導体装置 | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| JPH024140B2 (ja) | ||
| US5414273A (en) | Heterojunction bipolar transistor | |
| CA2098919C (en) | Semiconductor device | |
| US5019890A (en) | Heterojunction bipolar transistor | |
| JPH0324782B2 (ja) | ||
| US4652896A (en) | Modulation doped GaAs/AlGaAs field effect transistor | |
| JPS62274783A (ja) | 半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH0311096B2 (ja) | ||
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| EP0136108B1 (en) | Heterojunction semiconductor device | |
| JPH07111976B2 (ja) | 半導体装置の製造方法 | |
| JPH0261149B2 (ja) | ||
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| Won et al. | A high voltage-gain GaAs vertical field-effect transistor with an InGaAs/GaAs planar-doped barrier launcher | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0131314B2 (ja) | ||
| JP2623698B2 (ja) | ヘテロ接合トランジスタ | |
| JP2606660B2 (ja) | ヘテロ接合電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |