JPH03190274A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH03190274A JPH03190274A JP33171389A JP33171389A JPH03190274A JP H03190274 A JPH03190274 A JP H03190274A JP 33171389 A JP33171389 A JP 33171389A JP 33171389 A JP33171389 A JP 33171389A JP H03190274 A JPH03190274 A JP H03190274A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- type
- electric field
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000005842 heteroatom Chemical group 0.000 title 1
- 230000005684 electric field Effects 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合バイポーラトランジスタに関する
。
。
従来、 ＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラ
トランジスタ（以下ＨＢＴという）においては、その高
速化に際し、ベース走行時間τＢと同様にコレクタ１走
行時間τＣを短縮する試みがなされている。
トランジスタ（以下ＨＢＴという）においては、その高
速化に際し、ベース走行時間τＢと同様にコレクタ１走
行時間τＣを短縮する試みがなされている。
このコレクタ走行時間τＣは、コレクタ長をＷｃ電子の
飽和速度をＶｓとすると、 ｒＣ＝ Ｗｃ ／ ２ｖｓ と表わされるが、ｗ際には、電子は速度オーバシュート
を生じ、飽和速度ｖｓよシ速い速度（オーバシュート）
で移動する領域と飽和速度ＶＳで移動する領域とが存在
する。
飽和速度をＶｓとすると、 ｒＣ＝ Ｗｃ ／ ２ｖｓ と表わされるが、ｗ際には、電子は速度オーバシュート
を生じ、飽和速度ｖｓよシ速い速度（オーバシュート）
で移動する領域と飽和速度ＶＳで移動する領域とが存在
する。
この九め、飽和速度ｖ３よシ速い速度で走行する割合を
多くすることによシ、コレクタ走行時間τＣの短縮、つ
まシ高速化が図れることになる。
多くすることによシ、コレクタ走行時間τＣの短縮、つ
まシ高速化が図れることになる。
第２図は、従来のＡｇＧａＡｓ ／ ＧａＡｓ ＨＢ
Ｔの基本的構造とそのエネルギーバンド及びコレクタ
層内の電界分布とを示したものである。
Ｔの基本的構造とそのエネルギーバンド及びコレクタ
層内の電界分布とを示したものである。
同図において、（１）はｎ”−ＧａＡｓよりなるエミッ
タキャップ層、（２）はｎ”−ＡｌＧａＡｓよりなるエ
ミツタ層、（３）はｐ”−ＡＩｔＧａＡｓよりｎるベー
ス層、（４）はｎ−−ＧａＡｓよシなるコレクタ層、（
５）はｎ＋−ＧａＡｓよシなるコレクタバッファ層でメ
ジ、各層の膜厚、ドーピング密度及びＡ１組成比はそれ
ぞれ第１表のようになっている。
タキャップ層、（２）はｎ”−ＡｌＧａＡｓよりなるエ
ミツタ層、（３）はｐ”−ＡＩｔＧａＡｓよりｎるベー
ス層、（４）はｎ−−ＧａＡｓよシなるコレクタ層、（
５）はｎ＋−ＧａＡｓよシなるコレクタバッファ層でメ
ジ、各層の膜厚、ドーピング密度及びＡ１組成比はそれ
ぞれ第１表のようになっている。
第 １
表
ここで、エミッタキャップ層（１）及びエミツタ層（２
）はそれぞれ２層構造になっており、又、ベース層（３
）はその成長過程でＡ１組成を徐々に低下し、ＡｌＧａ
Ａｓ −’ ＧａＡｓとしている。
）はそれぞれ２層構造になっており、又、ベース層（３
）はその成長過程でＡ１組成を徐々に低下し、ＡｌＧａ
Ａｓ −’ ＧａＡｓとしている。
又、（Ｅｃ）は伝導帯の下縁、 （Ｅｖ）は価電子帯の
上縁のエネルギーを示す。
上縁のエネルギーを示す。
同図よシ明らかなように、この構造のＨＢＴでは、コレ
クタ層（４）内での電界分布がベース層（３）とコレク
タ層（４）との界面で最も高くなっているため、ベース
層（３）から放出されコレクタ層（４）に入った電子は
この高い電界によって急速に加速され、高エネルギーを
持つことになる。
クタ層（４）内での電界分布がベース層（３）とコレク
タ層（４）との界面で最も高くなっているため、ベース
層（３）から放出されコレクタ層（４）に入った電子は
この高い電界によって急速に加速され、高エネルギーを
持つことになる。
ＧａＡｓでは、電子がオーバシュートスるＦバレーと飽
和速度ＶＳで走行するしバレーとの間のエネルギー差が
０．２８ｅＶと比較的小さいため、前述のように高い電
界によって加速され高エネルギーを持った電子は、有効
質量の小さいＦバレーでの走行から有効質量の大きいし
バレーでの走行に遷移し。
和速度ＶＳで走行するしバレーとの間のエネルギー差が
０．２８ｅＶと比較的小さいため、前述のように高い電
界によって加速され高エネルギーを持った電子は、有効
質量の小さいＦバレーでの走行から有効質量の大きいし
バレーでの走行に遷移し。
この結果、電子の走行速度が低下し、コレクタ走行時間
τＣが長くなってしまう。
τＣが長くなってしまう。
この問題に対する解決策として、従来よシミ子のオーバ
シュート領域、すなわち電子がＦバレーを走行する距離
を長くする試みがなされ、ｐ型コレクタ構造やＢＣＴ
（Ｂａ１ｌｉｓｔｉｃ Ｃｏ１１ｅｃｔｉｏｎ Ｔｒａ
ｎｓｉｓｔｏｒ）の研究報告９．１８〜２３参照）。
シュート領域、すなわち電子がＦバレーを走行する距離
を長くする試みがなされ、ｐ型コレクタ構造やＢＣＴ
（Ｂａ１ｌｉｓｔｉｃ Ｃｏ１１ｅｃｔｉｏｎ Ｔｒａ
ｎｓｉｓｔｏｒ）の研究報告９．１８〜２３参照）。
すなわち、第３図はｐ−−ＧａＡｓよυなるコレクタ層
（４トを用いたＨＢＴの構造、エネルギーバンド及びコ
レクタ層（４）′の電界分布を示したもので６Ｄ、コレ
クタ層（４ど内における電界分布を前記第２図の場合と
逆にしたものである。
（４トを用いたＨＢＴの構造、エネルギーバンド及びコ
レクタ層（４）′の電界分布を示したもので６Ｄ、コレ
クタ層（４ど内における電界分布を前記第２図の場合と
逆にしたものである。
これにより、ベース層（３）より放出されコレクタ層（
４）′に注入された電子は、コレクタ層（４ト内の電界
で徐々に加速され、コレクタ層（４）′内におけるオー
バシュート領域を広くとることができ、コレクタ走行時
間τＣの短縮が可能となる。
４）′に注入された電子は、コレクタ層（４ト内の電界
で徐々に加速され、コレクタ層（４）′内におけるオー
バシュート領域を広くとることができ、コレクタ走行時
間τＣの短縮が可能となる。
又、第４図はＢＣＴの構造、エネルギーバンド及びコレ
クタ層（４）の電界分布を示したものであシ、ベース層
（３）側に位置し１−ＧａＡｓより’ｚるｉ型層（４ａ
）とｐ”−ＧａＡｓよシなるｐ中型層（４ｂ）とによシ
コレクタ層（４）’２）ｆ構成されている。
クタ層（４）の電界分布を示したものであシ、ベース層
（３）側に位置し１−ＧａＡｓより’ｚるｉ型層（４ａ
）とｐ”−ＧａＡｓよシなるｐ中型層（４ｂ）とによシ
コレクタ層（４）’２）ｆ構成されている。
この構造の場合、コレクタ層（４）′のほとんどの領域
が電子移動度の高いつまり電子が準パリスティック的な
ふるまいをするｉ型層（４ａ）とされ、高電界領域であ
るｐ中型層（４ｂ）は可能なかぎり狭くなっている。
が電子移動度の高いつまり電子が準パリスティック的な
ふるまいをするｉ型層（４ａ）とされ、高電界領域であ
るｐ中型層（４ｂ）は可能なかぎり狭くなっている。
ＢＣＴの特徴は、ｐ中型層（４ｂ）のドーピング濃度と
厚さとによりｐ＋中型層４ｂ）とｎ＋コレクタバッファ
層（５）との接合部分のポテンシャｙ段差を変えること
ができる点であシ、これによりｉ型層（４ａ）のエネル
ギーバンドの傾き、すなわちｉ型層（４ａ）の電界強度
を適当な値に設定でき、この電界強度の調整が可能とな
る。
厚さとによりｐ＋中型層４ｂ）とｎ＋コレクタバッファ
層（５）との接合部分のポテンシャｙ段差を変えること
ができる点であシ、これによりｉ型層（４ａ）のエネル
ギーバンドの傾き、すなわちｉ型層（４ａ）の電界強度
を適当な値に設定でき、この電界強度の調整が可能とな
る。
ところで、第５図は、ｉ −ＧａＡｓ内における電界と
電子速度との関係を示したものであり、同図東線のよう
に、電界が大きくなるに従い電子速度は大きくなるが、
電界が２点を越えると電子速度は低下する。
電子速度との関係を示したものであり、同図東線のよう
に、電界が大きくなるに従い電子速度は大きくなるが、
電界が２点を越えると電子速度は低下する。
これは、電子がＦバレーでの走行からＬバレーでの走行
に遷移したためであり、従って、ｉ −ＧａＡｓ内で電
子の高速走行を得るためには、２点以下の電界での制御
が必要となる。
に遷移したためであり、従って、ｉ −ＧａＡｓ内で電
子の高速走行を得るためには、２点以下の電界での制御
が必要となる。
このことはｐ−−ＧａＡｓ内での電子の走行についても
同様のことが言える。
同様のことが言える。
ところが、前記第３図のｐ−コレクタ型ＨＢＴの場合、
コレクタ層（４トにおける電界強度が徐々に大きくなシ
、コレクタ層（４トに注入された電子の加速度が大きく
なっていくため、コレクタＭ （４）’中の電子速度の
最大値を第５図のＺ点に相当する大きさに制限してＦバ
レーでの電子走行を確保しようとすると、コレクタ層（
４）′に注入された電子の速度が非常に小さくなり、電
子がコレクタ層（４）′を走行する過程でその電子速度
を徐々ｖ？−Ｚ点に上昇させていくことになる結果、コ
レクタ層（４）′における電子の平均速度としては比較
的小さなものになる。
コレクタ層（４トにおける電界強度が徐々に大きくなシ
、コレクタ層（４トに注入された電子の加速度が大きく
なっていくため、コレクタＭ （４）’中の電子速度の
最大値を第５図のＺ点に相当する大きさに制限してＦバ
レーでの電子走行を確保しようとすると、コレクタ層（
４）′に注入された電子の速度が非常に小さくなり、電
子がコレクタ層（４）′を走行する過程でその電子速度
を徐々ｖ？−Ｚ点に上昇させていくことになる結果、コ
レクタ層（４）′における電子の平均速度としては比較
的小さなものになる。
又、第４図で説明したＢＣＴの場合、ｉ型層（４ａ）の
電界強度を適肖な値に設定できるものの、ｉ型層（４ａ
）中における電子走行がＦバレーからＬバレーへの遷移
を起こさないようにするためには、ｉ型層（４ａ）の電
界強度で加速される電子の速度を第５図のＺ点に抑えね
ばならない。
電界強度を適肖な値に設定できるものの、ｉ型層（４ａ
）中における電子走行がＦバレーからＬバレーへの遷移
を起こさないようにするためには、ｉ型層（４ａ）の電
界強度で加速される電子の速度を第５図のＺ点に抑えね
ばならない。
このため、ベース層（３）とｉ型層（４ａ）との境界に
おける電子速度は第５図のＸ点となシ、ｉ型層（４ａ）
を走行する過程でＸ点からＺ点へと加速されることにな
るため、コレクタ層（４）′における電子の平均速度と
してはそれほど大きくならない。
おける電子速度は第５図のＸ点となシ、ｉ型層（４ａ）
を走行する過程でＸ点からＺ点へと加速されることにな
るため、コレクタ層（４）′における電子の平均速度と
してはそれほど大きくならない。
本発明は、従来の技術の有するこのような問題県に留意
してなされたものであシ、その目的とするところは、コ
レクタ層における電子速度をより高めることのできるＨ
ＢＴを提供しようとするものである。
してなされたものであシ、その目的とするところは、コ
レクタ層における電子速度をより高めることのできるＨ
ＢＴを提供しようとするものである。
前記目的を達成するために、本発明のＨＢＴにおいては
、ｐ中型ベース層と少なくとも前記ベース層側がｉ型層
によシ構成されたコレクタ層との間に。
、ｐ中型ベース層と少なくとも前記ベース層側がｉ型層
によシ構成されたコレクタ層との間に。
前記ベース層との界面に該ベース層からコレクタ層への
電子を加速するための電界を形成するｐ−型層を設けた
ことを特徴とするものである。
電子を加速するための電界を形成するｐ−型層を設けた
ことを特徴とするものである。
前述のように構成され７’ｃＨＢＴにあっては ｐ＋型
ベース層とｐ−型層との界面に電界が生じるため。
ベース層とｐ−型層との界面に電界が生じるため。
ベース層よシ放出された電子はこの電界によって加速さ
れ、電子速度を上げた状態でコレクタ層のｉ型層に注入
される。
れ、電子速度を上げた状態でコレクタ層のｉ型層に注入
される。
１ｇＮ施例につき、第１図を用いて説明する。
この実施例は、前記第４図に示したＡＩＧａＡＳ／Ｕａ
Ａｓ ＢＣＴ にオイテ、ｐ十型ヘース層（３）とコ
レクタ層（４）’Ｋ オけるｉ型層（４ａ）との間に１
）−−ＧａＡｓよりなるｐ−型層（６）を設けたもので
ある。
Ａｓ ＢＣＴ にオイテ、ｐ十型ヘース層（３）とコ
レクタ層（４）’Ｋ オけるｉ型層（４ａ）との間に１
）−−ＧａＡｓよりなるｐ−型層（６）を設けたもので
ある。
ベース層（３）とｐ−型層（６）との界面には、ｐ＝ｐ
＋の渡合により電界を生じるため、ｐ−型層（６）及び
コレクタ層（４）？おける電界分布は第１図下段に示す
ようになる。
＋の渡合により電界を生じるため、ｐ−型層（６）及び
コレクタ層（４）？おける電界分布は第１図下段に示す
ようになる。
このため、ベース層（３）より放出された電子は、ベー
ス層（３）とｐ−ｆｆ１層（６）との界面の電界で加速
され。
ス層（３）とｐ−ｆｆ１層（６）との界面の電界で加速
され。
電子速度を上げた状態でコレクタ層（４）′に注入され
ることになる。
ることになる。
ここで、コレクタ層（４）’においては、ｉ型ＮｉＪ
（４ａ）内を走行する電子がＦバレーからＬバレーへの
遷移を起こさないようにするために、ｉ型層（４ａ）に
おける電子速度の上限が第５図のＺ点に抑えられるが、
ｐ−型層（６）を設けたことによＪｉｉ型層４ａ）にお
けるベース層（３）側の電子速度が第５図のＸ点からＹ
点に上がることになるため、ｉ型層（４ａ）に注入され
次電子は、ｉ型層（４ａ）内での電界によって第５図に
破線で示すようにＹ点からＺ点へと加速てれるようにな
り、電子の平均速度が上昇し、コレクタ走行時間τＣが
短縮する。
（４ａ）内を走行する電子がＦバレーからＬバレーへの
遷移を起こさないようにするために、ｉ型層（４ａ）に
おける電子速度の上限が第５図のＺ点に抑えられるが、
ｐ−型層（６）を設けたことによＪｉｉ型層４ａ）にお
けるベース層（３）側の電子速度が第５図のＸ点からＹ
点に上がることになるため、ｉ型層（４ａ）に注入され
次電子は、ｉ型層（４ａ）内での電界によって第５図に
破線で示すようにＹ点からＺ点へと加速てれるようにな
り、電子の平均速度が上昇し、コレクタ走行時間τＣが
短縮する。
尚、前記実施例は、ＡｌＧａＡｓ ／ ＧａＡｓ ｌ
Ｆｉ Ｂ Ｔの場合でめるが、ＡｌＧａＡｓ ／ Ｉｎ
ＧａＡｓ ＨＢ Ｔ及びＡｌＧａＡｓ ／ＩｎＡｌＡ
ｓ ）ｉＢ Ｔ においても、本発明を同様に実施で
きる。
Ｆｉ Ｂ Ｔの場合でめるが、ＡｌＧａＡｓ ／ Ｉｎ
ＧａＡｓ ＨＢ Ｔ及びＡｌＧａＡｓ ／ＩｎＡｌＡ
ｓ ）ｉＢ Ｔ においても、本発明を同様に実施で
きる。
本発明は、以上説明したように構成されている九め、次
に記載する効果を奏する。
に記載する効果を奏する。
ｐ中型ベース層とコレクタ層におけるｉ型層との間にｐ
−型層を設けてベース層とｐ−型層との界面に電界を発
生させ、ベース層よシ放出された電子をこの電界により
加速し、電子速度を上げた状態でこの電子をｉ型層に注
入することができるため。
−型層を設けてベース層とｐ−型層との界面に電界を発
生させ、ベース層よシ放出された電子をこの電界により
加速し、電子速度を上げた状態でこの電子をｉ型層に注
入することができるため。
コレクタ層における電子の平均速度を高め、コレクタ走
行時間を短縮することができ、よシ高速化を可能にした
ＨＢＴを提供できるものである。
行時間を短縮することができ、よシ高速化を可能にした
ＨＢＴを提供できるものである。
第１図ないし第４図はそれぞれへテロ衝合バイポーラト
ランジスタの断面構造、エネルギーパンド及びコレクタ
層における電界分布の説明図を示し、第１図は本発明の
１！Ｍ例、第２図ないし第４図はそれぞれ従来例、第５
図は１−ＧａＡｓの電界と電子速度との関係図である。 （３）・・・ｐ＋ Ｆ／＜−ス層、（４ａ）・・・ｉ型
層、（４）′・・・コレクタ層、（６）・・・ｐ−型層
。
ランジスタの断面構造、エネルギーパンド及びコレクタ
層における電界分布の説明図を示し、第１図は本発明の
１！Ｍ例、第２図ないし第４図はそれぞれ従来例、第５
図は１−ＧａＡｓの電界と電子速度との関係図である。 （３）・・・ｐ＋ Ｆ／＜−ス層、（４ａ）・・・ｉ型
層、（４）′・・・コレクタ層、（６）・・・ｐ−型層
。
Claims (1)
- （１）禁制帯幅の異なる半導体の接合を用いたヘテロ接
合バイポーラトランジスタにおいて、 ｐ＾＋型ベース層と少なくとも前記ベース層側がｉ型層
により構成されたコレクタ層との間に、前記ベース層と
の界面に該ベース層からコレクタ層への電子を加速する
ための電界を形成するｐ＾−型層を設けたことを特徴と
するヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171389A JPH03190274A (ja) | 1989-12-20 | 1989-12-20 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171389A JPH03190274A (ja) | 1989-12-20 | 1989-12-20 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190274A true JPH03190274A (ja) | 1991-08-20 |
Family
ID=18246758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33171389A Pending JPH03190274A (ja) | 1989-12-20 | 1989-12-20 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2816539A1 (de) * | 1977-04-19 | 1978-10-26 | Ciba Geigy Ag | Waessrige farbstoffpraeparate |
-
1989
- 1989-12-20 JP JP33171389A patent/JPH03190274A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2816539A1 (de) * | 1977-04-19 | 1978-10-26 | Ciba Geigy Ag | Waessrige farbstoffpraeparate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1213378A (en) | Ballistic heterojunction bipolar transistors | |
| JPH01103869A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5414273A (en) | Heterojunction bipolar transistor | |
| US4929997A (en) | Heterojunction bipolar transistor with ballistic operation | |
| US4728616A (en) | Ballistic heterojunction bipolar transistor | |
| JPH03190274A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61121358A (ja) | 高速半導体装置 | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS611051A (ja) | 半導体バイポ−ラ・トランジスタ | |
| JPS61144070A (ja) | 半導体装置 | |
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| JPH04127534A (ja) | 半導体装置 | |
| JPH0311096B2 (ja) | ||
| JPS60254657A (ja) | 半導体装置 | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH1140574A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63158873A (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JPS6239063A (ja) | ホツト・エレクトロン・トランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH03270239A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH012359A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS61274360A (ja) | 半導体超格子素子 | |
| JPH04332132A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63174367A (ja) | バイポ−ラトランジスタ |