JPH03267886A - ジッタ抑圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はジッタ抑圧回路に関し、特にジッタを含むテレ
ビ信号をアナログ／ディジタル変換する場合におけるジ
ッタを抑圧するジッタ抑圧回路に関する。

〔従来の技術〕

テレビ信号をアナログ／ディジタル変換する方法として
は、テレビ信号と位相同期したクロックを発生し、その
クロックによりサンプリングし、アナログ／ディジタル
変換を行なっていた。

〔発明が解決しようとする課題〕

高能率符号化装置にジッタの含まれたテレビ信号を入力
すると、このテレビ信号から抽出されたサンプリングク
ロックはジッタにより間隔が変動しており、またＡ−Ｄ
変換器は、この抽出されたサンプリングロックで標本化
するなめ標本化間隔が異なり、この標本値を用いて高能
率符号化をした場合に予測精度が粗くなり符号化効率が
低下するため発生情報量が増大し、これを圧縮しようと
して量子化が粗く制御される結果画質が劣化するという
欠点がある。

本発明の目的は上述した欠点にかんがみ、テレビ信号か
ら抽出したサンプリングクロックおよびディジタル信号
に含まれるジッタによる画質の劣化を防ぐために、ジッ
タの含まれているテレビ信号からジッタを抑圧したディ
ジタル信号を発生するジッタ抑圧回路を提供することに
ある。

〔課題を解決するための手段〕

本発明のジッタ抑圧回路は、テレビ信号から複合同期信
号を分離する同期信号分離回路と、前記同期信号分離回
路から垂直同期信号を分離する垂直同期分離回路と、第
１の電圧制御発振回路と、前記第１の電圧制御発振回路
のクロックを分周する第１の分周回路と、前記垂直同期
分離回路の出力する垂直同期信号と前記第１の分周回路
の出力との位相比較を行い高域成分を除去し前記第１の
電圧制御発振回路の周波数制御端子へ位相制御信号を出
力する第１の位相比較回路と、第２の電圧制御発振回路
と、前記第２の電圧制御発振回路のクロックを分周する
第２の分周回路の出力との位相比較を行い前記第１の位
相死期回路より低い帯域まで高域成分を除去し、前記を
２の電圧制御発振回路の周波数制御端子へ位相高部信号
を出力する第２の位相比較回路と、テレビ信号を前記第
１の電圧制御発振回路の出力でサンプリングしディジタ
ル信号に変換するＡ−Ｄ置割回路と、前記Ａ−り変換回
路の出力するディジタル信号を前記第１の電圧制御発振
回路のクロックに同期して書込みを行ない、前記第２の
電圧制御発振回路のクロックに同期して読出しを行なう
バ・、ファメモリとを備えて構成される。

〔実施例〕

次に、図面を参照して本発明を説明する。

第１図は本発明の一実施例の構成図である。第１図に示
す実施例の構成は、テレビ信号から複合同期信号を分離
する同期信号分離回路２と、同期信号分離回路２から垂
直同期信号を分離する垂直同期分離回路３と、第１の電
圧制御発振回路としての電圧制御発振回路（Ａ）６と、
電圧制御発振回路（Ａ）６の出力クロックを分周する第
１の分周回路としての分周回路（Ａ）５と、垂直同期分
離回路３の出力する垂直同期信号と分周回路（Ａ〉５の
出力との位相比較を行い高域成分を除去し電圧制御発振
回路（Ａ）６の周波数制御端子へ位相制御信号を出力す
る第１の位相比較回路としての位相比較回路（Ａ）４と
、第２の電圧制御発振回路としての電圧制御発振回路（
Ｂ）９と、電圧制御発振回路（Ｂ）９の出力クロックを
分周する第２の分周回路としての分周回路（Ｂ）８と、
垂直同期分離回路３の出力する垂直同期信号と分周回路
（Ｂ）８の出力との位相比較を行い位相比較回路（Ａ）
６より低い帯域まで高域成分を除去し、電圧制御発振回
路（Ｂ〉９の周波数制御端子へ位相制御信号を出力する
第２の位相比較回路としての位相比較回路（Ｂ）７と、
テレビ信号を電圧制御発振回路（Ａ）６の出力でサンプ
リングしディジタル信号に変換するＡ−Ｄ変換回路１０
と、Ａ−Ｄ変換回路１０の出力するディジタル信号を電
圧制御発振回路（Ａ）６のクロックに同期して書込みを
行ない、電圧制御発振回路（Ｂ）９のクロックに同期し
て読出しを行なうバッファメモリ１１とを備えて成る。

次に、第１図の実施例の動作について説明する。

入力端子１にテレビ信号が入力され、同期信号分離回路
２にて複合同期信号が分離される。分離された複合同期
信号は垂直同期分離回路３に入力され、水平同期生竹が
除去され垂直同期生竹のみが取り出される。この垂直同
期出力は位相比較回路（Ａ）４と、位相比較回路（Ｂ）
７に供給される。

時定数の小さい位相比較回路（Ａ）４では、電圧制御発
振回路（Ａ）６のクロックを分周する分周回路（Ａ）５
．の出力と、垂直同期信号との位相比較を行ない、第２
図（ｂ）に示すように、第２図（ａ）のテレビ信号に含
まれる同期信号の周波数変動に対応して忠実に電圧制御
発振回路（Ａ）６の周波数を制御する位相制御信号１０
１を出力し、Ａ−Ｄ変換回路１０にテレビ信号の同期信
号の周波数変動と同じ周波数変動を持ったサンプリング
クロックを電圧制御発振回路（Ａ）６より供給せしめる
。

また時定数の大きい位相比較回路（Ｂ）７では、電圧制
御発振回路〈Ｂ）９のクロックを分周する分周回路（Ｂ
）８の出力と垂直同期信号との位相比較が行なわれ、電
圧制御発振回路（Ｂ）９の周波数を制御する位相制御信
号１０２を発生する。この時、位相比較回路（Ｂ）７が
位相比較回路（Ａ）４より高域成分をより多く除去する
特性を有するために、第２図（ｃ）に示すようにテレブ
信号に含まれる同期信号周波数変動に対しては鈍い位相
制御信号１０２が発生する。Ａ−Ｄ変換回路１０でディ
ジタル信号に変換されたテレビ信号は、次にバッファメ
モリ１１に周波数変動を持った電圧制御発振回路（Ａ）
６のクロックで書き込まれる。そして、テレビ信号のジ
ッタが抑圧された電圧制御発振回路（Ｂ）９のクロック
に同期して読み出すことにより、バッファメモリ１１が
ら周波数変動が抑圧されたディジタル信号が出方端子１
２に出力する。

〔発明の効果〕

以上説明したように本発明によれば、テレビ信号の同期
信号に大きな周波数変動があった場合でも、周波数変動
を抑圧し安定したサンプリングクロックでディジタル信
号を得ることにより、ジッタを含み周波数変動のあるテ
レビ信号を高能率符号化装置に入力した場合でも、量子
化精度が粗くなることによる画質の劣化を大幅に抑圧す
ることが出来る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
実施例の動作を説明するための波形図である。 １・・・入力端子、２・・・同期信号分離回路、３・・
・垂直同期分離回路、４・・・位相比較回路（Ａ）、５
・・・分周回路（Ａ）−６・・・電圧制御発振回路（Ａ
）、７・・・位相比較回路（Ｂ）−８・・・分周回路（
Ｂ）、９・・・電圧制御発振回路（Ｂ）、１０・・・Ａ
−Ｄ変換回路、１１・・・バッファメモリ、１２・・・
出力端子。

Claims (1)

【特許請求の範囲】
1. テレビ信号から複合同期信号を分離する同期信号分離回
   路と、前記同期信号分離回路から垂直同期信号を分離す
   る垂直同期分離回路と、第１の電圧制御発振回路と、前
   記第１の電圧制御発振回路のクロックを分周する第１の
   分周回路と、前記垂直同期分離回路の出力する垂直同期
   信号と前記第１の分周回路の出力との位相比較を行い高
   域成分を除去し前記第１の電圧制御発振回路の周波数制
   御端子へ位相制御信号を出力する第１の位相比較回路と
   、第２の電圧制御発振回路と、前記第２の電圧制御発振
   回路のクロックを分周する第２の分周回路と、前記垂直
   同期分離回路の出力する垂直同期信号と前記第２の分周
   回路の出力との位相比較を行い前記第１の位相比較回路
   より低い帯域まで高域成分を除去し、前記第２の電圧制
   御発振回路の周波数制御端子へ位相制御信号を出力する
   第２の位相比較回路と、テレビ信号を前記第１の電圧制
   御発振回路の出力でサンプリングしディジタル信号に変
   換するＡ−Ｄ変換回路と、前記Ａ−Ｄ変換回路の出力す
   るディジタル信号を前記第１の電圧制御発振回路のクロ
   ックに同期して書込みを行ない、前記第２の電圧制御発
   振回路のクロックに同期して読出しを行なうバッファメ
   モリとを備えて成ることを特徴とするジッタ抑圧回路。