JPH03265358A - フレーム同期信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば通信衛星−を利用して伝送される活
字情報データに基づいて印字をするファクシミリ受信装
置に適用して好適なフレーム同期信号発生回路に間する
。

［従来の技術］ 通信衛星を利用して映像信号や音声信号を伝送する通信
システムにおいて、映像信号や音声信号にスクランブル
を施して通信すれば、スクランブルの鍵情報とデスクラ
ンブル装置を含む受信システムを有する通信先にのみ、
映像信号や音声信号を正常に伝送することが可能となる
。このような通信システムでは、１つの送信側より複数
ｎの通信先に同時に情報を伝送することができる。

第５図は、このような通信システムの構成を示すもので
ある。同図において、１００は送信システム、２００は
通信衛星、３００は受信システムである。

送信システム１００を構成するスクランブル装置１０１
には、映像信号Ｓｖおよび音声信号ＳＡが供給され、コ
ントロール信号ＳＣに基づいて、それぞれの信号にスク
ランブルが施されると共に、例えばスクランブルの謎が
変えられることで、正常に伝送可能な通信先が制御され
る。

ここで、音声信号ＳＡは、ＰＣＭ化される。

ＰＣＭ音声信号に対しては、例えば擬似ランダム信号（
ＰＮ信号）を使用したスクランブルが施される。また、
映像信号に対しては、例えば走査線内信号切換方式（ラ
インローテーション）や走査線転移方式（ラインパーミ
ュテーション）等のスクランブルが施される。

スクランブル装置１０１でスクランブルが施された映像
信号およびＰＣＭ音声信号は変調器１０２に供給される
。変ｆｌｌ＠１０２では、ＰＣＭ音声信号が、例えば４
相ＤＰＳＫ方式で変調されたのち映像信号と合成され、
さらに合成信号がＦＭ変調される。

変調器１０２からのＦＭ変変信信号通信衛星用の送信機
１０３て周波数変換されたのち通信衛星２００に向けて
伝送される。

また、通信衛星２００からのＦＭ変調信号は、受信シス
テム３００を構成するＣＳアンテナおよびＣＳコンバー
タ３０１で受信されて周波数変換されたのちＣＳチュー
ナ３０２に供給される。

チューナ３０２では選択されたチャネルのＦＭ変調信号
の復調が行なわれて映像信号および４相ＤＰＳＫ＊調信
号が得られる。さらに、ＦＭ復調で得られる４相ＤＰＳ
Ｋ変調信号に対して復調が行なわれて、ピットストリー
ム信号が得られる。

チューナ３０２からの映像信号およびピットストリーム
信号は、デスクランブル装置３０３に供給されてデスク
ランブルが行なわれる。

デスクランブル装置３０３が映像信号およびピットスト
リーム信号のスクランブルを解く鍵情報を有していれば
、このデスクランブル装置３０３では、正常にデスクラ
ンブルが行なわれ、もとの映像信号ＳＶおよび音声信号
ＳＡが得られ、モニタ３０４によって正常に視聴される
。

ところで、近年、情報の高度化、多様化が要請される中
、映像や音声の情報に加えて、それらの情報を補完した
り、詳細説明したりする活字情報（ファクシミリ情報）
が必要になってきている。

このような活字情報を伝送するには、従来電話線を用い
たファクシミリ通信に頼っている。

例えば、第５図に示すように、送信システムｌＯＯ側に
ファクシミリ装置１０４が備えられ、また個々の通信先
である受信システム３００１１にそれぞれファクシミリ
装置３０５が備えられ、これらファクシミリ装置１０４
および３０５は、電話回線４００をもって接続される。

活字情報を伝送する際には、ファクシミリ装置１０４よ
り通信先のファクシミリ装置３０５に電話回線４００を
介して活字情報が伝送される。そして、ファクシミリ装
置３０５からは活字情報の記録された印字画面（記録紙
）３０６が出力される。

ところで、電話回線４００によるファクシミリ通信では
、同報通信とはいうものの、厳密には同じ時刻に通信す
るものではなく、時間的なずれを生し、る。この時間ず
れは通信先が多くなればなるほど大きくなる。

また、通信先が多くなればなるほど通信に要する時間が
かかり、回線の使用時間が長くなるので、通信に要する
費用が増大する さらに、映像信号や音声信号と活字情報とを互いに関連
性を持たせて伝送する必要があるが、映像信号や音声信
号は通信衛星を利用して伝送される、一方活字情報（フ
ァクシミリ情報）はファクシミリ通信でもって別個に伝
送されるので、送信管理が煩雑になる。

そこで、活字情報をも通信衛星を利用して伝送すること
が考えられている。この場合、通信システムは、例えば
第６図に示すように構成されることになる。

同図において、１０５はファクシミリ信号発生装置であ
る。この信号発生装置１０５には活字情報Ｆｌが供給さ
れる。この信号発生装置１０５では活字情報Ｆｌに基づ
いてファクシミリ信号Ｓｒが形成される。このファクシ
ミリ信号Ｓｌはスクランブル装置１０１にクロックＣＬ
Ｋに同期して供給される。

第７図は、ファクシミリ信号ＳｌＯフレーム構成を示す
ものである。

ファクシミリ信号ＳＩは、２７２ビツト（３４バイト）
のディジタルデータよりなるデータパケット部ＰＡＣと
、このデータパケット部ＰＡＣの先頭に付加された１６
ビツト（２バイト）のモードコントロール＃ＭＣとによ
るパケット形式とされている。３２パケツトで１フレー
ムが構成され、フレームの先頭には１６ビツト（２バイ
ト）のフレーム同期信号ＰＣが付加されている。つまり
、１フレームは９２３２ビツト（１１５４バイト）でも
って構成されている。

この場合、パケットがファクシミリ信号Ｓｌであるか否
かは、モードコントロール部ＭＣによって判別される。

また、図示せずもファクシミリ信号Ｓｒのパケットには
、番組選択信号なとの制御信号を含むパケットと、画像
信号を含むパケットとがある。

ファクシミリ信号ＳＩはフレーム単位でもって順次伝送
される。各フレームは、フレーム同期信号ＦＣの１６ビ
ツトが伝送されたのち、３２パケツト分の信号が４ビツ
トインターリーブでもって伝送される。

すなわち、バースト誤りに対してデータを保護するため
に、第７図の矢印Ａで示されるように、１バイト目の下
位４ビツトがパケット１からパケット３２まで順次伝送
され、次に１バイト目の上位４ビツトがパケット１から
パケット３２まで順次伝送され、次に２バイト目の下位
４ビツトがパケット１からパケット３２まで順次伝送さ
れ、以下順次同様にして最後に３６バイト目の上位４ビ
ツトがバケツ）１からパケット３２まで順次伝送される
。

なお、°１６ビツトのフレーム同期信号ＦＣには時間的
変動がなく、常に同一の符号パターンであり、誤り訂正
用付加ビットによる保護はされない。

信号発生装置１０５からのファクシミリ信号Ｓ■は、音
声データのフレーム構成の所定領域に挿入され、ＰＣＭ
音声信号と共にコントロール信号ＳＣに基づいてスクラ
ンブルが施される。

送信システム１００において、その他の構成は第５図例
と同様であり、ファクシミリ信号Ｓｌは変調器１０２て
ＰＣＭ音声信号と共に４相Ｄ　Ｐ　ＳＫ方式で変調され
、これが映像信号と合成されてＦＭ変調され、このＦＭ
変調信号が送信機１０３より通信衛星２００に伝送され
る。

また、受信システム３００において、第５図例と同様に
、ＣＳチューナ３０２からの映像信号およびピットスト
リーム信号は、デスクランブル装置３０３に供給されて
デスクランブルが行なわれる。

このデスクランブル装置３０３が映像信号およびピット
ストリーム信号のスクランブルを解く鍵情報を有してい
れば、このデスクランブル装置３０３ては正常にデスク
ランブルが行なわれ、もとの映像信号Ｓｖ、音声信号Ｓ
Ａおよびファクシミリ信号Ｓｌが得られる。

デスクランブル装置３０３からの映像信号ｓｖおよび音
声信号ＳＡはモニタ３０４に供給され、画像および音声
が再生されて視聴される。

また、３０７は活字情報記録装置であり、この記録装置
３０７には、デスクランブル装置３０３よりファクシミ
リ１言号ＳｌおよびクロックＣＬＫが供給される。この
記録装置３０７は、例えば第８図に示すように構成され
る。

同図において、デスクランブル装置３０３からのファク
シミリ信号ＳｌおよびクロックＣＬＫはデータ取込部ｌ
に供給される。このデータ取込部１では、ファクシミリ
信号Ｓｔよりフレーム同期信号ＦＣが検出されてフレー
ム同期信号が再生され、この再生されるフレーム同期信
号に基づいてデータが取り込まれてデインターリーブ処
理が行なわれる。

データ取込部１より出力されるデインターリーブ処理さ
れたデータは信号処理部２に供給される。

この信号処理部２では、誤り訂正処理や番［番号、頁番
号等を含んだ制御信号と画像信号との判別等の信号処理
が行なわれる。そして、信号処理部２より受画部３に必
要な番組および頁の画像信号が供給されて印字が行なわ
れる。

第９図はデータ取込部１の要部の構成を示すものである
。

同図において、デスクランブル装置３０３からのファク
シミリ信号Ｓｌと、この信号Ｓｌをサンプリングするた
めのクロックＣＬＫはフレーム同期信号再生回路１１お
よびデインターリーブ回路１２に供給される。

フレーム同期信号再生回路１１より出力されるフレーム
同期信号ＦＣ’はデインターリーブ回路１２に供給され
る。デインターリーブ回路Ｉ２では、フレーム同期信号
ＦＣ’によって書き込みアドレスの初斯化が行なわれて
１フレームのファクシミリ信号ＳＩが一旦内蔵メモリに
書き込まれ、インターリーブ前の符号列となるように読
み出されてメモリ１３に格納される。

ココで、再生口＃１１１は、信号Ｓ１のフレーム同期信
号ＦＣのタイミングに完全に一致したフレーム同期信号
ＦＣ’を再生することがｔｊ！、−要であると共に、受
信環境が悪くノイズの混入等がある場合でも安定してフ
レーム同期信号ＦＣ’の再生を行なうことが必要である
。そのため、再生回路１１は、以下のようにフレーム同
期信号ＦＣ’の再生動作を行なうように構成される。

すなわち、最初にフレーム同期信号ＦＣの符号パターン
が到来した時点を基準として、この基準からフレーム周
期で同一のの符号パターンが所定の回数連続して到来し
たとき、正規のフレーム同期信号を検出しているとして
、それに同期したフレーム同期信号ＦＣ’の再生を開始
する。

また、フレーム周期で同一の符号パターンが到来しない
ときには、正規のフレーム同期信号を検出していないと
して、別のフレーム同期信号ＦＣが到来した時点を基準
として同様の処理を行なう。

さらに、−旦フレーム同期信号の再生を開始した後には
、フレームＩＦＩｕで所定の回数連続してフレーム同期
信号ＦＣの符号パターンが到来しなかったときのみ、フ
レーム同期信号ＦＣ’の再生を停止し、新たにフレーム
・同期信号を再生するための正規のフレーム同期信号の
検出を上述と同様に行なう、すなわち、−旦フレーム同
期信号ＦＣ’の再生が開始された後には、所定回数に満
たない回数に亘ってフレーム同期信号ＦＣの符号パター
ンが到来しなくても、フレーム同期信号ＦＣ’を保護し
て再生を続ける。

第１０図は、上述したような再生動作を行なう再生回路
１１の一例を示すものである。

同図において、２０はファクシミリ信号ｓ■およびクロ
ックＣＬＫに基づいて１、フレーム同期信号ＦＣの符号
パターンを検出して検出信号を出力するフレーム同期信
号パターン検出回路、２１は基準となるフレーム同期信
号ＦＣの符号パターンが到来した時点からフレーム周期
を計測するための１フレームカウンタ、２２は基準とな
るフレーム同期信号ＦＣの符号パターンが到来した時点
からフレーム周期で同一の符号パターンが到来したとき
に・　一致パルスを出力する第１のマルチブレフサ、２
３は基準となるフレーム同期信号ＦＣの符号パターンが
到来した時点からフレーム周期で同一の符号パターンが
到来しなかったときに、不一致パルスを出力する第２の
マルチプレクサである。マルチプレクサ２２．２３ては
、フレーム同期信号ＦＣ’の再生が行なわれていないと
きにはＡ入力が選択され、フレーム同期信号ＦＣ’の再
生が行なわれているときにはＢ入力が選択される。

また、２４は一致パルスを計数して予め設定されている
所定値になったときに出力を与える一致カウンタ、２５
は不一致パルスを計数して予め設定されている所定値に
なったときに出力を与える不一致カウンタ、２６は一致
カウンタ２４の出力が与えられているときに、パターン
検出回路２０からの検出信号に応答して１フレ一ム周期
を計測してフレーム同期信号ＦＣ’を再生して出力する
１フレームカウンタ、２７はクロックＣＬＫに同期した
フレーム同期信号を出力するフリップフロップ、２日は
フレーム同期信号の再生が行なわれているか否かに応じ
てマルチプレクサ２２．２３に選択信号を供給する選択
信号出力回路である。

動作を簡単に説明すると、まず、フレーム同期信号ＦＣ
’の再生が行なわれる前、マルチプレクサ２２．２３て
は、それぞれＡ入力が選択される。

最初にフレーム同期信号ＦＣの符号パターンが到来する
と、パターン検出回路２０より検出信号が出力され、こ
の検出信号がインバータ２９、アンドゲート３０および
マルチプレクサ２２を介して一致パルスとして出力され
る。これにより、　１フレームカウンタ２１がリセット
されてクロックＣＬＫが計数され、この１フレームカウ
ンタ２１よリフレーム周期後に信号が出力される。

１フレームカウンタ２１より１フレーム後に出力される
信号およびパターン検出回路２０からの検出信号がアン
トゲ−）３０に同時に供給されることにより、アンドゲ
ート３０より一致パルスが順次出力される。

この一致パルスが所定回数連続することにより、一致カ
ウンタ２４からアンドゲート３２にゲート出力が供給さ
れ、パターン検出回路２０からの検出信号がインバータ
２９、アントゲート３２およびオアゲート３３を介して
１フレームカウンタ２６にリセット信号として供給され
る。これによって、１フレームカウンタ２６からは、パ
ターン検出回路２０からの検出信号に応答してフレーム
周期でもってフレーム同期信号ＦＣ’が出力される。

そして、フレーム同期信号ＦＣ’が出力されると、フリ
ップフロップ２７より対応して信号が出力され、これが
オアゲート３３を介して１フレームカウンタ２６にリセ
ット信号として供給されるので、パターン検出回路２０
からの検出信号が供給されなくとも、１フレームカウン
タ２６からは安定してフレーム同期信号ＦＣ’が出力さ
れる。

また、フレーム同期信号ＦＣ’の再生が開始されると、
マルチプレクサ２２．２３では、それぞれＢ入力が選択
されるようになる。パターン検出回路２０よりフレーム
周期で検出信号が出力されないときには、フリップフロ
ップ２７より出力される信号がアントゲート３１および
マルチプレクサ２３を介して不一致パルスとして出力さ
れ、この不一致パルスが所定回数連続することにより、
不一致カウンタ２５より信号が出力される。これにより
、一致カウンタ２４がリセットされ、またアンドゲート
３４でもって１フレームカウンタ２６へのクロックＣＬ
Ｋの入力が遮断され、１フレームカウンタ２６からのフ
レーム同期信号ＦＣ’の出力が停止される。

［発明が解決しようとする課題］ この第１０図例の構成では、１フレ一ム周朋を計数する
カウンタ２１．２６、基準となるフレーム同期信号ＦＣ
の符号パターンからフレーム周期で同一の符号パターン
が到来した回数または到来しなかった回数を計数する一
致カウンタ２４、不一致カウンタ２５、マルチプレクサ
２２．２３、ゲート回路等を必要とするため、構成が複
雑になるという欠点がある。

そこで、この発明では、簡単な構成でもってフレーム同
期信号を良好に再生および保護することを目的とするも
のである。

［課題を解決するための手段］ 二の発明は、入力データをフレーム同期信号の符号パタ
ーンと比較し、一致するときにはパターン検出信号を出
力するフレーム同期信号パターン検出手段と、フレーム
同期信号パターン検出手段より出力される検出信号およ
び上記入力データに同期したクロックに基づいてフレー
ム同期信号を再生するマイクロプロセッサとを備えてな
るものである。

さらに、マイクロプロセッサは、検出信号が基準信号と
して与えられ、これに応答してクロックの計数を開始す
る計数手段と、この計数手段の計数値に基づいて、基準
信号が与えられた時点からフレーム周期で検出信号が出
力されているか否かを、フレーム周期毎に順次判別する
判別手段と、この判別手段の出力に基づいて、フレーム
同期信号が再生される前に、基準信号が与えられた時点
からフレーム周期で検出信号の出力が所定回数連続して
あったときには、検出信号に同期したフレーム同期信号
を再生する出力手段と、判別手段の出力に基づいて、フ
レーム同期信号が再生された後に、フレーム周期で検出
信号の出力が所定回数連続してなかったときのみ、フレ
ーム同期信号の再生を停止する保護手段と、判別手段の
出力に基づいて、フレーム同期信号が再生される前に、
基準信号からフレーム周期で検出信号の出力がなかった
とき、およびフレーム同期信号が再生された後に、フレ
ーム周期で検出信号の出力が所定回数連続してなかった
ときには、上記基準信号として与えられるものとは別の
検出信号を計数手段に基準信号として与えて基準信号を
新たに設定する設定手段とを構成するものである。

［作　用］ 上述構成によれば、マイクロプロセッサ４０の処理によ
ってフレーム同期信号ＦＣ’の再生を行なうので、従来
例のようなハードカウンタやゲート回路は不要となり、
回路構成が簡単となる。

［実　＊　　ｆＭ］ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。この第１図において、第１０図と対応す
る部分には同一符号を付して示している。

同図において、ファクシミリ信号ＳｌおよびクロックＣ
ＬＫは、フレーム同期信号パターン検出回！２０に供給
される。このパターン検出回路２０は、第１０図例と同
様に構成される。つまり、予めフレーム同期信号ＦＣの
符号パターンが記憶されており、この符号パターンと、
クロックＣＬＫに同期して＊ａ入力される信号ＳＩのビ
ットパターンとが比較され、一致したときには検出信号
ＳＤが出力される。このパターン検出回Ｎ２０からの検
出信号ＳＤはマイクロプロセッサ（ＭＰＵ）４０に供給
される。

また、クロックＣＬＫは分周回路６０に供給される。こ
の分周回路５０は、後述するように割り込みの周期を長
くして、マイクロプロセッサ４０の処理に余裕を持たせ
るためのものである。分周回路５０の分周比は、フレー
ム同期信号ＦＣのビット数である１６と、フレームビッ
ト数である９２３２との公約数であればよく、本例では
８分周とされる。この分周回路５０より出力されるクロ
ック（以下ｒ分周クロック」という）ＣＬＫ’はマイク
ロプロセッサ４０に供給される。

マイクロプロセッサ４０では、パターン検出回路２０か
らの検出信号ＳＤおよび分周回路５０ｂ）らの分周クロ
ックＣＬＫ’に基づいてフレーム同期信号ＦＣ’の再生
および保護が行なわれる。つまり、検出信号ＳＤおよび
分周クロックＣＬＫ’によって割り込み処理に移行して
フレーム同期信号ＦＣ’の再生および保護が行なわれる
。

このマイクロプロセッサ４０におけるフレーム同期信号
ＦＣ’の再生動作は、以下のように行なわれる。

フレーム同期信号ＦＣの符号パターンが最初に到来した
時点、すなわち最初の検出信号ＳＤを基準信号として分
周クロックＣＬＫ’の計数を開始し、この計数値に基づ
いてフレーム周期を検出し、基準信号からフレーム周期
で同一の符号パターンが所定回数、例えば３回連続して
到来したときに正規のフレーム同期信号を検出している
として、それに同期したフレーム同期信号ＦＣ’の再生
を開始し、また、フレーム周期て同一の符号パターンが
到来しないときには、正規のフレーム同期信号を検出し
ていないとして別のフレーム同期信号ＦＣの符号パター
ンが到来した時点、すなわち別の検出信号ＳＤを新たな
基準信号として同様の処理を行なって正規のフレーム同
期信号を検出してフレーム同期信号ＦＣ’を再生する。

さらに、−旦フレーム同期信号ＦＣ’の再生を開始した
後には、フレーム周期で所定の回数連続してフレーム同
期信号ＦＣの符号パターンが到来しなかったときのみ、
フレーム同期信号ＦＣ’の再生を停止し、新たにフレー
ム同期信号ＦＣ’を再生するための正規のフレーム同期
信号の検出を上述と同様にして行なう。

マイクロプロセッサ４０は、上述したようにフレーム同
期信号ＦＣ’の再生および保護を行なうものであり、以
下の手段を構成することになる（第２図参照）。

すなわち、検出信号ＳＤが基準信号として与えられ、こ
れに応答して分周クロックＣＬＫ’の計数を開始する計
数手段４０１と、 この計数手段４０１の計数値に基づいて、基準信号が与
えられた時点からフレーム周期で検出信号ＳＤが出力さ
れているか否かを、フレーム周期毎に順次判別する判別
手段４０２と、 この判別手段４０２の出力に基づいて、フレーム同期信
号ＦＣ’の再生が行なわれる前に、基準信号が与えられ
た時点からフレーム周期で検出信号ＳＤの出力が所定回
数連続してあったときには、検出信号ＳＤに同期したフ
レーム同期信号ＦＣ’を再生する出力手段４０３と、 判別手段４０３の出力に基づいて、フレーム同期信号Ｆ
Ｃ’が再生された後に、フレーム周期で検出信号ＳＤの
出力が所定回数連続してなかったときのみ、フレーム同
期信号ＦＣ’の再生を停止する保護手段４０４と、 判別手段４０３の出力に基づいて、フレーム同期信号Ｆ
Ｃ’が再生される前に、基準信号からフレーム周期で検
出信号ＳＤの出力がなかったとき、およびフレーム同期
信号ＦＣ’が再生された後に、フレーム周期で検出信号
ＳＤの出力が所定回数連続してなかったときには、上述
のように基準信号として与えられた検出信号ＳＤとは別
の検出信号ＳＤを計数手段４０１に基準信号として与え
て基準信号を新たに設定する設定手段４０５とを構成す
る。

次に、マイクロプロセッサ４０の動作を第３図および第
４図に基づいて説明する。これら第３図および第４図は
、フレーム同期信号ＦＣ’の再生および保護のための割
り込み処理のフローチャートである。

起動時には、検出信号ＳＤによる割り込みだけを許可し
ており、検出信号ＳＤの入力によって第３図の割り込み
処理に移行する。

この第３図において、ステップｎ１では、割り込みをか
けた検出信号ＳＤを基準信号とするために、それ以降の
検出信号ＳＤの割り込みを禁止し、ステップ°ｎ２に移
り、分周クロックＣＬＫ’による割り込みを許可して終
了する。

第４図は、第３図の割り込み処理によって基準となるフ
レーム同期信号の符号パターンが到来した後の分明クロ
ックＣＬＫ’の入力による割り込み処理のフローチャー
トである。

分周クロックＣＬＫ’が入力されることにより、第４図
の割り込み処理に移行してステップｎ１ては、マイクロ
プロセッサ４０内部の計数手段としての分周クロックカ
ウンタの計数値に１を加えてステップｎ２に移り、分明
クロックカウンタの計数値がフレーム同期信号の送出期
間、すなわち、割り込みをかけた検出信号ＳＤ（基準信
号）が与えられた時点からフレーム周期になっているか
否か判断し、なっていないと判断したときには、この分
周クロックＣＬＫ’による割り込み処理を終了し、次の
分周クロックＣＬＫ’による割り込み処理を待つ。一方
、分明クロックカウンタによってフレーム周期になって
いると判断したときには、フレーム同期信号ＦＣが実際
に到来したかを確認するための処理を行なうためにステ
ップｎ３に移る。

ステップｎ３では、フレーム同期が確立されているか否
か、すなわち、フレーム同期信号ＦＣ’の再生が行なわ
れているか否か判断し、再生が行なわれていないと判断
したときには、ステップｎ１】に移り、検出信号ＳＤが
出力されているか否か判断し、出力されていないと判断
したときには、再度、別の基準となるフレーム同期信号
ＦＣを捜して設定しなければならないので、ステップｎ
１６で一致カウンタをリセットしたのちステップｎ１７
に移って分周クロックＣＬＫ’による割り込みを禁止し
、さらに、ステップｎｌＢに移って検出信号ＳＤによる
割り込みを許可して終了する。

したがって、この場合には別の検出信号ＳＤの入力によ
って上述の第３図の割り込み処理に移行することになる
。

ステップｎｉｌにおいて、検出信号ＳＤが出力されてい
ると判断したときには、ステップｎ１２に移り、検出信
号ＳＤの出力回数を計数する内蔵の一致カウンタの計数
値に１を加えてステップｎ１３に移り、一致カウンタの
計数値が予め設定されている所定値になったか否か、す
なわち基準となる検出信号ＳＤからフレーム周期で所定
回数連続して検出信号の出力があったか否かを判断する
。

このステップｎ１３において所定値になったと判断した
ときには、正規のフレーム同期信号を検出しているとし
てステップｎ１４に移ってフレーム同期信号ＦＣ’の再
生を開始してステップｎ１５に移り、分周クロックカウ
ンタをリセットする。

ステップｎ１３に、おいて所定値になっていないと判断
したときには、ステップｎ１５に移る。

ステップｎ３においてフレーム同期が確立されている、
すなわちフレーム同期信号ＦＣ’の再生が開始されてい
ると判断したときには、ステップｎ４に移り、検出信号
ＳＤが出力されているか否か判断し、出力されていない
ときには、ステップｎ５に移り、検出信号ＳＤが出力さ
れていない回数を計数する内蔵の不一致カウンタの計数
値に１を加えてステップｎ６に移る。

ステップｎ６では、不一致カウンタの計数値が予め設定
されている所定値になったか否か、すなわちフレーム同
期信号ＦＣ’の再生が開始された後に、フレーム周期で
検出信号ＳＤの出力が所定回数連続してなかったか否か
判断し、所定値になったと判断したときには、再度、別
の基準となるフレーム同期信号ＦＣを捜して設定しなけ
ればならないので、ステップｎ７に移ってフレーム同期
信号ＦＣ’の再生を停止する。そして、ステップｎ８に
移って分周クロックによる割り込みを禁止し、さらに、
ステップｎ９で検出信号ＳＤによる割り込みを許可する
。したがって、この場合には、別の検出信号ＳＤの入力
によって上述の第３図の割り込み処理に移行することに
なる。

ステップｎ６において、不一致カウンタの計数値が所定
値になっていないと判断したときには、ステップｎｌｏ
に移って分周クロックカウンタをリセットする。ステッ
プｎ４において、検出信号ＳＤが出力されているときに
は、ステップｎ１９で不一致カウンタをリセットしたの
ちステップｎ２０に移り、分周クロックカウンタをリセ
ットする。

このように本例によれば、フレーム同期信号ＦＣ′の再
生および保護をマイクロプロセッサ４゜の処理によって
行なうので、第１０図例に示すようにハード的に構成す
るものに比べて、回路構成を簡単化することができる。

なお、上述実施例においては、クロックＣＬＫを分周す
る分周回路５０を設けたものであるが、この分周回路５
０は割り込みの周期を長くしてマイクロプロセッサ４ｏ
の処理に余裕を持たせるためのものである。したがって
、マイクロプロセッサ４０の処理に余裕があれば、分周
回路５ｏを省略して構成することもてきる。

［発明の効果］ 以上説明したように、この発明によれば、フレーム同期
信号の再生および保護をマイクロプロセッサ処理によっ
て行なうので、従来例のようなハードカウンタやゲート
回路等の外部回路が不要となり、回路構成を大幅に簡単
化することができる。

【図面の簡単な説明】

第１図はこの発明の一実８１Ｆ例を示す構成図、第２図
はマイクロプロセッサの機能ブロック図、第３図および
第４図はマイクロプロセッサの動作説明に供するフロー
チャート、第５図および第６図は通信衛星を利用した通
信システムの構成図、第７図はファクシミリ信号のフレ
ーム構成を示す図、第８図は活字情報記録装置の構成図
、第９図はデータ取込部の要部の構成図、第１０図はフ
レーム同期信号再生回路の構成図である。 　３ ０ ０ ０ ０７ ０１ ０２ ０３ ０４ ０５ ・データ取込部 ・メモリ ・フレーム同期信号パターン検出回路 ・マイクロプロセッサ ・分周回路 ・活字情報記録装置 ・計数手段 ・判別手段 ・出力手段 ・保護手段 ・設定手段 −［″ １　！！！！　　（，１ ！菰　鴫 か巨

Claims (1)

【特許請求の範囲】
1. （１）入力データをフレーム同期信号の符号パターンと
   比較し、一致するときにはパターン検出信号を出力する
   フレーム同期信号パターン検出手段と、 上記フレーム同期信号パターン検出手段より出力される
   検出信号および上記入力データに同期したクロックに基
   づいてフレーム同期信号を再生するマイクロプロセッサ
   とを備え、 上記マイクロプロセッサは、 上記検出信号が基準信号として与えられ、これに応答し
   て上記クロックの計数を開始する計数手段と、 この計数手段の計数値に基づいて、基準信号が与えられ
   た時点からフレーム周期で上記検出信号が出力されてい
   るか否かを、フレーム周期毎に順次判別する判別手段と
   、 この判別手段の出力に基づいて、フレーム同期信号が再
   生される前に、上記基準信号が与えられた時点からフレ
   ーム周期で上記検出信号の出力が所定回数連続してあっ
   たときには、上記検出信号に同期したフレーム同期信号
   を再生する出力手段と、 上記判別手段の出力に基づいて、フレーム同期信号が再
   生された後に、フレーム周期で上記検出信号の出力が所
   定回数連続してなかったときのみ、フレーム同期信号の
   再生を停止する保護手段と、上記判別手段の出力に基づ
   いて、フレーム同期信号が再生される前に、上記基準信
   号からフレーム周期で上記検出信号の出力がなかったと
   き、およびフレーム同期信号が再生された後に、フレー
   ム周期で上記検出信号の出力が所定回数連続してなかっ
   たときには、上記基準信号として与えられるものとは別
   の上記検出信号を上記計数手段に基準信号として与えて
   基準信号を新たに設定する設定手段とを構成することを
   特徴とするフレーム同期信号再生回路。