ITRM950108A1 - Sistema per la trasmissione di dati su canale televisivo. - Google Patents
Sistema per la trasmissione di dati su canale televisivo. Download PDFInfo
- Publication number
- ITRM950108A1 ITRM950108A1 IT95RM000108A ITRM950108A ITRM950108A1 IT RM950108 A1 ITRM950108 A1 IT RM950108A1 IT 95RM000108 A IT95RM000108 A IT 95RM000108A IT RM950108 A ITRM950108 A IT RM950108A IT RM950108 A1 ITRM950108 A1 IT RM950108A1
- Authority
- IT
- Italy
- Prior art keywords
- data
- transmission
- television channel
- signal
- channel according
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 165
- 238000013475 authorization Methods 0.000 claims abstract description 8
- 238000012546 transfer Methods 0.000 claims abstract description 7
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 230000015654 memory Effects 0.000 claims description 90
- 230000006870 function Effects 0.000 claims description 48
- 239000002131 composite material Substances 0.000 claims description 34
- 230000003750 conditioning effect Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 12
- 102100032219 Cathepsin D Human genes 0.000 claims description 11
- 102100035654 Cathepsin S Human genes 0.000 claims description 11
- 101000869010 Homo sapiens Cathepsin D Proteins 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000003595 spectral effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000008030 elimination Effects 0.000 claims description 3
- 238000003379 elimination reaction Methods 0.000 claims description 3
- 238000009432 framing Methods 0.000 claims description 3
- 102100021975 CREB-binding protein Human genes 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims description 2
- 238000001228 spectrum Methods 0.000 claims description 2
- 238000010615 ring circuit Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 238000004891 communication Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/03—Subscription systems therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/10—Adaptations for transmission by electrical cable
- H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/162—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing
- H04N7/165—Centralised control of user terminal ; Registering at central
Abstract
Sistema per la trasmissione di dati su canale televisivo comprendente:A) una stazione di trasmissione, la quale si occupa della raccolta e della preparazione dei dati per la trasmissione e comprende fondamentalmente:- uno o più Personal o altro tipo di calcolatore equipollente,- un software di conversione dei dati per la trasmissione e di gestione delle abilitazioni.- una scheda di trasmissione per la conversione del segnale da digitale a analogico e suo invio al trasmettitore,- altri apparati accessori; in particolare un complesso adattatore al mezzo fisico;B) almeno una stazione di ricezione, la quale si occupa della ricezione dei dati e comprende fondamentalmente:- una antenna televisiva satellitare o anche normale o connessione via cavo, - un ricevitore, che può anche essere interno ad un Personal o altro equipollente calcolatore, sotto forma di adatta scheda,- una scheda di ricezione per la conversione del segnale da analogico a digitale, per il controllo e la correzione degli errori di trasmissione, per la verifica di abilitazione dell'utente e per il passaggio dei dati al Personal,- una stazione Personal Computer o anche soltanto stampante,- nonché apparati accessori, in particolare un complesso adattatore al mezzo fisico.
Description
DESCRIZIONE
a corredo di una domanda di brevetto per invenzione industriale avente per titolo:
" SISTEMA PER LA TRASMISSIONE DI DATI SU CANALE TELEVISIVO "
La presente invenzione si riferisce in linea generale ad un sistema per comunicazioni e concerne più particolarmente un sistema per la trasmissione e la ricezione di informazioni, dati e video, via satellite su canale televisivo.
Come è noto esistono già dei sistemi per la trasmissione di informazioni attraverso i canali televisivi. Tali sistemi sono stati concepiti per trasmettere informazioni e dati insieme con le informazioni video ed audio delle normali trasmissioni televisive. Ad esempio il sistema TELEVIDEO o TELETEXT che utilizzano le righe nere del segnale televisivo.
Il sistema oggetto della presente invenzione è nato dall’esigenza di trasmettere un grande massa di informazioni, ad esempio un giornale, attraverso un canale dati di tipo broadcasting, per raggiungere una utenza più vasta di quella raggiungibile con i sistemi attuali. I sistemi proposti sul mercato, infatti, come TELETEXT e trasmissione digitate si sono rivelati difficoltosi da utilizzare, il primo per la inafFidabilità e la lentezza, il secondo a causa del costo.
In questo contesto, lo scopo generale della presente invenzione è di proporre un sistema di trasmissione che, usufruendo dei normali canali televisivi, sia in grado di rispondere alle esigenze non solo della trasmissione di un giornale, ma anche di qualsiasi tipo di dati.
Il sistema, considerato nella sua struttura globale, si compone di
A) una stazione di trasmissione, la quale si occupa della raccolta e della preparazione dei dati per la trasmissione e comprende fondamentalmente:
- uno o più Personal o altro tipo di calcolatore equipollente, - un software di conversione dei dati per la trasmissione e di gestione delie abilitazioni,
- una scheda per la conversione del segnale da digitale a analogico e suo invio al trasmettitore,
- altri apparati accessori;
B) una stazione di ricezione, la quale si occupa della ricezione dei dati e comprende fondamentalmente:
- una antenna televisiva satellitare o anche normale o connessione via cavo,
- un ricevitore, che può anche essere interno ad un Personal o altro equipollente calcolatore, sotto forma di adatta scheda,
- una scheda per la conversione del segnale da analogico a digitale, per il controllo e la correzione degli errori di trasmissione, per la verifica di abilitazione dell’utente e per il passaggio dei dati al Personal,
- una stazione Personal Computer o anche soltanto stampante. Sotto l'aspetto operativo, nel sistema della presente invenzione, il segnale contenente l'informazione è modulato all’interno del segnale video, mantenendo inalterati tutti gli attributi di segnale televisivo. Il sistema di trasmissione sfrutta il segnale televisivo come mezzo per il trasporto dei dati. In questo modo, le immagini televisive di una normale trasmissione televisiva vengono sostituite con segnali che “trasportano” informazioni digitali, essendo sottinteso che tali informazioni possono anche contenere delle immagini.
Ancora più in particolare, il dato di partenza, fornito da chi offre il servizio e quindi definibile come fornitore del servizio, sarà costituito da una serie di file, definibili con il termine di streams o flussi, che il sistema organizza in blocchi atti ad essere trasmessi, a loro volta suddivisi in pacchetti contenenti l’informazione elementare. Ognuno di questi, oltre a contenere l'informazione di base, riporta una serie di dati aggiuntivi che servono per identificare gli utenti a cui essi sono destinati, nonché, dove possibile, a correggere gli errori dovuti alla corruzione del segnale durante la trasmissione.
Per quanto riguarda la stazione di trasmissione, bisogna notare che essa è suscettibile di diverse soluzioni strutturali, poiché la sua funzionalità è strettamente legata alla tipologia del servizio offerto (broadcasting, interattivo,...)- Si possono infatti prevedere stazioni di trasmissione che effettuino la fornitura di un singolo servizio e sono quindi composte di una unica unità di elaborazione e trasmissione, oppure sistemi di raccolta dati da diversi fornitori di servizi ed instradamento comune sul canale di trasmissione, ad esempio il canale satellitare.
Per semplificare la descrizione dei sistema in argomento, si prenderà in esame l’ipotesi di un singolo elaboratore che si occupi della trasmissione di un unico servizio. Le sue funzionalità possono essere cosi suddivise:
- scomposizione dei dati in Streams e Blocchi: gli elementi da trasmettere (files, pagine, etc.) vengono scomposti in Streams (unità complete), Blocchi (sotto unità) e Pacchetti (unità minime). Essi vengono quindi crittografati utilizzando una chiave univoca, generata dal sistema, e preparati per la trasmissione,
- generazione dei Pacchetti di Abilitazione: per ciascun utente abilitato (cioè con abbonamento attivo) viene generato il codice da utilizzare per la generazione della chiave di decrittografazione. L’insieme dei codici e delle chiavi viene assemblato in un insieme di pacchetti che verranno trasmessi prima della parte dati vera e propria, permettendo cosi alle stazioni riceventi di abilitare le apposite funzioni di ricezione.
- trasmissione: l’insieme delle informazioni viene quindi trasferito alla scheda di trasmissione con le sequenze e le ripetizioni proprie del protocollo utilizzato al momento. La scelta del protocollo e quindi il numero delle ritrasmissioni è effettuata in base al livello di sicurezza desiderato.
La sequenza dei dati, completata con i dati aggiuntivi utilizzati durante la ricezione per correggere eventuali errori, viene trasformata in un segnale video di luminanza alt’intemo dei sincronismi generati da una apposita elettronica incorporata nella stessa scheda di trasmissione. L’uscita del segnale video completo (Video in Banda Base) viene inviata al trasmettitore televisivo per essere irradiata.
Come già accennato, è possibile utilizzare trasmettitori satellitari, terrestri (via etere) o via cavo senza per questo dover modificare il sistema di trasmissione dei dati.
Per quanto riguarda l'impianto di ricezione e con particolare riferimento ad un impianto per ricezione satellitare, esso è composto da una parabola ricevente, da un illuminatore, da un convertitore a basso rumore (LNB) e da un sintonizzatore televisivo a media di frequenza: tutti componenti di per sè noti. Le caratteristiche della parabola e del convertitore, naturalmente, variano in base alla potenza ed alla dispersione del segnale irradiato dal satellite. Il sintonizzatore a media frequenza ha la funzione precipua di selezionare il segnale del canale desiderato, separando le sottoportanti audio, die non sono utilizzate nel presente sistema. L’uscita standard del ricevitore, che normalmente verrebbe utilizzata per il collegamento al televisore, viene collegata alla scheda di ricezione dei Personal Computer.
Per quanto riguarda la scheda di ricezione, come già accennato, il segnale ricevuto dal sintonizzatore televisivo viene innanzi tutto filtrato dalle sottoportanti audio e colore in modo da ottenere un segnale di base composto da luminanza e sincronismi orizzontale e verticale, i segnali di sincronismo vengono utilizzati dalla scheda di ricezione per allineare la trama dei dati ricevuti, mentre il segnale di luminanza viene suddiviso in un numero variabile di bit (elementi minimi di informazione) in base alla banda passante desiderata ed alla qualità minima del segnale.
Sono inoltre presenti all’interno del segnale alcune sequenze di informazione necessarie per la auto-calibrazione della scheda di ricezione (ad esempio, i livelli di discriminazione bianco/nero, ovvero valori binari uno/zero).
La sequenza dei bit viene quindi assemblata in pacchetti che, opportunamente separati in base alla tipologia, vengono trasferiti al software di elaborazione dei dati (software di pilotaggio) prima di essere definitivamente passati alle applicazioni che ne debbono fare uso.
Il software di pilotaggio della scheda ha lo scopo di rendere la ricezione dei dati indipendente dal momento fisico in cui essi vengono elaborati dalle applicazioni: esso deve quindi permettere la ricezione anche quando il Personal Computer è impegnato in altre attività elaborative. In dettaglio le funzioni specifiche sono le seguenti:
- ricomposizione della Stream dei dati. Poiché la sequenza di informazioni trasmessa dal sistema principale è composta da un insieme di diverse informazioni rivolte a diverse utenze, il software di pilotaggio deve ricomporre le sequenze originarie delle informazioni per le utenze abilitate, intendendosi per utenza non una stazione fìsica di ricezione, ma un programma applicativo all'interno della stazione stessa. In altre parole, su un Personal Computer si possono trovare diversi programmi applicativi (utenze) dedicati a ricevere diverse tipologie di informazioni.
- Gestione delle Abilitazioni e della Decriptografazione. Ciascuna sequenza di Pacchetti che compongono una informazione completa (Stream) è preceduta da uno o più Pacchetti contenenti i codici delle stazioni abilitate alla ricezione deirinformazione in argomento. Tale informazione è, pertanto, completata da un codice di abilitazione univoco per ciascuna stazione. Il software di pilotaggio, utilizzando una apposita componente hardware della scheda, come si vedrà, elabora il suo codice specifico ricavandone una chiave di decriptografazione che verrà poi applicata ai dati ricevuti.
- Gestione di Applicazioni Multiple. A titolo di completezza, si precisa che ciascun programma applicativo che deve ricevere dati dal sistema secondo la presente invenzione, deve registrare fa sua presenza, all’atto della attivazione del programma. I codici dei servizi utilizzati da ciascuna applicazione vengono registrati dal software di pilotaggio sulla scheda di ricezione, abilitando così la funzione di filtro automatico dei dati che debbono essere ricevuti: viene così ridotto al minimo il flusso di dati passati dalla scheda di ricezione al software su Personal Computer, Nel sistema in argomento possono essere contemporaneamente presenti un massimo di dieci applicazioni.
Riepilogando la struttura dell’ informazione, essa viene trasmessa come una serie continua di bit nelle aree comprese tra i segnali di sincronismo video ed è suddivisa in unità chiamate Pacchetti che contengono le informazioni logiche necessarie alla corretta identificazione dei dati. Insiemi di Pacchetti, denominati Blocchi, identificano una serie di informazioni appartenenti alla stessa categoria ed elaborabili in tempi estremamente brevi. I Blocchi, infine, sono organizzati in Streams, che rappresentano l'informazione completa e sono ìndipendenti dal tempo totale necessario alta ricezione. Poiché il Pacchetto è l'unità minima di trasmissione ed è l’elemento sul quale viene applicato l’algoritmo di correzione dell’errore, si ritiene conveniente fornirne qualche dettaglio.
Il Pacchetto è suddiviso in quattro parti: un segmento iniziale (header) fisico (con funzioni di sincronismo), un segmento iniziale logico (con funzioni di identificazione), un’area di dati di utente ed un’area di correzione dell’errore.
Il segmento iniziale fisico contiene le informazioni necessarie «
ad identificare l'inizio del pacchetto: questa porzione delS’informazione è da mantenere ovviamente la più piccola possibile, sfruttando eventualmente i segnali di sincronismo video per questa funzione.
Il segmento iniziale logico contiene tutte le informazioni necessarie alla identificazione ed all’instradamento del pacchetto: si trova, quindi, l'identificatore del tipo, il contatore ed il numero totale dei pacchetti per la Stream e per il Blocco, nonché le informazioni di identificazione dei fornitore e del tipo di servizio.
L’area dei dati contiene le informazioni di utente che verranno passate dalla scheda al programma applicativo.
L’area di correzione dell'errore, preferibilmente di dimensione massima non superiore ad 1/3 della dimensione massima del pacchetto, contiene le informazioni necessarie a ricostruire i dati errati contenuti nell’interno dei pacchetto. La sua lunghezza, comunque, dipenderà dall’algoritmo utilizzato. Particolare rilevanza hanno i pacchetti di abilitazione. Infatti, ciascuno stream di dati, prima di essere trasmesso, è preceduto da una sequenza di uno o più pacchetti di “abilitazione” contenenti gli elenchi degli utenti abilitati a ricevere le informazioni. Il software di pilotaggio predispone la scheda alla ricezione dei soli pacchetti di abilitazione di Fomitori/Servizi per i quali esistono applicazioni attive. Al ricevimento di una sequenza abilitata, il software di pilotaggio ricerca all'Interno di questa il suo proprio codice e, se trovato, ne estrae la chiave di abilitazione che si trova subito dopo: la chiave viene quindi passata all’elettronica di conversione presente sulla scheda, da cui verrà attivato l'algoritmo di decriptografazione dei dati. Le informazioni ricevute successivamente, con riferimento allo stesso codice di stream, verranno decriptografate direttamente dalla scheda.
Nel sistema secondo la presente invenzione, vengono utilizzati diversi metodi per trasferire le informazioni dai fornitori di servizi agli utenti. Questi metodi sono chiamati protocolli e sono suddivisi in due categorie: “Broadcast”, comprendente tutti i metodi che non necessitano di alcuna informazione da parte degli utenti (la maggior parte delle informazioni rientrerà presumibilmente in questa categoria); “Checked”, che prevede un segnale di ritorno (normalmente su linea telefonica terrestre) da una pluralità o da tutte (e stazioni che sono abilitate a ricevere le informazioni.
Le informazioni trasmesse con protocolli della categoria Broadcast sono inviate ad un numero indefinito (anche se noto) di utenti che hanno soltanto la possibilità di ricevere senza alcuna possibilità di interloquire con il fornitore del servizio. Ovviamente la stazione ricevente dovrà essere funzionante al momento in cui i dati verranno trasmessi. All’interno di questa modalità si possono individuare tre tipi di protocollo.
Sinale Broadcast: è il principale protocollo per la diffusione di informazioni: ciascun pacchetto di dati viene trasmesso una sola volta, una con fattori di ritardo che permettono anche a sistemi di basso costo (e quindi di basse prestazioni) di ricevere la serie completa delle informazioni;
Secure Broadcast: i pacchetti di dati vengono trasmessi due o più volte in base alla sensibilità dell’informazione, ad eventuale necessità di coprire zone in cui il segnale satellitare è particolarmente debole ed in condizioni generali non favorevoli;
Continuous Broadcast: l'informazione viene trasmessa suddivisa in frammenti, ciascuno dei quali può essere aggiornato in tempi diversi. Esempio di questo tipo di trasmissione sono i tabelloni elettronici aggiornati in tempo reale.
Per quanto riguarda i protocolli di tipo “Checked”, in questa categoria sono compresi i protocolli di colloquio con stazioni abilitate a segnalare la corretta ricezione delle informazioni. Il canale di ritorno o di riconoscimento è basato normalmente su linee telefoniche terrestri, oppure sfruttando reti dati geografiche. All'interno di questa modalità “Checked” si possono individuare tre tipi di protocollo:
Point to Point (Punto per Punto): il più semplice dei protocolli di tipo Checked prevede l’invio dell'informazione ad un unico utente e l’attesa di una conferma o di una segnalazione di errore. In questo caso viene effettuata nuovamente la trasmissione dell’informazione.
Multipoint (Multipunto): tutti gli utenti abilitati a ricevere l'informazione segnalano la corretta ricezione dell'informazione. Vengono ritrasmessi i blocchi che non sono stati ricevuti da uno qualsiasi degli utenti.
Broadcast with Check (Trasmissione con verifica): Quest’ultimo metodo prevede una trasmissione di tipo Broadcast, ma con la ricezione della conferma da parte di uno o più utenti “strategici” eventualmente dislocati sul territorio.
Per quanto riguarda la struttura organizzativa delle stazioni riceventi per un sistema di trasmissione di un giornale o simili, le stazioni di ricezione sono di tre tipi, dimensionate in base alla tipologia di utilizzo:
Centri Stampa: un impianto di ricezione satellitare, una scheda ed un Personal Computer costituiscono una stazione di ricezione di base nella quale sono memorizzate le pagine digitalizzate del giornale, ricevute attraverso il sistema di trasmissione. Nella forma di realizzazione preferita, te pagine vengono stampate su pellicola da un laser ad aita qualità e quindi passate al centro stampa che provvede alla stampa su macchine rotative dimensionate in base al numero di copie da produrre.
Grandi Clienti: la stazione di base di ricezione è uguale a quella precedente e ad essa è collegata una stampante laser ad alta qualità che produrrà una copia di base dalla quale potranno essere ricavate le ulteriori copie necessarie.
Singolo Cliente: il fruitore del servizio dispone di una stazione di ricezione a basso costo, con la quale egli potrà consultare il giornale in video e/o in stampa a mezzo di un Personal Computer.
Ulteriori particolarità e vantaggi della presente invenzione appariranno evidenti dal seguito della descrizione con riferimento ai disegni allegati, in cui è rappresentata a titolo illustrativo e non restrittivo la preferita forma di realizzazione.
Nei disegni:
la Figura 1 mostra la topologia di rete del sistema di trasmissione e ricezione secondo la presente invenzione,
la Figura 2 mostra uno schema a blocchi di hardware della scheda di trasmissione o di ricezione del sistema della presente invenzione,
la Figura 3 mostra i blocchi principali della logica di controllo a microcontrollore della scheda di trasmissione,
la Figura 4 mostra uno schema a blocchi della logica di trasmissione (tx) della scheda di trasmissione del sistema della presente invenzione,
la Figura 5 mostra uno schema a blocchi del generatore di temporizzazione della scheda di trasmissione,
la Figura 6 mostra uno schema a blocchi del generatore della base di tempi della scheda di trasmissione,
la Figura 7 mostra uno schema a blocchi del generatore di forma d’onda digitale delia scheda di trasmissione del sistema della presente invenzione,
la Figura 8 mostra uno schema a blocchi della sezione di formattazione dei dati di trasmissione della scheda di trasmissione, la Figura 9 mostra uno schema a blocchi del modulatore a controllo numerico della scheda di trasmissione,
la Figura 10 mostra uno schema a blocchi della logica di condizionamento analogico delia scheda di trasmissione,
la Figura 11 mostra uno schema a blocchi della logica ausiliaria della scheda dì trasmissione,
la Figura 12 mostra il connettore del segnale video composito B/N della scheda di trasmissione.
la Figura 13 mostra il connettore dei segnali video compositi B/N, sincronismo di quadro, sincronismo di riga e abilitazione di trasmissione della scheda di trasmissione,
la Figura 14 mostra uno schema a blocchi della logica di ricezione (rx) della scheda di ricezione del sistema secondo la presente invenzione,
la Figura 15 mostra uno schema a blocchi della logica di condizionamento analogico della scheda di ricezione,
la Figura 16 mostra uno schema a blocchi del generatore di temporizzazione della scheda di ricezione,
la Figura 17 mostra uno schema a blocchi del generatore della base di tempi della scheda di ricezione,
la Figura 18 mostra uno schema a blocchi del generatore di forma d’onda digitale della scheda di ricezione del sistema della presente invenzione,
la Figura 19 mostra uno schema a blocchi della sezione di formattazione dei dati di ricezione della scheda di ricezione,
la Figura 20 mostra uno schema a blocchi del generatore di sin/cos numerico della scheda di ricezione della presente invenzione, la Figura 21 mostra uno schema a blocchi delia logica ausiiiaria della scheda di ricezione,
la Figura 22 mostra uno schema di un sistema per la trasmissione contemporanea di dati ed immagini secondo la presente invenzione, e
la Figura 23 illustra il principio di funzionamento del sistema per la trasmissione contemporanea di dati ed immagini secondo la Figura 22.
Con riferimento ora ai disegni, il sistema per la trasmissione di dati su canale televisivo secondo la presente invenzione è un sistema per comunicazioni basato su schede aggiuntive per Personal Computer o altro analogo calcolatore equipollente. Esso è costituito da due tipi di scheda: la scheda di trasmissione e la scheda di ricezione. Nella Figura 1 è mostrata la tipologia di rete del sistema globale. Esso consiste di un sistema di trasmissione che trasmette le informazioni ad un numero N di sistemi di ricezione che le ricevono in broadcast.
Il sistema di trasmissione è composto dalle seguenti parti: un Personal Computer con funzioni di Host, una scheda di trasmissione ed un adattatore di trasmissione al mezzo fisico.
Il sistema di ricezione è composto dalle seguenti parti: un Personal Computer con funzioni di Host; una scheda di ricezione ed un adattatore di ricezione al mezzo fisico.
La principale attività del Personal Computer Host è la preparazione ed il trasferimento dei Pacchetti dalla propria memoria al buffer della scheda di trasmissione. É cura del PC Host fornire alla scheda di trasmissione i dati da trasmettere con un ordine tale che qualsiasi ricevitore abbia un flusso medio di dati da lui sostenibile.
Nella Figura 2 è definito lo schema a blocchi della scheda di trasmissione o di ricezione. Il nucleo della scheda di trasmissione è un microcontrollore, ad esempio MOTOROLA 68360, che integra un processore centrale CISC a 32 bit, un processore ausiliario RISC ottimizzato per le trasmissioni seriali e molte delle periferiche necessarie, tra cui: due memorie DMA, quattro temporizzatori, un controllore di interruzione ed un controllore di memoria. II parallelismo del bus dati interno alla scheda di trasmissione è 32 bit mentre il parallelismo del bus indirizzi è 28 bit.
Si distinguono quattro blocchi di memoria: memoria di bootstrap, memoria per dati e programma, memoria di tipo FIFO (firstin-first-out), memoria di tipo DPR (Dual Pori RAM).
La memoria di bootstrap è costituita da un chip EPROM o Flash-EEPROM oppure EEPROM di dimensione 8K x 8 bits, ma sono possibili anche le dimensioni 16/32/64/128 k x 8 bits. Questa memoria viene usata solo durante il bootstrap e quindi può essere ad accesso molto lento.
La memoria per dati e programma è costituita da quattro chips SRAM di dimensioni 34 k x 8 bits, ma è supportata anche la dimensione 128 k x 8 bits per un totale di 32 k x 32 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States.
La memoria di tipo FIFO è costituita da quattro chips SRAM ad accesso FIFO di dimensione 4 k x 8 bits, ma sono supportate anche le dimensioni 8/16 k x 8 bits, per un totale di 4 k x 32 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States ed è impiegata come buffer o memoria di transito per il trasferimento di grossi blocchi di dati dal PC ai micrpcontrollore.
La memoria di tipo DPR è costituita da un chip SRAM con doppia porta di accesso, di dimensione 1 k x 8 bits ma è supportata anche la dimensione 2 k x 8 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento dei microcontrollore a zero wait States ed è impiegata per l’immagazzinamento dei registri di configurazione. Tali registri sono accessibili contemporaneamente dal microcontrollore e dal PC.
Il blocco denominato logica di controllo di interfacciamento con ISA si occupa di gestire le memorie FIFO e DPR, oltre a permettere l'interfacciamento con il bus di tipo ISA deJ PC.
Due blocchi supportano il microcontrollore nelle sue funzioni vitali: una logica di ricerca ed eliminazione di errori (debug) ed una logica di controllo. Nello schema a blocchi sono riconoscibili una logica di trasmissione (tx) che implementa il front-end di adattamento all'interfaccia esterna di trasmissione ed una logica ausiliaria che aiuta il microcontrollore nelle sue funzioni di elaborazione.
Le alimentazioni a bordo della scheda, sia digitali, sia analogiche, sono ricavate dai bus ISA tramite il blocco di alimentazione che può essere realizzato con regolatori di tipo lineare o di tipo a commutazione.
La logica di controllo del microcontroilore fornisce il clock di funzionamento e le funzioni di inserimento alimentazione/ripristino sotto tensione.
Con riferimento alle Figure 2 e 4, si vede che il front-end di adattamento all’interfaccia di trasmissione è realizzato per mezzo della logica di trasmissione, illustrata in dettaglio nella Figura 4. Essa è connessa al microcontrollore (μ C) a mezzo di due canali seriali: un canale di dati CH D ed un canale di set up CH S. Il canale dì set up serve per trasmettere i parametri di configurazione della comunicazione durante l'ultimo intervallo disponibile al termine di un semiquadro pari. Il canale dei dati serve per trasmettere i dati durante gli altri intervalli disponibili.
Nello schema a blocchi della Figura 4, si possono riconoscere i seguenti componenti fondamentali: un generatore di temporizzazioni, un modulo di formattazione dei dati di trasmissione, un convertitore digitale/analogico (DAC) video: un modulo di condizionamento analogico ed un connettore di uscita C.
Il generatore di temporizzazioni può essere realizzato con un dispositivo di tipo ASIC ed ha l'incarico di generare tutte le temporizzazioni del sistema di trasmissione e precisamente: 60 MHz: clock di sistema; TCLKD: clock di trasmissione per il canale dati; TCLKD: clock di trasmissione per il canale di set up; CTSD : abilitazione alla trasmissione per il canale dati; CTSS : abilitazione alla trasmissione per il canale di set up; CSYNC: segnale video composito di sincronismo; CBLANK: segnale video composito di cancellazione; VSYNC: sincronismo verticale (o di quadro); HSYNC: sincronismo orizzontale (o di riga); TXENA: abilitazione alla trasmissione.
Il modulo di formattazione dei dati di trasmissione può essere realizzato con un dispositivo ASIC ed ha la funzione di formattare i dati da trasmettere generando l’uscita digitale: TXD (0÷7) : dati da trasmettere, codificati con risoluzione di 8 bits; in base ai segnali: TXDD: dato da trasmettere del canale dei dati; TXDS: dato da trasmettere del canale di set up; RTSD richiesta di trasmissione da parte del canale dei dati; RTSS : richiesta di trasmissione da parte del canale di set up.
Il convertitore video DAC è un convertitore digitale/analogico a velocità video con risoluzione di 8 bits. Esso converte il segnale digitale TXD (0÷7) in un segnale analogico VIDSYNT, segnale video composito B/N sintetizzato basandosi sulle temporizzazioni fomite dai segnali 60 MHz, CSYNC e CBLANK.
Il blocco di condizionamento analogico è un blocco completamente analogico che serve per adattare il segnale di ingresso VIDSYNT ai livelli del segnale video composito B/N (VIDEO).
Sono visibili anche i due connettori di uscita C e CC.
Per quanto riguarda il generatore di temporizzazioni, per il quale sono possibili due versioni rispettivamente per gii standard PAL e NTSC, esso comprende, come si vede in Figura 5, un generatore di base di tempi ed un generatore di forma d’onda digitale.
Il generatore di base di tempi, dettagliato in Figura 6, genera le basi dei tempi di 60 MHz, 10 MHz e 6 MHz. I 60 MHz sono derivati da un oscillatore, mentre i 10 MHz e i 6 MHz sono sintetizzati da contatori sincroni. Il contatore di 6 MHz è sincronizzato dal segnale SYNCRES.
Il generatore di forme d’onda digitali rappresentato in dettaglio nella Figura 7 genera i segnali di temporizzazione: TCLKD, TCLKS, CTSD , CTSS , CSYNC, CBLANK, VSYNC, HSYNC, TXENA; SYNCRES, sulla base dei segnali di clock di 10 MHz e di 6 MHz.
Il generatore di forma d'onda digitale è costituito da una macchina di tipo “run-iength encoded” la quale genera un sovrainsieme di tutte le transizioni del segnale di sincronismo video composito e da una serie di macchine a stati che, partendo da tale segnale, derivano quelli di uscita. La prima macchina è basata su due contatori presettabili e su due memorie di tipo ROM, una memoria ROM che contiene le durate dei livelli alti e bassi ed una memoria ROM che ne contiene il numero.
Un blocco codificatore di indirizzi permette di ridurre le dimensioni della prima memoria ROM e le macchine a stati sono del tipo “one hot encoding”.
J segnali di clock TCLKD e TCLKS sono continui. Il segnale CTSD permette la trasmissione solo nell’interno della zona di modulazione della luminanza delle linee complete e visibili. In particolare sono escluse le righe nell'intorno del sincronismo di quadro e le due righe non complete. Tramite due registri di programmazione vengono definite la riga di inizio e quella di fine della zona non disponibile per i dati e dedicata all'area di immagine video. Queste informazioni servono anche per generare il segnale TXENA. Il segnale CTSS permette la trasmissione solo all'interno della zona di modulazione della luminanza dell'ultima linea compieta e visibile del semiquadro pari.
Per quanto riguarda la sezione di formattazione dei dati di trasmissione, essa è composta dalle parti evidenziate nella Figura 8, e precisamente: un multiplexer per il clock di trasmissione; un multiplexer per il dato di trasmissione; un multiplexer per la richiesta di trasmissione; un demultiplexer dei dati in fase e di quelli in quadratura; un codificatore differenziale; una linea di ritardo; un modulatore a controllo numerico.
I tre circuiti multiplexer o multiplatori operano una selezione del dock di trasmissione TCLK, del dato di trasmissione TXD e della richiesta di trasmissione RTS tra quelli del canale dei dati (TCLKD, TXDD, RTSD ) e quelli del canale di set up (TCLKS, TXDS, RTSS ). Tale scelta viene effettuata sulla base delle abilitazioni alla trasmissione CTSD e CTSS provenienti dal generatore di temporizzazioni.
II demultiplexer separa i dati in fase A(T) da quelli in quadratura 8(T) per la modulazione di tipo QPSK. Il segnale TXD rappresenta i dati in ingresso, il segnale TCLK fornisce il clock di funzionamento, mentre i segnali CTSD e CTSS servono per la inizializzazione.
Il modulo codificatore differenziale opera una codifica sul flusso seriale dei dati A(T) e B(T) per migliorare la distribuzione media della potenza in trasmissione e per risolvere l’ambiguità 0°-180° per la decisione in ricezione. I segnali PREI(T) e Q(T) portano il flusso seriale dei dati codificati, il segnale TCLK fornisce il clock di funzionamento, mentre i segnali CTSD e CTSS servono per la inizializzazione.
La linea di ritardo introduce un ritardo fisso fra i dati in fase e quelli in quadratura in modo da realizzare la cosiddetta modulazione "offset keying” richiesta dalla variante OK-QPSK della modulazione di tipo QPSK. La linea di ritardo genera, dai dati di ingresso PREI(T), una copia ritardata l(T) in base al segnale di clock TCLK.
Il modulatore a controllo numerico genera il dato da trasmettere TXD[0:7] codificato con risoluzione di 8 bits in base ai segnali l(T) e Q(T), utilizzando per il framing i segnali RTS , CTSD e CTSS , insieme con i segnali di clock TCLK e 60 MHz.
Il modulatore a controllo numerico è rappresentato in dettaglio nella Figura 9 e nel suo intemo si possono riconoscere i seguenti componenti: macchina a stati per il controllo di fase, una matrice XOR per la inversione dell'indirizzo, una memoria ROM per la funzione di seno ed una matrice XOR per la inversione del segno.
La macchina a stati per il controllo di fase è del tipo “one hot encoding” e serve per generare gli indirizzi, il comando di inversione degli indirizzi ed il comando di inversione del segno per la lettura della tabella di ricerca o consultazione implementata dalla memoria ROM contenente la funzione seno e dalle due matrici XOR.
Il blocco di condizionamento analogico è costituito dalle parti rappresentate in evidenza nella Figura 10, vale a dire un filtro passa basso, un blocco di regolazione di guadagno, un blocco di regolazione di offset ed un buffer/invertitore. Questi blocchi sono completamente analogici e servono per adattare il segnale di ingresso VIDSYNT ai livelli del segnale video composito BN, vale a dire i! segnale VIDEO.
Il filtro passa basso serve per interpolare i campioni della forma d’onda sintetizzata dal componente convertitore digitale/analogico (DAC), per tagliare le componenti spettrali al di fuori della banda video e per la funzione del controllo della pendenza dei fronti per gii impulsi di sincronismo.
Il blocco di regolazione di guadagno serve per adattare l’ampiezza dei segnale di uscita mentre il blocco di regolazione di offset serve per la taratura del livello di riferimento dello stesso. L’azione combinata dei due blocchi di regolazione, tramite la selezione VOUT RANGE, consente l'uscita di 1 volt su 75 ohm oppure quella di 0,7 volt su 75 ohm.
Infine, il blocco di buffer/invertitore rende disponibile l’uscita con modulazione VIDEO positiva o negativa secondo la selezione VIDEOMOD.
Nella Figura 11 sono definite le funzioni ausiliarie della scheda di trasmissione, vale a dire la memoria contenente il numero seriale unico per ogni scheda ed il codificatore per la rivelazione e la correzione dell’errore.
La memoria può essere realizzata come una memoria seriale EEPROM protetta contro la copiatura oppure con un dispositivo PAL (Programmable Array Logic) con fusibile di sicurezza. Come interfaccia può essere usata l’interfaccia SPI (Interfaccia Periferica Seriale) del microcontrollore. Il codificatore EDAC (Rivelazione e Correzione dell’Errore) può codificare i dati da trasmettere secondo una delle seguenti modalità: CRC a 16 bits, CRC a 32 bits, EDAC a distanza di Hamming. Per le suddette modalità sono disponibili opportuni algoritmi. Il codificatore EDAC, controllato dal microcontrollore e da questo visto come un coprocessore mappato in memoria, può essere realizzato con un dispositivo di tipo ASIC.
La logica di controllo di interfaccia ISA permette rinterfacciamento fra il microcontrollore ed il Personal Computer attraverso un bus di tipo ISA. Nella pratica, una tale logica comprende i seguenti blocchi funzionali: registri di comando, registri di stato, logica di controllo della memoria DPR, logica di controllo della memoria FIFO, logica di controllo delie interruzioni da/verso il bus ISA, logica di controllo del DMA del microcontrollore, logica di decodifica e buffer di interfaccia con il bus ISA.
Anche la logica di controllo di interfaccia ISA può essere realizzata con un dispositivo di tipo ASIC.
I registri di configurazione servono per contenere i parametri di funzionamento ed inizializzazione della scheda di trasmissione. Questi registri sono leggibili e scrivibili sia dal Personal Computer che dal microcontrollore e sono collocati nella memoria DPR.
I registri di comando servono per fare eseguire certe azioni alla scheda di trasmissione. Questi registri sono scrivibili dal Personal Computer e sono leggibili dal microcontrollore. Essi sono collocati nella logica di controllo di interfaccia ISA.
I registri di stato servono al Personal Computer per informarsi sul funzionamento della scheda di trasmissione. Questi registri sono leggibili dal Personal Computer e scrivibili dal microcontrollore e sono collocati nella logica di controllo di interfaccia ISA.
L’interfaccia di trasmissione della scheda di trasmissione è di tipo video composito B/N. Essa è realizzata con un connettore di tipo BNC con la piedinatura indicata nella Figura 12 e con un connettore di tipo 0 9 poli femmina MlL-C-24308 con la piedinatura indicata nella Figura 13. Per il segnale video composito B/N della scheda di trasmissione, i livelli sono quelli del segnale video composito B/N normalizzati a 1 volt su 75 ohm oppure 0,7 volt su 75 ohm. La scelta viene effettuata durante la installazione della scheda di trasmissione. Per i segnali di sincronismo di quadro, di sincronismo di riga e di abilitazione alla trasmissione, i livelli di trasmissione sono quelli TTL.
L’interfaccia tra PC Host e scheda di trasmissione è del tipo ISA bus con ingresso/uscita su porta a 16 bits. Essa è preferibilmente realizzata con un connettore di tipo card-edge con opportuna piedinatura.
Per quanto riguarda la struttura delia scheda di ricezione, nella Figura 14 è definito il suo schema a blocchi. Il nucleo della scheda di ricezione è costituito da un microcontrollore, preferibilmente del tipo MOTOROLA 68360. Esso integra un processore centrale CISC a 32 bits, un processore ausiliario RISC ottimizzato per le trasmissioni seriali e molte periferiche necessarie, fra le quali, in particolare, due DMA, quattro temporizzatori, un blocco di controllo delle interruzioni, un blocco di controllo di memoria.
I) parallelismo del bus dati interno alla scheda di ricezione è 32 bits, mentre il parallelismo del bus indirizzi è 28 bits.
Si distinguono quattro blocchi di memoria, precisamente una memoria di bootstrap, una memoria per dati e programma, una memoria di tipo FIFO (First in-First Out) ed una memoria del tipo DPR (Memoria RAM a doppia porta).
La memoria di bootstrap è costituita da un chip EPROM oppure Ftash-EEPROM o EEPROM con dimensione 8 K x 8 bits, ma sono supportate anche le dimensioni 16/32/64/128 K x 8 bits. Questa memoria viene usata soltanto durante il bootstrap e quindi può essere ad accesso molto lento.
La memoria per dati e programma è costituita da 4 chip SRAM di dimensione 32K x 8 bits (ma è supportata anche la dimensione 128K x 8 bits) per un totale di 32K x 32 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States.
La memoria di tipo FIFO è costituita da 4 chip SRAM ad accesso FIFO, di dimensione 1K x 8 bits ( ma sono supportate anche le dimensioni 2/4K x 8 bits) per un totale di 1 K x 32 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States ed è impiegata come memoria di transito o buffer per il trasferimento di grossi blocchi di dati dal microcontrollore al PC.
La memoria di tipo DPR è costituita da un chip SRAM ad accesso doppia-porta di dimensione 1K x 8 bits, ma è supportata anche la dimensione 2K x 8 bits. Questa memoria è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States ed è impiegata per l'immagazzinamento dei registri di configurazione. Tali registri sono accessibili contemporaneamente dal microcontrollore e dal PC.
Il blocco denominato logica di controllo di interfaccia ISA ha la funzione di gestire le memorie di tipo F!FO e DPR, oltre a permettere l'interfacciamento del PC con il bus di tipo ISA
Due blocchi supportano il microcontrollore nelle sue funzioni vitali, la logica di ricerca e di eliminazione degli errori e la logica di controllo del microcontrollore.
La logica di ricezione implementa il front-end di adattamento all'Interfaccia esterna di ricezione e la logica ausiliaria aiuta il microcontrollore nelle sue funzioni di elaborazione.
Le alimentazioni a bordo della scheda, sia digitali, sia analogiche, sono ricavate dal bus ISA tramite il blocco di alimentazione che può essere realizzato con regolatori di tipo lineare o del tipo a commutazione.
Come per la scheda di trasmissione, la logica di controllo del microcontrollore fornisce il clock di funzionamento e le funzioni di inserimento alimentazione/ripristino sotto tensione. Il clock è a 25 MHz e può essere realizzato sia con un oscillatore, sia con un quarzo, in combinazione con il PLL/sintetizzatore di clock interno al microcontrollore.
Il front-end di adattamento all’interfaccia esterna di ricezione è realizzato per mezzo della logica di ricezione. Essa viene collegata al microcontrollore tramite due canali seriali: un canale di dati (configurabile a 6/3/1 ,5 Mbìts/s); ed un canale di set up (configurato a 1,5 Mbits/s.
Il canale di set up serve per ricevere i parametri di configurazione della comunicazione durante l'ultimo intervallo disponibile al termine di un semiquadro pari. Il canale dei dati serve per ricevere i dati durante gii altri intervalli disponibili.
Nella Figura 14 è rappresentato lo schema a blocchi della logica di ricezione. In esso si possono riconoscere i seguenti componenti fondamentali: un connettore di ingresso; una sezione di condizionamento analogico; un separatore di sincronismi; un separatore di luminanza; un generatore di temporizzazioni; un convertitore analogico/digitale video; una sezione di formattazione dei dati di ricezione.
Il segnale video, vale a dire il segnale video composito B/N, entra nel connettore di ingresso secondo quanto già specificato in relazione alle interfacce di hardware.
Il blocco di condizionamento analogico è un blocco completamente analogico che serve per adattare il segnale di ingresso VIDEO ai livelli dei segnali ViDEOS, cioè il segnale video composito B/N contenente solo l'informazione di sincronismo, e VIDEOL, cioè il segnale video composito B/N contenente solo l'informazione di luminanza, i quali segnali servono per i blocchi successivi.
Il blocco separatore dei sincronismi è un blocco prevalentemente analogico die serve per separare, ail’intemo dei segnale VIDEOS, i segnali di sincronizzazione CSYNC, cioè il segnale video composito di sincronismo, VPULSE, cioè il segnale contenente l’impulso di sincronismo verticale (o di quadro) ed il segnale OOD/EVEN, cioè il segnale che indica la presenza del semiquadro dispari/pari.
Anche il separatore di luminanza è un blocco prevalentemente analogico che serve per individuare, all’interno del segnale VIDEOL, il segnale DATAIN, cioè il segnale contenente i dati codificati come informazione di luminanza, utilizzando la temporizzazione data dal segnale CBLANK, cioè il segnale video composito di cancellazione.
Il generatore delle temporizzazioni può essere realizzato con un dispositivo di tipo ASIC ed ha la funzione di generare tutte le temporizzazione necessarie in fase dì ricezione: 30 MHz: clock del sistema; RCLKD: clock di ricezione per il canale dei dati; RCLKS: clock di ricezione per il canale di set up; CDD : abilitazione alla ricezione per il canale dei dati; CDS : abilitazione alla ricezione per il canale di set up; CBLANK; a partire dalle informazioni fomite dai segnali CSYNC; VPULSE; ODD/EVEN; El: errore nel riconoscimento del segnale in fase; EQ: errore nel riconoscimento del segnale in quadratura.
Il blocco ADC video è un convertitore analogico/digitale a velocità video con risoluzioni di 8 bits. Esso converte il segnale analogico DATAIN nel segnale digitale DATAIN [0:7], cioè il dato ricevuto, codificato con risoluzione di 8 bits, basandosi sulle temporizzazioni fomite dal segnale di 30 MHz.
La sezione di formattazione dei dati di ricezione può essere realizzata con un dispositivo di tipo ASIC ed ha lo scopo di formattare i dati ricevuti. Tale sezione genera le uscite RDD: dato ricevuto dal canale dei dati; RDS: dato ricevuto dai canale di set up; El; EQ; in base al segnale DATAIN [0:7], basandosi sulle temporizzazioni fomite dai segnali 30 MHz, RCLKD, LCLKS, CDD , CDS .
La sezione di condizionamento analogico è composta dalle parti evidenziate nella Figura 15: il buffer/invertitore; il blocco di regolazione del guadagno; il blocco di regolazione di offset ed il filtro passa-basso anti-aliasing.
Questi blocchi sono completamente analogici e servono per adattare il segnale di ingresso VIDEO ai livelli dei segnali V1DEOS e VIDEOL
Il blocco di buffer/invertitore permette la utilizzazione di un ingresso con modulazione video positiva o negativa, secondo la selezione VIDEOMOD. La sua uscita è semplicemente costituita dal segnale VIDEOS.
Il blocco di regolazione di guadagno serve per adattare l'ampiezza del segnale di ingresso, mentre il blocco di regolazione di offset permette ia taratura del livello di riferimento dello stesso. L'azione combinata dei due blocchi, tramite la selezione VIN.RANGE, consente l'ingresso di 1 volt su 75 ohm oppure l'ingresso di 0,7 volt su 75 ohm.
Il filtro passa-basso anti-aliasing serve per tagliare le componenti spettrali che si trovano al di fuori della banda video presenti nel segnale di ingresso. Da questo blocco esce il segnale VIDEOL.
Per quanto riguarda il generatore delle temporizzazioni della scheda di ricezione, sono possibili due diverse versioni del generatore di temporizzazioni, e precisamente il tipo conforme allo standard PAL ed il tipo conforme allo standard NTSC. La struttura resta la stessa per le due versioni, ma le temporizzazioni generate sono diverse.
Il generatore di temporizzazioni è composto dalle parti evidenziate nella Figura 16, precisamente il generatore della base dei tempi ed il generatore di forma d'onda digitale.
Il generatore della base dei tempi, riportato in dettaglio nella Figura 17, genera le basi dei tempi: 30 MHz, 10 MHz e 6 MHz.
Il tempo di 30 MHz viene sintetizzato a partire da un oscillatore a 60 MHz per mezzo di due circuiti ad anello digitali sincronizzati in fase (DPLL: Digital Phase Locked Loop). Il primo, denominato DPLL "grezzo" genera un clock di uscita in fase con il segnale HSYNC. Il secondo, denominato DPLL "fine" genera il clock di uscita a 30 MHz in fase con i simboli ricevuti. Per far ciò, esso si avvale delle informazioni El e EQ. I tempi di 10 MHz e di 6 MHz vengono sintetizzati da contatori sincroni. Il contatore per generare il tempo di 6 MHz viene sincronizzato dai segnale di reset sincrono SYNCRES.
Il generatore di forma d'onda digitale, riportato in dettaglio nella Figura 18, genera i segnali di temporizzazione: RCLKD, RCLKS, CDD , CDS , CBLANK, HSYNC, SYNCRES, in base ai clock di 10 MHz e di 6 MHz ed in base alle informazioni contenute nei segnali CSYNC, VPULSE E ODD/EVEN.
I! generatore di forma d'onda digitale è costituito da una macchina di tipo "run-length encoded" che genera un sovrainsieme di tutte le transizioni del segnale di sincronismo video composito e da una serie di macchine a stati che da tale segnale derivano quelli di uscita. La macchina a stati di avviamento serve per allineare i sincronismi sintetizzati nell'interno del generatore di temporizzazione con quelli contenuti nel segnale ricevuto. La prima macchina citata è basata su due contatori presettabilì e su due memorie di tipo ROM: una memoria ROM che contiene le durate dei livelli alti e bassi ed una memoria ROM che contiene il numero dei livelli alti e bassi.
Un codificatore di indirizzi permette di ridurre le dimensioni della prima memoria ROM e tutte le altre macchine a stati sono del tipo "one hot encoding".
I segnali di clock RCLKD e RCLKS sono continui.
II segnale CDD. permette la ricezione solo all'interno della zona di modulazione della luminanza delle linee complete e visibili. In particolare sono escluse le righe nell'intorno dei sincronismo di quadro e le due righe non complete. Tramite due registri di programmazione vengono definite la riga di inizio e quella di fine della zona non disponibile per i dati e dedicata all'area di immagini video. Il segnale CDS permette la ricezione solo nell'interno della zona di modulazione della luminanza dell'ultima linea completa e visibile del semiquadro pari.
La sezione di formattazione dei dati di ricezione è costituita dalle parti evidenziate nella Figura 19, e precisamente un multiplexer per il clock di ricezione, un demultiplexer per il dato in ricezione ed un multiptexer dei dati in fase e di quelli in quadratura, un decodificatore differenziale, una linea di ritardo, un generatore di sin/cos numerico, un correlatore per il dato in fase, un correlatore per il dato in quadratura ed un filtro di equalizzazione digitale.
il primo multiplexer opera una selezione del clock in ricezione RCLK fra quello del canale dei dati RCLKD e quello del canale di set up RCLKS. Tale scelta viene effettuata sulla base delle abilitazioni alla ricezione CDD. e CDS provenienti dal generatore di temporizzazioni.
Il demultiplexer separa i dati relativi al canale dei dati RDD da queiii relativi al canale di set up RDS in base alle abilitazioni alla ricezione CDD. e CDS. che provengono dal generatore delle temporizzazioni. Il segnale RD rappresenta i dati in ingresso.
Il secondo multiplexer ricompone i dati in fase A(T) con quelli in quadratura B(T) per la modulazione di tipo QPSK. il segnale RD rappresenta i dati in uscita, il segnale RCLK fornisce il clock di funzionamento, mentre i segnali CDD. e CDS. servono per la inizializzazione.
Il decodificatore differenziale opera la necessaria decodifica differenziale sul flusso o stream seriale dei dati ricevuti. I segnali l(T) e POSTQ(T) portano il flusso seriale dei dati codificati, i segnali A(T) e B(T) portano il flusso seriale dei dati decodificati, il segnale RCLK fornisce il clock di funzionamento mentre i segnali CDD. e CDS. servono per la inizializzazione.
La linea di ritardo introduce un ritardo fisso fra i dati in fase e quelli in quadratura, in modo da riallinearli dopo il così detto "offset keying" richiesto dalla variante OK-QPSK della modulazione di tipo QPSK. La linea di ritardo genera, dai dati di ingresso Q(T), una copia ritardata POSTQ(T) in base al clock RCLK.
Il generatore di sin/cos numerico genera le funzioni di riferimento del seno sin[0:7] e del coseno cos[0:7] codificate con risoluzione di 8 bit utilizzando per il framing i segnali CDD e CDS., insieme con i segnali di clock RCLK e 30 MHz.
I dettagli del generatore di sin/cos numerico sono riportati nella Figura 20 e nel suo interno si possono riconoscere le seguenti parti: una macchina a stati di controllo di fase, una matrice XOR per la inversione di indirizzo delta funzione seno, una memoria ROM della funzione seno, una matrice XOR per la inversione di segno della funzione seno, una matrice XOR per la inversione di indirizzo della funzione coseno, una memoria ROM per la funzione coseno ed una matrice XOR per la inversione di segno della funzione coseno.
La macchina a stati per il controllo di fase è del tipo "one hot encoding" e serve per generare gli indirizzi, il comando di inversione di indirizzo ed il comando di inversione di segno per la lettura delle tabelle di ricerca implementate dalle memorie ROM contenenti le funzioni seno e coseno e dalle quattro matrici XOR.
II correlatore, per il dato in fase esegue la correlazione fra il dato di ingresso DATA[0:7J e la funzione coseno cos[0:7] per decidere il valore del dato l(T). Il correlatore necessita per il suo funzionamento dei segnali di clock RCLK e 30 MHz e genera anche un segnale di errore di jitter El che serve come retroazione al DPLL fine.
li correlatore per il dato in quadratura esegue la correlazione fra il dato in ingresso DATA[0:7] e la funzione seno sin[0:7] per decidere il valore del dato Q(T). Il correlatore necessita per il suo funzionamento dei segnali di clock RCLK e 30 MHz e genera anche un segnale di errore di jitter EQ che serve come retroazione al blocco DPLL fine.
Il filtro di equalizzazione digitale esegue un filtraggio digitale di equalizzazione per esaltare le sole frequenze di interesse all'interno dello spettro.
Per quanto riguarda la logica ausiliaria delta scheda di ricezione, nella Figura 21 sono definite le funzioni ausiliarie di tale scheda, vale a dire una memoria contenente il numero seriale unico per ogni scheda, un codificatore per la rivelazione e la correzione dell'errore, un comparatore veloce di tabelle ed una unità di decrittografazione.
La memoria può essere realizzata come una memoria seriale EEPROM protetta contro la copiatura oppure con un dispositivo di tipo PAL (Programmable Array Logic) con fusibile di sicurezza. Come interfaccia può essere usata l'interfaccia SPL (interfaccia periferica seriale) del microcontrollore. Il decodificatore di rivelazione e correzione dell'errore (EDAC) può decodificare i dati ricevuti secondo una delle seguenti modalità: CRC a 16 bit, CRC a 32 bit, EDAC a distanza di Hamming. Il comparatore veloce di tabelle può verificare rapidamente se il segmento introduttivo di un pacchetto ricevuto è presente nelle tabelle di abilitazione. L'unità di decrìttografazione può decrittografare i dati ricevuti secondo una data chiave. Il decodificatore di EDAC, il comparatore veloce di tabelle e l'unità di decrìttografazione, controllati dal microcontrollore e da questo visti come un coprocessore mappato in memoria, possono essere realizzati con un dispositivo di tipo ASIC.
La logica di controllo di interfaccia ISA permette l'interfacciamento fra il microcontrollore ed il Personal Computer attraverso un bus di tipo ISA. Nella pratica, una tale logica comprende i seguenti blocchi funzionali: registri di comando, registri di stato, una logica di controllo della memoria DPR, una logica di controllo della memoria FIFO, una logica di controllo delle interruzioni da/verso il bus ISA, una logica di controllo del DMA del microcontrollore, una logica di decodifica, un buffer di interfacciamento con il bus ISA
Anche la logica di controllo di interfaccia ISA può essere realizzata con un dispositivo di tipo ASIC.
I registri di configurazione servono per contenere i parametri di funzionamento ed inizializzazione della scheda di trasmissione. Questi registri sono leggibili e scrivibili sia dal Personal Computer che dal microcontrollore e sono collocati nella memoria DPR.
I registri di comando servono per far eseguire certe azioni alla scheda di ricezione. Questi registri sono scrivibili dai Personal Computer e leggibili dal microcontrollore. Essi sono collocati nella logica di controllo di interfaccia ISA.
1 registri dì stato servono al Personal Computer per informarsi sul funzionamento della scheda di ricezione. Questi registri sono leggibili dal Personal Computer e scrivibili dal microcontrollore e sono collocati nella logica di controllo di interfaccia ISA.
L'interfaccia di ricezione della scheda di ricezione è del tipo video composito B/N. Essa è realizzata con un connettore di tipo RCA con la stessa piedinatura già riportata nella Figura 12.
Per il segnale video composito B/N, i livelli sono quelli del segnale video composito B/N normalizzati a 1 volt su 75 ohm oppure a 0,7 volt su 75 ohm. Questa scelta viene effettuata durante la installazione della scheda di ricezione. L'ampiezza del segnale di luminanza modulato per la trasmissione dei dati deve essere almeno Γ80% de! campo di modulazione dell'immagine, cioè dell'area compresa fra il livello del bianco ed il livello del nero.
L’interfaccia fra il Personal Computer Host e la scheda di ricezione è dei tipo ISA bus con ingresso/uscita su porta a 16 bit. Essa è preferibilmente realizzata con un connettore di tipo card-edge con opportuna piedinatura.
Tutto il software relativo al sistema di trasmissione si divide in tre moduli: il modulo del software residente nella scheda di trasmissione, il modulo dei device drivers residenti nel Personal Computer Host ed il modulo del software applicativo residente nel Personal Computer Host.
Anche tutto il software relativo al sistema di ricezioni si divide in tre moduli: il modulo del software residente nella scheda di ricezione, il modulo dei device drivers residenti nel Personal Computer Host ed il modulo del software applicativo residente nel Personal Computer Host.
Per quanto riguarda la procedura di bootstrap, essa consiste nel fatto che, dopo il reset nella scheda di trasmissione o di ricezione, si avvia il fermo di firmware di base contenuto nella memoria di bootstrap. Automaticamente tale firmware viene copiato nella memoria di programma e, fatto questo, l'esecuzione del codice avviene solo nella memoria di programma.
MODALITÀ' DI FUNZIONAMENTO DELLA SCHEDA DI TRASMISSIONE
La scheda di trasmissione riceve i pacchetti di informazione dal suo Personal Computer Host e li invia dopo averti elaborati verso i sistemi di ricezione. La trasmissione delle informazioni verso i sistemi di ricezione avviene per via seriale modulando un segnale video composito B/N oppure agendo sul solo segnale di luminanza.
La scheda di trasmissione ha due modalità di funzionamento, il modo test e il modo normale. Ambedue le modalità modulano in standard PAL o NTSC, però tale scelta è statica, cioè la scheda è predisposta in fabbrica per io standard richiesto.
Per gestire dinamicamente le caratteristiche del canale di comunicazione, l'operatore può scegliere dal Personal Computer la velocità di trasmissione e ad ogni pacchetto può essere assodata una diversa metodologia di correzione dell'errore. Sotto l'aspetto costruttivo, ogni scheda di trasmissione ha un numero di serie univoco e non volatile, leggibile ed utilizzabile da parte del software. Il normale meccanismo di comunicazione fra il Personal Computer e scheda di trasmissione è del tipo FiFO. E<* >disponibili un ulteriore meccanismo per trasferire pacchetti privilegiati all'interno della scheda di trasmissione, ottenendo una minore latenza all'interno della scheda stessa. Tale meccanismo è denominato HPC (canale ad alta priorità).
Il Personal Computer Host passa alla scheda di trasmissione il pacchetto completo con alcuni attributi, cioè l'indicazione se il pacchetto debba essere trattato nel modo FIFO oppure nel modo HPC, ed i parametri relativi all'algoritmo di correzione dell’errore da utilizzare.
li Personal Computer Host può leggere sia lo stato del buffer FIFO che quello del buffer pacchetti interno alla scheda. Alla linea di interruzione verso il Personal Computer Host si possono associare le seguenti sorgenti: buffer FIFO vuoto, buffer FIFO mezzo pieno, buffer FIFO pieno, N pacchetti dentro il buffer pacchetti interno alla scheda.
Nel modo test la scheda di trasmissione trasmette ininterrottamente pacchetti di test senza alcun intervento da parte del Personal Computer.
Nel modo normale, la scheda di trasmissione trasmette i pacchetti di dati che vengono passati ad essa dal Personal Computer Host. Quando il buffer di trasmissione nella scheda è vuoto, vengono trasmessi pacchetti di test in modo che non vi siano pause di trasmissione. Inoltre, è possibile definire un fattore di interfogliamento di trasmissione tra i pacchetti passati dal Personal Computer ed i pacchetti di test inseriti dalla scheda. Per quanto riguarda i diagrammi temporali della scheda di trasmissione, per l'interfaccia video i dati vengono inviati in uscita esclusivamente sul segnale di luminanza, quindi negli intervalli compresi fra i sincronismi di riga. Per la trasmissione dei dati vengono utilizzate solo le linee complete e visibili, come definito negli standard PAL e NTSC. In particolare sono escluse le righe nell'intorno del sincronismo verticale e le due linee non complete dei semiquadri pari a dispari. La trasmissione di un pacchetto incomincia sempre all'inizio di una riga e, se termina prima della fine di una riga, la porzione restante della riga stessa non viene utilizzata per la trasmissione di un nuovo pacchetto.
L'ultimo intervallo disponibile al termine di un semiquadro pari è dedicato alla trasmissione dei parametri di configurazione della comunicazione per il quadro successivo. Fra i parametri di configurazione della comunicazione vi sono la velocità, la riga di inizio di una zona non disponibile per i dati e la riga di line di una zona non disponibile per i dati. La trasmissione di questi parametri avviene con una modalità che rende alta la sicurezza di una ricezione corretta. Questa modalità è statica ed in particolare la velocità usata è la più bassa fra quelle disponibili, per ragioni di compatibilità.
Poiché viene modulato esclusivamente il segnale di luminanza, il segnale video composito B/N generato dalla scheda di trasmissione è ricevibile da dispositivi compatibili con gli standard PAL o NTSC, a seconda della versione del generatore di temporizzazioni installato. L'uscita video della scheda è predisponibile come temporizzazioni e tipo di modulazione video fra le opzioni previste dalle norme di emissione televisiva.
All’interno di un sincronismo di quadro può coesistere la trasmissione di linee dati e di linee di immagine video. L'immagine vìdeo viene definita come un intervallo compreso fra una linea iniziale ed una linea finale. Le linee dati occupano le parti del quadro lasciate libere dall'immagine.
Nella Figura 22 è illustrato il sistema per la trasmissione contemporanea di dati e nella Figura 23 è rappresentato il relativo principio.
Per quanto riguarda il metodo di modulazione della zona utile del segnale di luminanza per la trasmissione dei dati, il tipo di modulazione in trasmissione è soggetto ai seguenti requisiti: larghezza della banda video disponibile ed immunità dal rumore (in particolare quello che agisce suH'ampiezza del segnale), nonché invariabilità di prestazioni su diversi supporti trasmissivi (terrestre VHF/UHF, satellitare 10-12 GHz, TV via cavo) e le norme di trasmissione televisiva prevedono le larghezze di banda video per la modulazione del segnale di luminanza. Per soddisfare tutti questi requisiti ed ottimizzare l’uso della capacità di canale è preferibile fare uso del tipo di modulazione QPSK.
MODALITÀ’ DI FUNZIONAMENTO DELLA SCHEDA DI RICEZIONE
La scheda di ricezione riceve le informazioni trasmesse dalla scheda di trasmissione e, dopo averle elaborate, le mette a disposizione del suo PC Host. La ricezione delle informazioni provenienti dalla scheda di trasmissione avviene per via seriale demodulando un segnale video composito B/N ovvero decodificando il solo segnale di luminanza.
Come la scheda di trasmissione, anche ia scheda di ricezione ha due modalità di funzionamento, ii modo test ed il modo normale. Ambedue le modalità demodulano in standard PAL o NTSC, però tale scelta è statica, ovvero la scheda è predisposta in fabbrica per lo standard richiesto.
La gestione del buffer di ricezione è basato su un meccanismo misto interragazione/interruzione per informare delle condizioni di buffer vuoto, riempito e pieno.
Per gestire dinamicamente le caratteristiche del canale di comunicazione, la scheda di ricezione ricava automaticamente la modalità di trasmissione della scheda di trasmissione per il quadro successivo leggendo i parametri di configurazione della comunicazione contenuti nell’ultimo intervallo disponibile al termine di un semiquadro pari.
Ogni scheda di ricezione presenta, sotto l’aspetto costruttivo, uri numero di serie univoco e non volatile, leggibile ed utilizzabile da parte del software.
Esiste una modalità di sincronismo ad interruzione per segnalare ai device drivers la disponibilità di informazioni da leggere. Se il PC Host lascia che la scheda di ricezione riempia completamente il suo buffer per i pacchetti, a partire da quel momento vengono persi i nuovi pacchetti ricevuti, fintanto che non si renda disponibile spazio nel buffer suddetto.
Nel modo di funzionamento normale, la scheda di ricezione elabora le informazioni ricevute e confronta gli header dei pacchetti con alcune tabelle di abilitazione. Solo i pacchetti considerati da tali tabelle vengono resi disponibili al PC Host. Inoltre, vengono eseguite le seguenti operazioni:
- viene effettuato il conteggio totale dei pacchetti ricevuti;
- viene effettuato il conteggio dei pacchetti accettati suddivisi secondo il loro stato;
- viene effettuato il conteggio dei pacchetti persi ovvero ricevuti e non processati per overrun.
Per l’interfaccia video, i dati vengono ricevuti in ingresso esclusivamente sul segnale dì luminanza, quindi negli intervalli compresi fra i sincronismi di riga. Per la ricezione dei dati vengono utilizzate solo le linee complete e visibili come definito negli standard PALL e NTSC. In particolare sono escluse le righe nell'intorno del sincronismo verticale e le due linee non complete dei semiquadri pari e dispari.
L’ultimo intervallo disponibile al termine di un semiquadro pari contiene i parametri di configurazione della comunicazione per il quadro successivo.
Fra i parametri di configurazione delia comunicazione vi sono la velocità, la riga di inizio di una zona non disponibile per i dati e la riga di fine di una zona non disponibile per i dati. La ricezione di questi parametri avviene con la modalità già definita.
Poiché viene demodulato esclusivamente il segnale di luminanza, la scheda di ricezione riceve un segnale video composito B/N generato da dispositivi compatibili con gli standard PAL o NTSC a seconda della versione del generatore di temporizzazioni installato. L'ingresso video della scheda è predisponibile sotto l’aspetto delle temporizzazioni e de) tipo di modulazione video fra le opzioni previste dalle norme di emissione televisiva.
Ovviamente, all’atto della installazione della scheda di ricezione, l'operatore deve configurare le temporizzazioni ed il tipo di modulazione video in modo coerente con quelle della relativa scheda di trasmissione.
All'interno di un sincronismo di quadro può coesistere la trasmissione di linee dati e di linee di immagine video. L’immagine video viene definita come un intervallo compreso fra una linea iniziale ed una linea finale. Le linee dati occupano, quindi, le parti del quadro lasciate libere dall’immagine. La scheda di ricezione riceve le linee dati e non considera le linee di immagine video. In ricezione, i sincronismi non vengono rigenerati a bordo della scheda e quindi non è tollerata la perdita degli impulsi di sincronismo.
Per quanto riguarda la demodulazione del segnale in ricezione, la scheda di ricezione demodula un segnale di ricezione di tipo QPSK nella variante OK-QPSK con frequenza di simbolo di 3 MHz. La capacità di tale canale di comunicazione è di 6 Mbits.
In quei che precede è stata descritta la preferita forma di realizzazione della presente invenzione e sono state suggerite delle varianti, ma deve essere chiaro che gli esperti nel ramo potranno apportare altre varianti, modificazioni e cambiamenti nei dettagli e nella componentistica, senza con ciò uscire dall'ambito di protezione della presente privativa industriale.
Claims (1)
- RIVENDICAZIONI 1.- Sistema per la trasmissione di dati su canale televisvo comprendente: A) una stazione di trasmissione, la quale si occupa della raccolta e della preparazione dei dati per la trasmissione e comprende fondamentalmente: - uno o più Personal o altro tipo di calcolatore equipollente, - un software di conversione dei dati per la trasmissione e di gestione delle abilitazioni, - una scheda di trasmissione per la conversione del segnale da digitale a analogico e suo invio al trasmettitore, - altri apparati accessori; in particolare un complesso adattatore al mezzo fisico; B) almeno una stazione di ricezione, la quale si occupa della ricezione dei dati e comprende fondamentalmente: - una antenna televisiva .satellitare o anche normale o connessione via cavo, - un ricevitore, che può anche essere interno ad un Personal o altro equipollente calcolatore, sotto forma di adatta scheda, - una scheda di ricezione per la conversione del segnale da analogico a digitale, per il controllo e la correzione degli errori di trasmissione, per la verifica di abilitazione dell’utente e per il passaggio dei dati al Personal, - una stazione Personal Computer o anche soltanto stampante, - nonché apparati accessori, in particolare un complesso adattatore al mezzo fisico. 2 - Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 1 , caratterizzato dal fatto che dette schede di trasmissione e di ricezione, rispettivamente, sono basate su un microcontrollore che integra un processore centrale, un processore ausiliario e funzioni periferiche, tra cui due memorie DMA, quattro temporizzatori, un controllore di interruzione ed un controllore di memoria, a detto microcontrollore essendo associati: - una memoria di bootstrap, - una memoria per dati e programma, - una memoria di tipo FIFO, - una memoria di tipo DPR, - un blocco logico di controllo di interfacciamento con ISA che si occupa di gestire dette memorie FIFO e DPR e l'interfacciamento con il bus ISA del PC, - un blocco logico di ricerca ed eliminazione degli errori, ' - un blocco logico ausiliario, - un blocco logico di controllo del microcontrollore, che fornisce il clock di funzionamento e le funzioni di inserimento alimentazione/ripristino sotto tensione, nonché - un blocco logico di trasmissione o un blocco logico di ricezione, rispettivamente, il quale implementa il front end di adattamento all'interfaccia esterna di trasmissione o di ricezione, rispettivamente. 3.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dai fatto che detta memoria di bootstrap è costituita da un chip EPROM, Flash-EPROM oppure EEPROM, di dimensione 8/16/32/64/128 K x 8 bits, viene usata solo durante la fase di bootstrap ed è di lento accesso. 4.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dai fatto che detta memoria per dati e programma è costituita da quattro chips di memoria SRAM di dimensioni 34/128 k x 8 bits, per un totale di 32k x 32 bits, ed è sufficientemente veloce per consentire io normale funzionamento del microcontrollore a zero wait States. 5.- Sistema per la trasmissione di dati su canale televisivo secondo ia rivendicazione 2, caratterizzato dal fatto che detta memoria FIFO è costituita da quattro chips SRAM di dimensione 4/8/16 k x 8 bits, per un totale di 4k x 32 bits, ed è sufficientemente veloce per consentire un normale funzionamento del microcontrollore a zero wait States ed opera come memoria di transito per il trasferimento di grossi blocchi di dati dal PC al microcontrollore. 6.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dal fatto che detta memoria di tipo DPR ha dimensioni 1/2 k x 8 bits, è sufficientemente veloce per consentire il normale funzionamento del microcontrollore a zero wait States ed è impiegata per l'immagazzinamento dei registri di configurazione. 7.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dai fatto che il blocco logico di trasmissione della scheda di trasmissione comprende fondamentalmente un blocco generatore di temporizzazioni, un blocco di formattazione dei dati di trasmissione, un blocco convertitore digitale/analogico video, un blocco di condizionamento analogico ed un connettore di uscita. 8.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il blocco generatore di temporizzazioni può essere realizzato con un dispositivo di tipo ASIC ed ha l'incarico di generare tutte (e temporizzazioni del sistema di trasmissione e precisamente: 60 MHz: clock di sistema; TCLKD: clock di trasmissione per il canale dati; TCLKD: clock di trasmissione per il canale di set up; CTSD : abilitazione alla trasmissione per il canale dati; CTSS : abilitazione alla trasmissione per ii canale di set up; CSYNC: segnale video composito di sincronismo; CBLANK segnale video composito di cancellazione; VSYNC: sincronismo verticale (o di quadro); HSYNC: sincronismo orizzontale (o di riga); TXENA: abilitazione alla trasmissione. 9.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il blocco di formattazione dei dati di trasmissione può essere realizzato con un dispositivo ASIC comprendente un generatore di base di tempi ed un generatore di forma d’onda digitale ed ha la funzione di formattare i dati da trasmettere generando l'uscita digitale: TXD (0÷7) : dati da trasmettere, codificati con risoluzione di 8 bits; in base ai segnali: TXDD: dato da trasmettere del canale dei dati; TXDS: dato da trasmettere del canale di set up; RTSD richiesta di trasmissione da parte del canale dei dati; RTSS : richiesta di trasmissione da parte del canale di set up. 10.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il blocco convertitore video DAC è un convertitore digitale/analogico a velocità video con risoluzione di 8 bits. Esso converte il segnale digitale TXD (0+7) in un segnale analogico VIDSYNT, segnale video composito B/N sintetizzato basandosi sulle temporizzazioni fomite dai segnali 60 MHz, CSYNC e CBLANK. 11.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dai fatto che il blocco di condizionamento analogico è un blocco completamente analogico che serve per adattare il segnale di ingresso VIDSYNT ai livelli del segnale video composito B/N (VIDEO) e comprende fondamentalmente un filtro pàssa-basso, un blocco di regolazione di guadagno, un blocco di regolazione di offset ed un buffer/invertitore. 12.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il generatore di base di tempi genera le basi dei tempi di 60 MHz da un oscillatore, di 10 MHz e di 6 MHz da rispettivi contatori sincroni. 13.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il generatore di forme d’onda digitali genera i segnali di temporizzazione TCLKD, TCLKS, CTSD , CTSS , CSYNC, CBLANK, VSYNC, HSYNC, TXENA; SYNCRES, sulla base dei segnali di clock di 10 MHz e di 6 MHz ed è costituito da una macchina di tipo “run-length encoded” la quale genera un sovrainsieme di tutte le transizioni del segnale di sincronismo video composito e da una sene di macchine a stati che, partendo da tale segnale, derivano quelli di uscita, la prima macchina essendo basata su due contatori presettabili e su due memorie di tipo ROM, una memoria ROM che contiene le durate dei livelli alti e bassi ed una memoria ROM che ne contiene il numero. 14.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 7, caratterizzato dal fatto che il blocco di formattazione dei dati comprende fondamentalmente un multiplexer per il dato di trasmissione, un multiplexer per la richiesta di trasmissione, un demultiplexer dei dati in fase e di quelli in quadratura, un codificatore differenziale, una linea di ritardo ed un modulatore a controllo numerico. 15.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 14, caratterizzato dal fatto che i tre circuiti multiplexer operano una selezione del clock di trasmissione TCLK, del dato di trasmissione TXD e della richiesta di trasmissione RTS tra quelli del canale dei dati (TCLKD, TXDD, RTSD ) e quelli del canale di set up (TCLKS, TXDS, RTSS.J, tale scelta essendo effettuata sulla base delle abilitazioni alla trasmissione CTSD e CTSS provenienti dal generatore di temporizzazioni. 16.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 14, caratterizzato dal fatto che ii demultiplexer separa i dati in fase A(T) da quelli in quadratura B(T) per la modulazione QPSK. 17.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 14, caratterizzato dal fatto che il modulo codificatore differenziale opera una codifica sul flusso seriale dei dati A(T) e B(T) per migliorare la distribuzione media della potenza in trasmissione e per risolvere l’ambiguità 0°-180° per la decisione in ricezione. 18.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 14, caratterizzato dai fatto che la linea di ritardo introduce un ritardo fisso fra i dati in fase e quelli in quadratura in modo da realizzare la cosiddetta modulazione “offset keying” richiesta dalla variante OK-QPSK della modulazione di tipo QPSK. 19.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 14, caratterizzato dal fatto che II modulatore a controllo numerico genera il dato da trasmettere TXD[0:7] codificato con risoluzione di 8 bits in base ai segnali l(T) e Q(T), utilizzando per il framing i segnali RTS , CTSD e CTSS , insieme con i segnali di clock TCLK e 60 MHz e comprende fondamentalmente i seguenti componenti: macchina a stati per il controllo di fase, una matrice XOR per la inversione dell'indirizzo, una memoria ROM per la funzione di seno ed una matrice XOR per la inversione del segno. 20.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 1 1, caratterizzato dal fatto che il filtro passa basso serve per interpolare i campioni della forma d’onda sintetizzata dal componente convertitore digitale/analogico (DAC), per tagliare le componenti spettrali al di fuori delia banda video e per la funzione del controllo della pendenza dei fronti per gli impulsi di sincronismo. 21.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 11 , caratterizzato dal fatto che il blocco di regolazione di guadagno serve per adattare l’ampiezza dei segnale di uscita mentre il blocco di regolazione di offset serve per la taratura del livello di riferimento dello stesso, l'azione combinata dei due blocchi di regolazione, tramite selezione (VOUT RANGE),00 consentendo l’uscita di 1 volt su 75 ohm oppure quella di 0,7 volt su 75 ohm. 22.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 11 , caratterizzato dal fatto che il blocco di buffer/invertitore rende disponibile l’uscita con modulazione VIDEO positiva o negativa secondo selezione (VIDEOMOD). 23.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dal fatto che il blocco logico di ricezione della scheda di ricezione comprende fondamentalmente i seguenti componenti: un connettore di ingresso; una sezione di condizionamento analogico; un separatore di sincronismi; un separatore di luminanza; un generatore di temporizzazioni; un convertitore analogico/digitale video; una sezione di formattazione dei dati di ricezione. 24.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato da! fatto che i! blocco di condizionamento analogico è un blocco completamente analogico che serve per adattare il segnale di ingresso VIDEO ai livelli dei segnali VIDEOS, cioè il segnale video composito B/N contenente solo l'informazione di sincronismo, e VIDEOL, cioè il segnale video composito B/N contenente solo l'informazione di luminanza, i quali segnali servono per i blocchi successivi, e comprende fondamentalmente un blocco buffer/invertitore, un blocco di regolazione di guadagno, un blocco di regolazione di offset ed un filtro passa-basso anti-aliasing. 25.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco separatore dei sincronismi è un blocco prevalentemente analogico che serve per separare, all'interno del segnale VIDEOS, i segnali di sincronizzazione CSYNC, cioè il segnale video composito di sincronismo, VPULSE, cioè il segnale contenente l'impulso di sincronismo verticale (o di quadro) ed il segnale ODD/EVEN, cioè il segnale che indica la presenza del semiquadro dispari/pari. 26.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco separatore di luminanza è un blocco prevalentemente analogico che serve per individuare, all'interno del segnale VIDEOL, il segnale DATAIN, cioè il segnale contenente i dati codificati come informazione di luminanza, utilizzando la temporizzazione data dal segnale CBLANK, cioè il segnale video composito di cancellazione. 27.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco generatore delle temporìzzazioni può essere realizzato con un dispositivo di tipo ASIC comprendente un generatore della base dei tempi ed un generatore di forma d’onda digitale ed ha la funzione di generare tutte le temporizzazione necessarie in fase di ricezione: 30 MHz clock del sistema; RCLKD: clock di ricezione per il canale dei dati; RCLKS: clock di ricezione per il canale di set up; CDD : abilitazione alla ricezione per il canale dei dati; CDSj abilitazione alla ricezione per il canale di set up; CBLANK; a partire dalie informazioni fomite dai segnali CSYNC; VPULSE; ODD/EVEN; El: errore nel riconoscimento del segnale in fase; EQ: errore nel riconoscimento del segnale in quadratura 28.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco ADC vìdeo è un convertitore analogico/digitale a velocità video con risoluzioni di 8 bits il quale converte il segnale analogico DATAIN nel segnale digitale DATAIN [0:7], cioè il dato ricevuto, codificato con risoluzione di 8 bits, basandosi sulle temporìzzazioni fomite dal segnale di 30 MHz. 29.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco di formattazione dei dati di ricezione può essere realizzato con un dispositivo di tipo ASIC ed ha lo scopo di formattare i dati ricevuti, tale blocco genera le uscite RDD: dato ricevuto dal canale dei dati; RDS: dato ricevuto dal canale di set up; El; EQ; in base al segnale DATAIN [0:7], basandosi sulle temporizzazioni fomite dai segnali 30 MHz, RCLKD, LCLKS, CDD , CDS . 30.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco buffer/invertitore permette la utilizzazione di un ingresso con modulazione positiva o negativa su base di selezione (VIDEOMOD). 31.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 24, caratterizzato dal fatto che il blocco di regolazione di guadagno serve per adattare l'ampiezza del segnale di ingresso, mentre il blocco di regolazione di offset permette la taratura del livello di riferimento dello stesso, l'azione combinata dei due blocchi, tramite selezione (VIN.RANGE), consentendo l'ingresso di 1 volt su 75 ohm oppure l'ingresso di 0,7 volt. 32.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 24, caratterizzato dal fatto che il blocco di filtro passa-basso anti-aliasing serve per tagliare le componenti spettrali che si trovano al difuori della banda video presenti nel segnale di ingresso. 33.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 27, caratterizzato dal fatto die il generatore della base dei tempi genera un tempo di 30 MHz a mezzo di due circuiti ad anello digitali (DPLL) ed i tempi di 10 MHz e di 6 MHz a mezzo di contatori sincroni pilotati da un oscillatore a 60 MHz. 34.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 27, caratterizzato dal fatto che il generatore di forma d'onda digitale è costituito da una macchina di tipo "run-length encoded” che genera un sovrainsieme di tutte le transizioni del segnale di sincronismo video composito e da una serie di macchine a stati che da tale segnale derivano quelli di uscita, tra le quali, la macchina a stati di avviamento serve per allineare i sincronismi sintetizzati nell'interno del generatore di temporizzazione con quelli contenuti nel segnale ricevuto, la prima macchina citata essendo basata su due contatori presettabili e su due memorie di tipo ROM: una memoria ROM che contiene le durate dei livelli alti e bassi ed una memoria ROM che contiene il numero dei livelli alti e bassi. 35.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 23, caratterizzato dal fatto che il blocco di formattazione dei dati di ricezione è costituito dai seguenti componenti fondamentali: un primo multiplexer che opera una selezione del clock di ricezione fra quello del canale dei dati e quello del canale di set up, un demultiplexer per la separazione dei dati in ricezione fra il canale dei dati e quello di set up, un secondo multiplexer per la ricomposizione dei dati in fase e di quelli in quadratura per la modulazione QPSK, un decodificatore differenziale del flusso dei dati di ricezione, una linea di ritardo, un generatore di sin/cos numerico, un correlatore per il dato in fase, un correlatore per il dato in quadratura ed un filtro di equalizzazione digitale. 36.< Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 35, caratterizzato dal fatto che la linea di ritardo introduce un ritardo fisso fra i dati in fase e quelli in quadratura, in modo da riallinearli dopo il così detto "offset keying" richiesto dalla variante OK-QPSK della modulazione di tipo QPSK. 37.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 35, caratterizzato dai fatto che il generatore di sin/cos numerico genera le funzioni di riferimento del seno sin[0:7] e del coseno cos[0:7] codificate con risoluzione di 8 bit e comprende le seguenti parti: una macchina a stati di controllo di fase, una matrice XOR per la inversione di indirizzo della funzione seno, una memoria ROM della funzione seno, una matrice XOR per la inversione di segno della funzione seno, una matrice XOR per la inversione di indirizzo della funzione coseno, una memoria ROM per la funzione coseno ed una matrice XOR per la inversione di segno della funzione coseno. 38.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 37, caratterizzato dal fatto che detta macchina a stati per il controllo di fase è del tipo "one hot encoding" e serve per generare gli indirizzi, il comando di inversione di indirizzo ed il comando di inversione di segno per la lettura delle tabelle di ricerca implementate dalle memorie ROM contenenti le funzioni seno e coseno e dalle quattro matrici XOR. 39.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 37, caratterizzato dal fatto che detto correlatore per il dato in fase esegue la correlazione fra il dato di ingresso DATA[0:7] e la funzione coseno cos[0:7] per decidere il valore del dato l(T). 40.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 37, caratterizzato dal fatto che detto correlatore per il dato in quadratura esegue la correlazione fra il dato in ingresso DATA{0:7] e la funzione seno sin[0:7] per decidere il valore del dato Q(T). 41.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 35, caratterizzato dal fatto che 11 filtro di equalizzazione digitale esegue un filtraggio digitale di equalizzazione per esaltare le sole frequenze di interesse all'interno delio spettro. 42.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dal fatto che la logica ausiliaria della scheda di ricezione comprende una memoria contenente il numero seriale unico per ogni scheda, un codificatore per la rivelazione e la correzione dell’errore, un comparatore veloce di tabelle ed una unità di decrittografazione. 43.- Sistema per la trasmissione di dati su canale televisivo secondo la rivendicazione 2, caratterizzato dal fatto che la logica di controllo di interfaccia ISA permette l'interfacciamento fra il microcontrollore ed il Personal Computer attraverso un bus di tipo ISA e comprende i seguenti blocchi funzionali: registri di comando, registri di stato, una logica di controllo della memoria DPR, una logica di conti-olio della memoria FIFO, una logica di controllo delle interruzioni da/verso il bus ISA, una logica di controllo del DMA del microcontrollore, una logica di decodifica, un buffer di interfacciamento con il bus ISA. 44.- Sistema per la trasmissione di dati su canale televisivo secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che i registri di configurazione servono per contenere i parametri di funzionamento ed inizializzazione della scheda di trasmissione, questi registri essendo leggibili e scrivibili sia dal Personal Computer che dal microcontrollore e collocati nella memoria DPR. 45.- Sistema per la trasmissione di dati su canale televisivo secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che i registri di comando servono per far eseguire certe azioni alia scheda di ricezione, questi registri essendo scrivibili dal Personal Computer e leggibili dal microcontrollore e collocati nella logica di controllo di interfaccia ISA 46.- Sistema per la trasmissione di dati su canale televisivo secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che i registri di stato servono al Personal Computer per informarsi sul funzionamento della scheda di ricezione, questi registri essendo leggibili dai Personal Computer e scrivibili dal microcontrollore e collocati nella logica di controllo di interfaccia ISA. 47.- Sistema per la trasmissione di dati su canale televisivo secondo una qualsiasi delle precedenti rivendicazioni e sostanzialmente come descritto nella descrizione e rappresentato nei disegni allegati.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT95RM000108A IT1277858B1 (it) | 1995-02-22 | 1995-02-22 | Sistema per la trasmissione di dati su canale televisivo. |
| AU48420/96A AU4842096A (en) | 1995-02-22 | 1996-02-21 | A system for transmitting data over a television channel |
| PCT/IT1996/000032 WO1996026607A1 (en) | 1995-02-22 | 1996-02-21 | A system for transmitting data over a television channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT95RM000108A IT1277858B1 (it) | 1995-02-22 | 1995-02-22 | Sistema per la trasmissione di dati su canale televisivo. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITRM950108A0 ITRM950108A0 (it) | 1995-02-22 |
| ITRM950108A1 true ITRM950108A1 (it) | 1996-08-22 |
| IT1277858B1 IT1277858B1 (it) | 1997-11-12 |
Family
ID=11403065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT95RM000108A IT1277858B1 (it) | 1995-02-22 | 1995-02-22 | Sistema per la trasmissione di dati su canale televisivo. |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU4842096A (it) |
| IT (1) | IT1277858B1 (it) |
| WO (1) | WO1996026607A1 (it) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5903231A (en) * | 1996-12-16 | 1999-05-11 | Vidicast Ltd. | System for encoding base N data using a multi-level coding scheme |
| US6122010A (en) * | 1996-12-16 | 2000-09-19 | Vidicast Ltd. | Television signal data transmission system |
| DE102005060903A1 (de) * | 2005-04-27 | 2006-11-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Dekodieren eines Signals |
| US8578046B2 (en) * | 2005-10-20 | 2013-11-05 | Qualcomm Incorporated | System and method for adaptive media bundling for voice over internet protocol applications |
| RU2479923C2 (ru) * | 2011-07-25 | 2013-04-20 | Негосударственное аккредитованное частное образовательное учреждение высшего профессионального образования "Современная Гуманитарная Академия" | Способ передачи радиотелевизионного сигнала |
| CN113868159A (zh) * | 2020-06-30 | 2021-12-31 | 中车株洲电力机车研究所有限公司 | Io模块、模块内主控装置和模块内接口装置的识别方法 |
| CN112947521B (zh) * | 2021-02-10 | 2022-10-28 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 航天器测控系统多功能模拟平台 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236120B (it) * | 1989-10-06 | 1993-01-08 | Digitalia S R L In Ragione Del | Metodo e dispositivo per la trasmissione di informazioni per mezzo di onde elettromagnetiche, quali onde radio-televisive e simili. |
| EP0491069A1 (en) * | 1990-12-18 | 1992-06-24 | International Business Machines Corporation | Selective data distribution method using unidirectional broadcast or multicast transmission |
| EP0491068A1 (en) * | 1990-12-18 | 1992-06-24 | International Business Machines Corporation | Selective data broadcasting receiver adapter for personal computers |
-
1995
- 1995-02-22 IT IT95RM000108A patent/IT1277858B1/it active IP Right Grant
-
1996
- 1996-02-21 WO PCT/IT1996/000032 patent/WO1996026607A1/en active Application Filing
- 1996-02-21 AU AU48420/96A patent/AU4842096A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996026607A1 (en) | 1996-08-29 |
| AU4842096A (en) | 1996-09-11 |
| IT1277858B1 (it) | 1997-11-12 |
| ITRM950108A0 (it) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583562A (en) | System and method for transmitting a plurality of digital services including imaging services | |
| JP5967636B2 (ja) | 限定受信サブユニット及び限定受信方法 | |
| US6651250B1 (en) | Digital broadcast receiving system in information processor | |
| RU2212770C2 (ru) | Скремблирующее устройство для системы цифровой передачи | |
| US5425101A (en) | System and method for simultaneously authorizing multiple virtual channels | |
| US8195850B2 (en) | Universal bidirectional serial data transport interface and its data transport method | |
| RU2253189C2 (ru) | Способ и устройство обработки сигнала | |
| EP0284799B1 (en) | Apparatus and method for providing digital audio on the sound carrier of a standard television signal | |
| US5923755A (en) | Multi-service data receiver architecture | |
| KR101154965B1 (ko) | 방송 수신기 및 채널 정보 처리 방법 | |
| JPH08501422A (ja) | ビデオトランスミッタによる改善されたデータ伝送 | |
| ITRM950108A1 (it) | Sistema per la trasmissione di dati su canale televisivo. | |
| US20050060749A1 (en) | Digital cable receiver | |
| US7779442B1 (en) | Information distribution system | |
| JP2002247543A (ja) | 送信装置および方法、受信装置および方法、記録媒体、並びにプログラム | |
| US20070277207A1 (en) | Broadcasting system and method of processing channel information in broadcasting system | |
| JPH08331119A (ja) | データ伝送装置および方法並びにデータ受信装置および方法 | |
| KR101366278B1 (ko) | 방송 수신기 및 방송 데이터 처리 방법 | |
| TW488162B (en) | Multi-standard enhanced inband data receiver | |
| JPH02288459A (ja) | ファクシミリ放送送受信システム | |
| JPH0630172A (ja) | ファクシミリ放送送信装置及びその受信装置 | |
| JPH042257A (ja) | ファクシミリ受信装置 | |
| JPH03265358A (ja) | フレーム同期信号再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |