JP2744730B2 - ファクシミリ放送受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン放送電波
の音声周波数帯域に、第２副搬送波によるファクシミリ
チャンネルを設け、音声信号にファクシミリ信号を多重
して伝送するテレビジョン・ファクシミリ多重放送（以
下ファクシミリ放送）を受信するファクシミリ放送受信
装置に関するものである。

【０００２】

【従来の技術】近年、前述したようなファクシミリ放送
システムが実用化されつつある。図６は、このファクシ
ミリ放送システムにおける音声周波数帯域のスペクトラ
ムを示す図であり、主音声チャンネル及び副音声チャン
ネル以外に、第２副搬送波によるファクシミリチャンネ
ルが設けられている。

【０００３】図７は、ファクシミリ信号の１つの送出単
位である１フレームの構成を示す図である。データの伝
送速度は、１６Ｋｂｐｓで送出され、１パケットのデー
タ部は、２７２ビット（３４バイト）のデジタルデータ
で構成され、このデータ部の先頭に１６ビット（２バイ
ト）のモードコントロール（ＭＣ）符号が付加されてお
り、２８８ビット（３６バイト）で１パケットが構成さ
れている。ＭＣ符号は、ｂ１からｂ５までの情報ビット
と、ｂ６からｂ１６までのチェック符号ビットとで構成
されている。

【０００４】さらに、３２パケットで１フレームが構成
されており、フレームの先頭には、１６ビット（２バイ
ト）のフレーム同期信号（ＦＣ）が付加されている。つ
まり、１フレームは、９２３２ビット（１１５４バイ
ト）でもって構成されている。また、１６ビットのフレ
ーム同期信号は、常に同一の符号パターンであり、ビッ
ト同期再生するためのスクランブルは、付加していな
い。

【０００５】この１フレームのデータは、１６ビット
（２バイト）のフレーム同期信号（ＦＣ）に続いて、フ
レーム内のデータを縦に１ビットずつ送出するインタリ
ーブ処理が行われる。

【０００６】すなわち、バースト誤りに対してデータを
保護するために、図７の矢印Ａに示されるように各パケ
ットの先頭ビットをパケット１からパケット３２まで順
次伝送し、さらに、各パケットの２番目のビットを順次
伝送し、以下順次同様にして最後に各パケットの２８８
番目のビットをパケット１からパケット３２まで順次伝
送するものである。

【０００７】このような伝送形態のファクシミリ放送を
受信するファクシミリ放送受信装置では、先ず、１フレ
ームのデータの先頭であることを示すフレーム同期信号
のタイミングを確実に検出し、送信側と同期のとれたフ
レーム同期信号を再生し、デスクランブル処理およびデ
インタリーブ処理を行い、フレーム単位でデータを取り
込んでいる。

【０００８】図８は、ファクシミリ信号の１パケットの
構成図である。１パケットのデータ部は、２７２ビット
（３４バイト）のデジタルデータで構成され、このデー
タ部の先頭に１６ビット（２バイト）のモードコントロ
ール（ＭＣ）符号が付加されており、２８８ビット（３
６バイト）で１パケットが構成されている。前記の１パ
ケット構成の内、誤り訂正対象となるのは、データ部２
７２ビットとなる。

【０００９】誤り訂正方式は、（２７２，１９０）短縮
化差集合巡回符号を採用しており、１パケット中８ビッ
ト以上の誤り訂正能力がある。この誤り訂正回路として
は、最小１パケット、最大１６パケット単位で誤り訂正
処理を行うものが既に開発されている。

【００１０】誤り訂正に要する時間は、誤り訂正処理回
路に供給するクロックを８ＭＨｚとした時、１パケット
当たり、約１７３μＳを要する。従って誤り訂正処理回
路は、複数パケットを一度に処理する場合、１７３μＳ
の整数倍の単位でアドレス・データ・コントロールバス
を専有して処理することになる。

【００１１】図９は、従来例の受信装置におけるデータ
取り込み部と信号処理部の一部の構成を示す図である。
ファクシミリ信号は復調回路１に導かれて復調され、復
調データ２と復調クロック３を導出する。この復調デー
タ２及び復調クロック３はそれぞれフレーム同期信号パ
ターン検出回路４及び分周回路５に供給され、フレーム
同期信号の符号パターンを検出した検出信号１０と復調
クロック３を分周した分周クロック１１を導出する。

【００１２】６は上記検出信号１０及び分周クロック１
１に基づいてフレーム同期信号を再生し、上記復調デー
タ２をシリアルパラレル変換回路１２を介してシリアル
パラレル変換した信号により、１バイト単位でデータを
取り込み、デスクランブル処理及びデインタリーブ処理
を行うマイクロプロセッサであり、７は取り込んだデー
タを格納する２個の独立した入出力ポートを持つデュア
ルポートメモリである。

【００１３】８は上記デュアルポートメモリ７に格納さ
れたデータを取り出し、ファクシミリ信号の誤り訂正処
理を行う誤り訂正回路であり、９は上記誤り訂正回路８
で誤り訂正処理されたデータの受信処理を行うマイクロ
プロセッサである。

【００１４】次に上記回路の動作を簡単に説明する。復
調回路１で復調された復調データ２と復調クロック３に
基づき、フレーム同期信号パターン検出回路４及び分周
回路５は、検出信号１０及び分周クロック１１を導出す
る。この検出信号１０及び分周クロック１１に基づき、
データ取り込み部のマイクロプロセッサ６はフレーム同
期の再生を行うと共に、復調データ２をシリアルパラレ
ル変換回路１２でシリアルパラレル変換して、１バイト
毎にデータを取り込んでデスクランブル処理をし、デス
クランブル処理されたデータをデインタリーブ処理を施
し、データを１フレーム毎にデュアルポートメモリ部７
に格納していく。

【００１５】一方デュアルポートメモリ７に格納された
データはマイクロプロセッサ９により１フレーム毎に取
り出され、誤り訂正回路８で誤り訂正処理を行い、誤り
訂正後のデータの信号処理を行う。

【００１６】

【発明が解決しようとする課題】上記従来の装置におい
ては、ファクシミリ信号受信中は、データ取り込み部の
マイクロプロセッサ６と信号処理部のマイクロプロセッ
サ９は、それぞれ独立したタイミングでメモリに同時に
データの読み書きを行うことから、２つの独立した入出
力ポートを持つデュアルポートメモリが必要であり、回
路構成が高価になるという問題があった。本発明は、上
述の点に鑑みて成されたものであって、データ取り込み
部と信号処理部の間で使用するデュアルポートメモリを
一般的によく使われているメモリに置き替えることが可
能なファクシミリ放送受信装置を提供することを目的と
する。

【００１７】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、テレビジョン放送電波の音声周波数帯域
に第２副搬送波によるファクシミリチャンネルを設け、
デジタル化したファクシミリ信号によって前記第２副搬
送波を変調して音声信号に多重し、伝送するファクシミ
リ放送受信装置において、復調回路で復調された復調ク
ロックと復調データを基にして、フレーム同期信号を再
生し、デスクランブル処理とデインタリーブ処理を第１
のマイクロプロセッサで行うデータ取り込み部と、取り
込んだデータを格納するデータメモリ部と、データメモ
リ部に格納されているファクシミリ信号データを取り出
し、誤り訂正処理回路で誤り訂正を行い、訂正されたデ
ータの受信処理を第２のマイクロプロセッサで行う信号
処理部と、前記のデータメモリ部をデータ取り込み部と
信号処理部が時分割に共有できるようにアドレス・デー
タ・コントロールバスの切り替えを行うマルチプレクサ
回路と、前記のマルチプレクサ回路の制御を上記データ
取り込み部のマイクロプロセッサで行うバス切り替えコ
ントロール手段とを設けた構成にする。

【００１８】

【作用】上記の構成によれば復調回路で復調された復調
クロックと復調データに基づき、第１のマイクロプロセ
ッサで構成するデータ取り込み部でフレーム同期信号を
再生してデスクランブル処理及びデインタリーブ処理を
行い、これらの処理を行ったデータを上記第１のマイク
ロプロセッサで制御されるマルチプレクサ回路を介して
時分割的にデータメモリ部に格納する。

【００１９】データメモリ部に格納されたデータは上記
第１のマイクロプロセッサにより制御される上記マルチ
プレクサ回路を介して時分割的に取り出され、誤り訂正
処理が行われると共に信号処理部に供給されてデータの
受信処理が行われる。従って上記第１のマイクロプロセ
ッサで制御される上記マルチプレクサ回路は上記データ
メモリをデータ取り込み部と信号処理部に時分割的に共
有できるようになる。

【００２０】

【実施例】以下、図面に示す本発明の一実施例を詳細に
説明する。図１は、本発明の一実施例のファクシミリ放
送受信装置のブロック図である。同図において、２０は
テレビジョン放送電波を受信するアンテナ、２１はチュ
ーナや音声信号復調回路などを含む受信部、２２はこの
受信部２１からのファクシミリ信号を含む音声信号から
ファクシミリ信号を復調する復調部である。

【００２１】ファクシミリ放送信号は４相差動位相変調
（４相ＤＰＳＫ）されて音声信号に多重されているの
で、前記復調部２２は、４相差動位相復調が行われてビ
ットデータ列をサンプリングするための復調クロック及
び復調データが出力される。

【００２２】２３はデータ取り込み部であり、復調デー
タ及び復調クロックによりフレーム同期の再生を行い、
デスクランブル処理，デインタリーブ処理及びバスの切
り替えを行う。２４は信号処理部であり、誤り訂正処理
及び番組番号，ページ番号等を含んだ制御データと画像
データとの判別処理等の信号処理を行う。２５は受画部
であり、必要な番組の画素データを印字する。

【００２３】次に、本発明の特徴的な構成であるデータ
取り込み部２３の要部と信号処理部２４の一部を図２に
示すブロック図を用いて詳細に説明する。図１におい
て、復調部２２よりデータを取り込むデータ取り込み部
２３は、図２のブロック図に示すように次のような構成
となる。図２において、４は復調回路１からの復調デー
タ２に基づいてフレーム同期信号の符号パターンを検出
するフレーム同期パターン検出回路であり、５は上記復
調回路１からの復調クロック３を分周する分周回路であ
る。

【００２４】６は上記フレーム同期信号パターン検出回
路４からの検出信号１０及び分周回路５からの分周クロ
ック１１に基づいて、フレーム同期信号を再生するとと
もに、デスクランブル及びデインタリーブ処理を行うマ
イクロプロセッサであり、１２は上記分周回路５からの
分周クロック１１に基づいて復調回路１からのシリアル
データである復調データ２をパラレルデータに変換し、
１バイトデータにするシリアルパラレル変換回路であ
る。

【００２５】６０はデスクランブル及びデインタリーブ
処理を施したデータを格納するデータメモリ部であり、
該データメモリ部６０を上記マイクロプロセッサ６とマ
イクロプロセッサ９が時分割に共有できるようにするた
めアドレス・データ・コントロールバスの切り替えを行
うマルチプレクサ回路５９を設ける。上記マルチプレク
サ回路５９の制御は上記マイクロプロセッサ６に設けた
バス切り替えコントロール手段により行わせるようにす
る。

【００２６】次に図１における信号処理部２４の構成を
図２のブロック図で説明する。上記信号処理部２４はデ
ータメモリ部６０に格納されているデータを１パケット
毎に取り出して誤り訂正を行う誤り訂正回路８と、誤り
訂正回路８で誤り訂正処理されたデータの受信処理を行
うマイクロプロセッサ９とで構成される。

【００２７】上記構成においてフレーム同期信号パター
ン検出回路４は、予めフレーム同期信号の符号パターン
が記憶されており、この符号パターンと、復調クロック
３に同期して順次入力されるデータのビットパターンと
を比較して一致したときに、検出信号１０を出力する構
成にする。

【００２８】また上記分周回路５は、後述の割り込み信
号の周期を長くしてマイクロプロセッサ６の処理に余裕
を持たせるものであり、その分周比は、フレーム同期信
号のビット数である１６と、フレームビット数である９
２３２との公約数であればよく、この実施例では、シリ
アルパラレル変換回路１２によるパラレルデータのビッ
ト数に一致させて８分周としている。

【００２９】シリアルパラレル変換回路１２のビット数
は、マイクロプロセッサ６のデータバスの数及びマイク
ロプロセッサ６の動作速度などを考慮して決定される
が、この実施例では、８ビットとしており、この場合に
は、処理時間として伝送速度１６Ｋｂｐｓの８ビット分
にあたる５００μＳ確保できることになる。

【００３０】マイクロプロセッサ６では、フレーム同期
信号パターン検出回路４からの検出信号１０と、分周回
路５からの分周クロック１１によって割り込み処理に移
行してそれぞれの割り込み信号に対して、フレーム同期
信号の再生とデスクランブル処理及びデインタリーブ処
理を行うと共にバスの切り替えを行う。

【００３１】上記フレーム同期信号の再生は、フレーム
同期信号の符号パターンが最初に到来した時点、すなわ
ち、最初の検出信号１０を基準信号として分周クロック
の計数を開始し、この計数値によってフレーム同期信号
の周期を検出し、前記基準信号からフレーム同期信号の
周期で同一の符号パターンが所定の回数、例えば３回連
続して到来したときに、正規のフレーム同期信号を検出
しているとしてそれに同期したフレーム同期信号の再生
を開始し、また、前記周期で同一の符号パターンの到来
がないときには、正規のフレーム同期を検出していない
として別のフレーム同期信号の符号パターンが到来した
時点、すなわち、別の検出信号を新たな基準信号として
同様の処理を行って正規のフレーム同期信号を検出して
再生する。

【００３２】図３はデータメモリ部６０におけるバス切
り替えタイミング図である。図３のアはフレーム同期信
号パターン検出回路１から出力される検出信号１０、イ
は分周回路５から１バイト周期で出力される分周クロッ
ク１１、ウは１バイトデータを取り込んでデスクランブ
ル及びデインタリーブ処理に要する期間を示す信号でＨ
ＩＧＨの期間に上記の処理が行われる。エは誤り訂正回
路８で１パケットの誤り訂正処理を行うと共にマイクロ
プロセッサ９で信号処理を行うまでに要する期間を示す
信号でＨＩＧＨの期間に上記の処理が行われる。

【００３３】ここで、イの１バイト周期期間内に、１バ
イトのデータを取り込んでデスクランブル及びデインタ
リーブ処理を行わなければならないが、実際に１バイト
のデータを取り込んでデスクランブル及びデインタリー
ブ処理に要する期間はイの１バイト周期期間よりも短
く、ウのＨＩＧＨの期間である。従って、前記イの１バ
イト周期期間の内、Ｄの期間に誤り訂正回路８で１パケ
ットの誤り訂正処理を行う。また、マイクロプロセッサ
９で信号処理を行うまでに要する期間はＩのＨＩＧＨ期
間（Ｅ）であるので、これはＤの期間内で処理されるこ
とになる。従って、Ｄの期間に１パケットの誤り訂正及
び信号処理が可能になる。

【００３４】そこで、イの１バイト周期の期間内をマル
チプレクサ回路５９でウのＨＩＧＨ期間（Ｃ）は、マイ
クロプロセッサ６側に、また、Ｄの期間は、マイクロプ
ロセッサ９側へバスを切り替えることによって、マイク
ロプロセッサ６とマイクロプロセッサ９は、データメモ
リ部６０を時分割に共有することが可能となる。このデ
ータメモリ部６０を時分割に共有することを可能にする
ためのマルチプレクサ回路５９のバス切り替え処理はマ
イクロプロセッサ６で行われている。

【００３５】図４は、マイクロプロセッサ６による処理
のフローチャートである。分周クロック１１が入力され
フレーム同期の再生が行われることにより、図４の処理
に移行する。この図４において、ステップＲ１では、シ
リアルパラレル変換回路１２から１バイトデータの取り
込みを行い、取り込んだデータのデスクランブル処理を
行ってステップＲ２に移行する。ステップＲ２では、デ
ータメモリ部６０のアドレス・データ・コントロールバ
スをマルチプレクサ回路５９でマイクロプロセッサ６側
に切り替えてステップＲ３に移行する。

【００３６】ステップＲ３では、ステップＲ１でデスク
ランブル処理されたデータのデインタリーブ処理を行
い、処理したデータをデータメモリ部６０に格納してス
テップＲ４に移行する。ステップＲ４では、データメモ
リ部６０のアドレス・データ・コントロールバスをマル
チプレクサ回路５９でマイクロプロセッサ９側に切り替
えて処理を終了する。

【００３７】図５は、マイクロプロセッサ９による処理
のフローチャートである。マイクロプロセッサ９の処理
は、１パケット毎に行われるのでマイクロプロセッサ６
側で１パケット受信した後に１回処理を行うようにして
いる。分周クロック１１が入力されることにより、図５
の処理に移行する。この図５において、ステップＳ１で
は、分周クロック１１をカウントする分周クロックカウ
ンタをもち、その分周クロックカウンタに１加算してス
テップＳ２に移行する。

【００３８】ステップＳ２では、分周クロックカウンタ
の値が１パケット分のカウンタ値になったか否かを判断
し、なっていないと判断したときには、何もせずに処理
を終了する。ステップＳ２において、分周クロックカウ
ンタの値が１パケット分のカウンタ値になっていると判
断したときには、ステップＳ３に移行する。ステップＳ
３では、分周クロックカウンタをクリア処理して、ステ
ップＳ４に移行する。

【００３９】ステップＳ４では、データメモリ部６０の
アドレス・データ・コントロールバスがマイクロプロセ
ッサ９側に切り替えられているかの判断をし、切り替え
られていると判断したときには、ステップＳ５に移行す
る。ステップＳ５では、データメモリ部６０のデータを
１パケット取り込んで誤り訂正回路８で誤り訂正処理を
行って、ステップＳ６に移行する。ステップＳ６では、
ステップＳ５において誤り訂正回路８で誤り訂正処理さ
れたデータの受信処理を行って終了する。

【００４０】

【発明の効果】本発明は上記の構成であるので簡単なマ
ルチプレクサ回路を付加することによって、データ取り
込み部と信号処理部の間で使用していたデュアルポート
メモリを一般に広く使われているメモリに置き替えるこ
とが可能になり、安価な回路構成を提供することができ
る。

【図面の簡単な説明】

【図１】 本発明の全体構成を示すブロック図。

【図２】 本発明の要部の一実施例を示すブロック図。

【図３】 本発明のデータメモリ部におけるバス切り替
えのタイミングを示すタイミングチャート。

【図４】 本発明におけるデスクランブル，インタリー
ブ及びバス切り替え処理のフローチャート。

【図５】 本発明における誤り訂正及びデータ受信処理
のフローチャート。

【図６】 ファクシミリ放送システムにおける音声周波
数帯のスペクトルを示す図。

【図７】 ファクシミリ信号の１フレームの構成を説明
するための図。

【図８】 ファクシミリ信号の１パケットの構成を説明
するための図。

【図９】 従来例におけるデータ取り込み部と信号処理
部の要部を示すブロック図。

【符号の説明】

１ 復調回路 ６ データ取り込み部 ９ データメモリ部 ５９ マルチプレクサ回路 ６０ 信号処理部 ６３ バス切り替えコントロール手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 テレビジョン放送電波の音声周波数帯域
   に第２副搬送波によるファクシミリチャンネルを設け、
   デジタル化したファクシミリ信号によって前記第２副搬
   送波を変調して音声信号に多重し、伝送するファクシミ
   リ放送受信装置において、 復調回路で復調された復調クロックと復調データを基に
   して、フレーム同期信号を再生し、デスクランブル処理
   とデインタリーブ処理を第１のマイクロプロセッサで行
   うデータ取り込み部と、 取り込んだデータを格納するデータメモリ部と、 データメモリ部に格納されているファクシミリ信号デー
   タを取り出し、誤り訂正処理回路で誤り訂正を行い、訂
   正されたデータの受信処理を第２のマイクロプロセッサ
   で行う信号処理部と、 前記のデータメモリ部をデータ取り込み部と信号処理部
   が時分割に共有できるようにアドレス・データ・コント
   ロールバスの切り替えを行うマルチプレクサ回路と、 前記のマルチプレクサ回路の制御をデータ取り込み部の
   第１のマイクロプロセッサで行うバス切り替えコントロ
   ール手段とを具備し、 データ取り込み処理部と誤り訂正処理を含んだ信号処理
   部がデータメモリ部に対して時分割でアクセスするよう
   にしたことを特徴とするファクシミリ放送受信装置。