JPH05252494A - ファクシミリ信号受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 フレーム同期信号の再生，保護，デスクラン
ブル処理，デインターリーブ処理のための回路構成を簡
素化したファクシミリ信号受信装置を提供する。 【構成】 信号処理回路、例えばマイクロプロセッサの
処理によってフレーム同期信号の再生，保護を行うと共
に、このフレーム同期信号の再生，保護に相俟って復調
データのデスクランブル処理およびデインターリーブ処
理を行うことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン放送電波の
音声周波数帯域に第２の搬送波によるファクシミリチャ
ンネルを設け、音声信号にデジタル化されたファクシミ
リ信号を多重して伝送するファクシミリ信号送受信シス
テムにおけるファクシミリ信号受信装置に関するもので
ある。

【０００２】最近、このようなファクシミリ信号送信シ
ステムが実用化されつつあるが、このシステムにおける
音声周波数帯域のスペクトルを図７に示す。この図から
明らかなように主音声チャンネル及び副音声チャンネル
以外に第２の副搬送波によるファクシミリチャンネルが
設けられている。

【０００３】図８はこのファクシミリチャンネルに割り
当てられるファクシミリ信号の１つの送出単位である１
フレームの構成を示す図である。この１フレームは夫々
先頭にモードコントロール符号ＭＣを付加した３２パケ
ットのデータと、フレームの先頭に付加されたフレーム
同期信号ＦＣとから成り、各１パケットのデータ部は２
７２ビット（３４バイト）のデジタルデータで構成さ
れ、又、モードコントロール符号ＭＣ及びフレーム同期
信号ＦＣは夫々１６ビット（２バイト）で構成されてい
る。

【０００４】従って、１パケット分のデータビットは２
８８ビットで構成され、１フレームは９２３２ビット
（１１５４バイト）で構成されている。また、フレーム
同期信号は時間的変動は無く常に同一の符号パターンで
あり、誤り訂正用付加ビットによる保護はされていな
い。モードコントロール符号ＭＣは第１ビットから第５
ビットまでの情報ビットと、第６ビットから第１６ビッ
トまでのチェック符号ビットで構成されている。そし
て、ファクシミリ信号の送信に当たっては上記各フレー
ムのデータがフレーム同期信号ＦＣに続いて、フレーム
内のデータを縦に１ビットずつインターリーブ処理を施
した状態で送出される。

【０００５】すなわち、バースト誤りに対してデータを
保護するために、図８の矢印Ａに示されるように各パケ
ットの先頭ビットをパケット１から順次伝送し、パケッ
ト３２まで伝送すると、各パケットの２番目のビットを
パケット１からパケット３２まで順次伝送し、さらに、
各パケットの３番目のビットを伝送し、以下順次同様に
して最後に各パケットの２８８番目のビットをパケット
１からパケット３２まで順次伝送するものである。この
ような伝送形態のファクシミリ放送を受信するファクシ
ミリ放送受信装置１では、先ず、１フレームのデータの
先頭であることを示すフレーム同期信号のタイミングを
確実に検出し、送信側と同期のとれたフレーム同期信号
を再生し、デスクランブル処理およびデインターリーブ
処理をしてファクシミリ信号の取り込み処理を行う。

【０００６】図９は、従来例の受信装置におけるデータ
取り込み部の要部を示すブロック的電気回路図である。
ファクシミリ信号は、４相差動位相変調（４相ＤＰＳ
Ｋ）されて音声信号に多重して伝送されているので、図
示しない４相ＤＰＳＫ復調回路によってビットデータ列
である復調データおよびこの復調データをサンプリング
するための復調クロックが再生される。１３は前記４相
ＤＰＳＫ復調回路からの復調データおよび復調クロック
に基づいて、後述のようにしてフレーム同期信号を再生
するフレーム同期信号再生手段、１４は後述のようにし
て復調データのスクランブルを解くデスクランブル回
路、１５はデスクランブルされたデータのインターリー
ブを解くデインターリーブ回路、１６はスクランブルお
よびインターリーブが解かれたデータが書き込まれるメ
モリである。

【０００７】フレーム同期信号再生手段１３によるフレ
ーム同期信号の再生は、フレーム同期信号の符号パター
ンが最初に到来した時点を基準として、この基準からフ
レーム同期信号の周期で前記同一の符号パターンが所定
の回数連続して到来したときに、正規のフレーム同期信
号を検出しているとしてそれに同期したフレーム同期信
号の再生を開始し、また、前記周期で前記同一の符号パ
ターンの到来がないときには、正規のフレーム同期信号
を検出していないとして別のフレーム同期信号の符号パ
ターンが到来した時点を新たな基準として同様の処理を
行って正規のフレーム同期信号を検出する。さらに、一
旦、フレーム同期信号の再生を開始した後には、フレー
ム同期信号の周期で所定回数連続して前記同一の符号パ
ターンが到来しなかったときのみ、フレーム同期信号の
再生を停止し、新たに同期信号を再生するための正規の
フレーム同期信号の検出を上述と同様にして行う。すな
わち、一旦、フレーム同期信号の再生が開始された後に
は、前記所定回数に満たない回数に亘って前記同一の符
号パターンがフレーム周期で到来しなかったとしてもフ
レーム同期信号を保護して再生を続ける。

【０００８】このフレーム同期信号再生手段１３の構成
を図１０に示す。同図において、２０は復調データおよ
びクロックに基づいて、フレーム同期信号の符号パター
ンを検出して検出信号を出力するフレーム同期信号パタ
ーン検出回路、２１は基準となるフレーム同期信号の符
号パターンの到来からのフレーム周期を計測するための
１フレームカウンタ、２２は基準となるフレーム同期信
号の符号パターンの到来からフレーム同期信号の周期で
同一の符号パターンが到来したときに、一致パルスを出
力する第１マルチプレクサ、２３は基準となるフレーム
同期信号の符号パターンの到来からフレーム同期信号の
周期で同一の符号パターンが到来しなかったときに、不
一致パルスを出力する第２マルチプレクサである。各マ
ルチプレクサ２２，２３において、同期信号の再生が行
われていないとき、Ａ入力が選択され、同期信号の再生
が行われているときには、Ｂ入力が選択される。

【０００９】また、２４は一致パルスを計数して予め設
定されている所定値になったときに出力を与える一致カ
ウンタ、２５は不一致パルスを計数して予め設定されて
いる所定値になったときに出力を与える不一致カウン
タ、２６は一致カウンタ２４の出力が与えられていると
きに、フレーム同期信号パターン検出回路２０からの検
出信号に応答して１フレーム周期を計測してフレーム同
期信号を再生出力する１フレームカウンタ、２７はクロ
ックに同期したフレーム同期信号を出力するフリップフ
ロップ、２８はフレーム同期信号の再生が行われている
か否かに応じてマルチプレクサ２２，２３に対応する選
択信号を出力する選択信号出力回路である。

【００１０】次に、動作を簡単に説明すると、先ず、フ
レーム同期信号の再生が行われる前において、最初にフ
レーム同期信号の符号パターンの到来があると、フレー
ム同期信号パターン検出回路２０からの検出信号によっ
て、インバータ２９，アンドゲート３０および第１マル
チプレクサ２２を介して一致パルスが出力され、１フレ
ームカウンタ２１がリセットされてクロックの計数によ
り１フレーム毎に出力される。この１フレームカウンタ
２１の１フレーム毎の出力と、フレーム同期信号パルス
検出回路２０からの検出信号とが同時に与えられること
により、一致パルスが順次出力される。この一致パルス
が所定回数連続することにより一致カウンタ２４が出力
を与え、これによって、１フレームカウンタ２６は、フ
レーム同期信号パターン検出回路２０からの検出信号に
応答してフレーム周期でフレーム同期信号を再生出力す
る。一旦、フレーム同期信号の再生が開始されると、フ
レーム同期信号の周期で検出信号が出力されなかったと
きに、アンドゲート３１および第２マルチプレクサ２３
を介して不一致パルスが出力され、この不一致パルスが
所定回数連続することにより、不一致カウンタ２５が出
力を与え、これによって１フレームカウンタ２６へのク
ロックの入力を遮断してフレーム同期信号の再生を停止
する。

【００１１】復調データのスクランブルを解くデスクラ
ンブル回路１４の構成を図１１に示す。同図において、
１４ａはデスクランブルパターンを発生するシフトレジ
スタ、１４ｂは生成多項式Ｇ（Ｘ）＝Ｘ”＋Ｘ²＋１に
基づいて、前記シフトレジスタ１４ａからデスクランブ
ルパターンを発生させるための排他的論理和ゲート、１
４ｃは復調データからデスクランブルされたデータを発
生するために、前記シフトレジスタ１４ａで発生したデ
スクランブルパターンと復調データとの排他的論理和を
取るための排他的論理和ゲートである。前記フレーム同
期信号再生手段１３で再生されたフレーム同期信号を基
準にしてシフトレジスタ１４ａにスクランブル初期値を
設定する。シフトレジスタ１４ａでは、復調クロックに
同期したスクランブルパターンを発生し、排他的論理和
ゲート１４ｃで復調データと排他的論理和を取り、スク
ランブルが順次解かれる。再び、図９を参照して、フレ
ーム同期信号再生手段１３で再生されたフレーム同期信
号によってデスクランブル回路１４でデスクランブルさ
れた復調データは、デインターリーブ回路１５に与えら
れる。デインターリーブ回路１５では、フレーム同期信
号によって書き込みアドレスの初期化が行われ１フレー
ムのデータを一旦内臓のメモリに書き込み、インターリ
ーブ前の符号列になるように読みだしてメモリ１６に書
き込む。

【００１２】

【発明が解決しようとする課題】このような従来のファ
クシミリ受信装置では、フレーム同期信号の再生，デス
クランブル処理およびデインターリーブ処理のために
は、１フレーム周期を計数するカウンタ２１，２６、基
準となるフレーム同期信号の符号パターンからフレーム
同期信号の周期で同一の符号パターンが到来した回数ま
たは到来しなかった回数をそれぞれ計数する一致カウン
タ２４、不一致カウンタ２５、デスクランブルパターン
を発生するシフトレジスタ１４ａ、ゲート回路および読
みだし書き込みアドレスカウンタを含むデインターリー
ブ回路などを必要とし、構成が複雑になるという難点が
ある。

【００１３】

【課題を解決するための手段】本発明は上述の点に鑑み
て、フレーム同期信号の再生，保護および復調データの
デスクランブル，デインターリーブ処理のための回路構
成を簡素化することを目的として発明されたものであ
り、復調回路で復調された復調データおよび復調クロッ
クが与えられ、前記復調データの符号パターンが、予め
記憶されているフレーム同期信号の符号パターンに一致
したときに、検出信号を出力するフレーム同期信号パタ
ーン検出回路と、前記フレーム同期信号パターン検出手
段より出力される検出信号および前記復調クロックに基
づいて、フレーム同期信号を再生すると共に、前記復調
データのデスクランブル処理およびデインターリーブ処
理を行う信号処理回路とを備え、該信号処理回路は、前
記検出信号の内のある検出信号が基準信号として与えら
れ、これに応答して前記復調クロックまたは該復調クロ
ックを分周した分周クロックの計数を開始する計数手段
と、この計数手段の計数値に基づいて、基準信号が与え
られた時点からフレーム周期で前記検出信号が出力され
ているか否かを、フレーム周期毎に順次判別する判別手
段と、この判別手段の出力に基づいて、フレーム同期信
号を出力する前に、前記基準信号が与えられた時点から
フレーム周期で前記検出信号の出力が所定回数連続して
あったときには、前記フレーム同期信号の再生を開始し
て送信側と同期の取れたフレーム同期信号を出力する出
力手段と、前記判別手段の出力に基づいて、前記出力手
段よりフレーム同期信号の再生が開始された後に、フレ
ーム周期で前記検出信号の出力が所定回数連続してなか
ったときのみ、フレーム同期信号の再生を停止する保護
手段と、前記判別手段の出力に基づいて、前記フレーム
同期信号の再生が行われる前に、前記基準信号からフレ
ーム周期で前記検出信号の出力がなかったとき、およ
び、フレーム同期信号の再生が開始された後に、フレー
ム周期で前記検出信号の出力が所定回数連続してなかっ
たときには、前記基準信号として与えられるものとは別
の前記検出信号を前記計数手段に与えて基準信号を新た
に設定する設定手段と、前記出力手段よりフレーム同期
信号の再生が行われているときに、前記入力データを取
り込んでデスクランブルするデスクランブル手段と、前
記デスクランブル手段によってデスクランブルされたデ
ータにデインターリーブ処理を行うデインターリーブ処
理手段とから成るファクシミリ信号受信装置を提供する
ものである。また、本発明では前記信号処理回路をマイ
クロプロセッサにて構成するものである。

【００１４】

【作用】従って本発明によれば、信号処理回路、例えば
マイクロプロセッサの処理によってフレーム同期信号の
再生，保護を行うと共に、このフレーム同期信号の再
生，保護に相俟って復調データのデスクランブル処理お
よびデインターリーブ処理を行うこととなり、従って、
従来例のようなハードカウンタ，ゲート回路およびデイ
ンターリーブ回路等が不要となり、回路の簡素化を図る
ことができる。

【００１５】

【実施例】以下、本発明に係るファクシミリ信号受信装
置の一実施例を図面に従って詳細に説明する。図１は本
発明の一実施例のファクシミリ信号受信装置１のブロッ
ク的電気回路図であり、図において、２はテレビジョン
放送電波を受信するアンテナ、３はチューナや音声信号
復調回路などを含む受信部、４はこの受信部３からのフ
ァクシミリ信号を含む音声信号が与えられる復調部であ
る。ファクシミリ信号は４相差動位相変調（４相ＤＰＳ
Ｋ）されて音声信号に多重されているので、前記復調部
４では４相差動位相復調が行われてビットデータ列をサ
ンプリングするための復調クロックが出力される。５は
データ取り込み部であり、復調データおよび復調クロッ
クによりフレーム同期信号を検出してフレーム同期信号
を再生し、デスクランブル処理およびデインターリーブ
処理を行う。６は信号処理部であり、誤り訂正処理，番
組番号，ページ番号等を含んだ制御データと画像データ
との判別処理等の信号処理を行う。７は受画部であり、
必要な情報を印字する。

【００１６】次に、本発明の特徴を成すデータ取り込み
部５の要部のブロック図を図２に示す。この実施例のデ
ータ取り込み部５は、復調部４からの復調クロックおよ
び復調データに基づいて、フレーム同期信号の符号パタ
ーンを検出するフレーム同期信号パターン検出回路８
と、復調クロックを分周する分周回路９と、前記フレー
ム同期信号パターン検出回路８からの検出信号および分
周回路９からの分周クロックに基づいて、後述のように
してフレーム同期信号を再生すると共に、デスクランブ
ルおよびデインターリーブ処理を行うマイクロプロセッ
サ（ＭＰＵ）１０と、このマイクロプロセッサ１０から
のフレーム同期信号および復調クロックに基づいて、従
来と同様にシリアルデータをパラレルデータに変換する
シリアルパラレル変換回路１１と、デスクランブルおよ
びデインターリーブされたデータが書き込まれるメモリ
１２とを備えている。

【００１７】フレーム同期信号パターン検出回路８は、
従来例と同様であり、予めフレーム同期信号の符号パタ
ーンが記憶されており、この符号パターンと、復調クロ
ックに同期して順次入力されるデータのビットパターン
とを比較して一致したときに、検出信号を出力する構成
と成っている。シリアルパラレル変換回路１１のビット
数は、マイクロプロセッサ１０のデータバスの数および
マイクロプロセッサ１０の動作速度などを考慮して決定
されるが、この実施例では、８ビットとしており、この
場合には、処理時間として５００μｓ程度確保できるこ
とになる。

【００１８】分周回路９は、後述の割り込み周期を長く
してマイクロプロセッサ１０の処理に余裕を持たせるた
めのものであり、その分周比は、フレーム同期信号のビ
ット数である１６と、フレームビット数である９２３２
との公約数であればよく、この実施例では、上記シリア
ルパラレル変換回路１１によるパラレルデータのビット
数に一致させて８分周としている。マイクロプロセッサ
１０では、フレーム同期信号パターン検出回路８からの
検出信号および分周回路９からの分周クロックによって
割り込み処理を移行してフレーム同期信号の再生および
保護を行うと共に、デスクランブル処理およびデインタ
ーリーブ処理を行う。

【００１９】このフレーム同期信号の再生は、フレーム
同期信号の符号パターンが最初に到来した時点、すなわ
ち、最初の検出信号を基準信号として分周クロックの計
数を開始し、この計数値によってフレーム同期信号の周
期を検出し、前記基準信号からフレーム同期信号の周期
で同一の符号パターンが所定の回数、例えば、３回連続
して到来したときに、正規のフレーム同期信号を検出し
ているとしてそれに同期したフレーム同期信号の再生を
開始し、また、前記周期で同一の符号パターンの到来が
ないときには、正規のフレーム同期信号を検出していな
いとして別のフレーム同期信号の符号パターンが到来し
た時点、すなわち、別の検出信号を新たな基準信号とし
て同様の処理を行って正規のフレーム同期信号を検出し
て再生する。

【００２０】さらに、一旦、フレーム同期信号の再生を
開始した後には、フレーム同期信号の周期で所定回数連
続して前記同一の符号パターンが到来しなかったときの
み、フレーム同期信号の再生を停止し、新たに同期信号
を再生するための正規のフレーム同期信号の検出を上述
と同様にして行う。また、マイクロプロセッサ１０で
は、フレーム同期信号の再生が行われているときには、
クロックを８分周した分周クロックによって、シリアル
パラレル変換回路１１からの１バイトのパラレルデータ
を取り込み、デスクランブル処理を行った後、インター
リーブ前の符号列となるようにデインターリーブ処理を
してメモリ１２に書き込む。送出されるデジタルファク
シミリ信号は、伝送速度が比較的遅いのでマイクロプロ
セッサ１０によるフレーム同期信号の再生，保護やデス
クランブル処理およびデインターリーブ処理などが可能
である。

【００２１】このようなフレーム同期信号の再生，保
護，デスクランブル処理およびデインターリーブ処理を
行うために、マイクロプロセッサ１０は、図３に示すよ
うに前記検出信号の内のある検出信号が基準信号として
与えられ、これに応答して前記復調クロックまたは該復
調クロックを分周した分周クロックの計数を開始する計
数手段１０ａと、この計数手段の計数値に基づいて、基
準信号が与えられた時点からフレーム周期で前記検出信
号が出力されているか否かを、フレーム周期毎に順次判
別する判別手段１０ｂと、この判別手段１０ｂの出力に
基づいて、フレーム同期信号を出力する前に、前記基準
信号が与えられた時点からフレーム周期で前記検出信号
の出力が所定回数連続してあったときには、フレーム同
期信号の再生を開始して送信側と同期のとれたフレーム
同期信号を出力する出力手段１０ｃと、前記判別手段の
出力に基づいて、前記出力手段１０ｃよりフレーム同期
信号の再生が開始された後に、フレーム周期で前記検出
信号の出力が所定回数連続してなかったときのみ、フレ
ーム同期信号の再生を停止させる保護手段１０ｄと、前
記判別手段の出力に基づいて、前記出力手段１０ｃより
フレーム同期信号の再生が行われる前に、前記基準信号
からフレーム周期で前記検出信号の出力がなかったと
き、および、フレーム同期信号の再生が開始された後
に、フレーム周期で前記検出信号の出力が所定回数連続
してなかったときには、前記基準信号として与えられる
ものとは別の前記検出信号を前記計数手段に与えて基準
信号を新たに設定する設定手段１０ｅと、前記出力手段
よりフレーム同期信号の再生が行われているときに、前
記入力データを取り込んでデスクランブルするデスクラ
ンブル手段１０ｆと、前記デスクランブル手段によって
デスクランブルされたデータにデインターリーブ処理を
行うデインターリーブ手段１０ｇとを構成している。

【００２２】次に、マイクロプロセッサ１０の動作を図
４および図５に基づいて説明する。図４および図５は、
フレーム同期信号の再生，保護，デスクランブル処理お
よびデインターリーブ処理のための割り込み処理のフロ
ーチャートである。起動時には、検出信号による割り込
みだけを許可しており、検出信号の入力によって図４の
割り込み処理に移行する。この図４において、ステップ
ｎ１では、割り込みをかけた検出信号を基準信号とする
ために、それ以降の検出信号の割り込みを禁止し、ステ
ップｎ２に移り、分周クロックによる割り込みを許可し
て終了する。

【００２３】図５は、図４の割り込み処理によって基準
となるフレーム同期信号の符号パターンが到来した後の
分周クロックの入力による割り込み処理のフローチャー
トである。分周クロックが入力されることにより、図５
の割り込み処理に移行する。この図５において、ステッ
プｎ１では、マイクロプロセッサ内部の計数手段１０ａ
としての分周クロックカウンタの計数値に１を加えてス
テップｎ２に移り、ここでは上記判別手段１０ｂが作用
して分周クロックカウンタの計数値がフレーム同期信号
の送出期間、すなわち、割り込みをかけた検出信号（基
準信号）からフレーム同期信号の周期になっているか否
か判断し、なっていると判断したときには、フレーム同
期信号が実際に到来したかを確認するための処理を行う
ためにステップｎ３に移る。ステップｎ３では、上記設
定手段１０ｅが作用しフレーム同期が確立されているか
否か、すなわち、送信側と同期したフレーム同期信号の
再生が行われているか否か判断し、再生が行われていな
いと判断したときには、ステップｎ１６に移り、検出信
号が出力されているか否か判断し、出力されていないと
判断したときには、再度、別の基準となるフレーム同期
信号を捜して設定しなければならないので、ステップｎ
２３に移って分周クロックによる割り込みを禁止し、さ
らに、ステップｎ２４に移って検出信号による割り込み
を許可して終了する。従って、この場合には、別の検出
信号の入力によって上述の図４の割り込み処理に移行す
ることになる。

【００２４】ステップｎ１６において、検出信号が出力
されていると判断したときには、ステップｎ１７に移
り、検出信号の出力回数を計数する内臓のカウンタの計
数値に１を加えてステップｎ１８に移り、ステップｎ１
８では、出力手段１０ｃが作用して前記カウンタの計数
値が予め設定されている所定値になったか否か、すなわ
ち、基準となる検出信号からフレーム同期信号の周期で
所定回数連続して検出信号の出力があったか否かを判断
し、所定値になったと判断したときには、正規のフレー
ム同期信号を検出しているとしてステップｎ１９に移っ
てフレーム同期信号の再生を開始してステップｎ２０に
移り、ステップｎ２０では、前記デスクランブル手段１
０ｆが作用して１バイトのパラレルデータを取り込ん
で、前記生成多項式に基づいて８ビット単位で演算した
スクランブルデータとの排他的論理和を取るデスクラン
ブル処理を行ってステップｎ２１に移る。このステップ
ｎ２１では、デインターリーブ手段１０ｇが作用してデ
インターリーブ処理を行ってインターリーブ前の符号列
になるように取り込んだデータを並べ変えてメモリ１２
に書き込み、ステップｎ２２に移り、分周クロックカウ
ンタをリセットする。ステップｎ１８において、所定値
になっていないと判断したときには、ステップｎ２２に
移る。

【００２５】ステップｎ３において、前記保護手段１０
ｄが作用しフレーム同期が確立されている、すなわち、
フレーム同期信号の再生が開始されていると判断したと
きには、ステップｎ４に移り、検出信号が出力されてい
るか否か判断し、出力されていないときには、ステップ
ｎ５に移り、検出信号が出力されていない回数を計数す
る内臓のカウンタの計数値に１を加えてステップｎ６に
移る。ステップｎ６では、前記カウンタの計数値が予め
設定されている所定値になったか否か、すなわち、フレ
ーム同期信号の再生が開始された後に、フレーム同期信
号の周期で検出信号の出力が所定回数連続してなかった
か否か判断し、所定値になったと判断したときには、再
度、別の基準となるフレーム同期信号を捜して設定しな
ければならないので、ステップｎ７に移ってフレーム同
期信号の再生を停止してステップｎ８に移り、前記設定
手段１０ｅにより分周クロックによる割り込みを禁止
し、さらに、ステップｎ９で検出信号による割り込みを
許可する。従って、この場合には、別の検出信号の入力
によって上述の図４の割り込み処理に移行することにな
る。

【００２６】ステップｎ６において、カウンタの計数値
が所定値になっていないと判断したときには、ステップ
ｎ１３に移り、１バイトのパラレルデータを取り込ん
で、前記生成多項式に基づいて８ビット単位で演算した
スクランブルデータとの排他的論理和を取るデスクラン
ブル処理を行ってステップｎ１４に移る。このステップ
ｎ１４では、デインターリーブ処理を行ってインターリ
ーブ前の符号列になるように取り込んだデータを並べ変
えてメモリ１２に書き込み、ステップｎ１５に移り、分
周クロックカウンタをリセットする。ステップｎ４にお
いて、検出信号が出力されているときには、ステップｎ
１３に移り、１バイトのパラレルデータを取り込んで、
前記生成多項式に基づいて８ビット単位で演算したスク
ランブルデータとの排他的論理和を取るデスクランブル
処理を行ってステップｎ１４に移り、デインターリーブ
処理を行ってインターリーブ前の符号列になるように取
り込んだデータを並べ変えてメモリ１２に書き込み、ス
テップｎ１５に移り、分周クロックカウンタをリセット
する。

【００２７】ステップｎ２において、判別手段１０ｂが
フレーム同期信号の送出期間でないと判断したときに
は、ステップｎ１０に移り、フレーム同期が確立されて
いるか否か、すなわち、出力手段１０ｃによる同期信号
の再生が行われているか否か判断し、再生が行われてい
ないときにはこの分周クロックによる割り込みは終了
し、次の分周クロックによる割り込みを待つ。一方、同
期信号の再生が行われているときには、ステップｎ１１
に移り、１バイトのパラレルデータを取り込んで、前記
生成多項式に基づいて８ビット単位で演算したスクラン
ブルデータとの排他的論理和を取るデスクランブル処理
を行ってステップｎ１２に移り、デインターリーブ処理
を行ってインターリーブ前の符号列になるように取り込
んだデータを並べ変えてメモリ１２に書き込み、この分
周クロックによる割り込みを終了し、次の分周クロック
による割り込みを持つ。

【００２８】図６は上記デスクランブル手段１０ｆによ
るデスクランブルデータを発生するための演算方法の一
例を示す。この図において、Ｒ₁は演算したスクランブ
ルデータを記憶しておく８ビットの第１レジスタ、Ｒ₂
はスクランブルデータを演算するための１６ビットの第
２レジスタである。動作を簡単に説明すると、先ず、上
記図５のステップｎ２５あるいはステップｎ２６でスク
ランブル初期値を１６ビットの第２レジスタＲ₂のｂ₀か
らｂ₁₀に設定する。次に、ステップｎ１１，ステップｎ
１３あるいはステップｎ２０で、取り込んだ１バイトの
データと排他的論理和を取るための８ビット（１バイ
ト）のスクランブルデータを発生する。すなわち、１６
ビットの第２レジスタＲ₂の内容を右に１ビットシフト
し、ｂ₀とｂ₂の排他的論理和を取りｂ₁₀に格納すると共
に、ｂ₀のデータを８ビットの第１レジスタＲ₁のｂ₇か
ら順に格納していく。この動作を８回繰り返し、８ビッ
ト（１バイト）のスクランブルデータを第１レジスタＲ
₁に発生することができる。このようにしてフレーム同
期信号の再生を行うと共に、フレーム同期信号の再生時
には、分周クロックの入力に応答して１バイトのパラレ
ルデータを取り込んでデスクランブル処理およびデイン
ターリーブ処理を行ってメモリ１２に書き込む。なお、
上述の実施例では、クロックを分周する分周回路８およ
びシリアルパラレル変換回路１１を設けたけれども、本
発明の他の実施例として両回路を省略してもよい。

【００２９】

【発明の効果】上述のように本発明によれば、一つの信
号処理回路によってフレーム同期信号の再生，保護およ
びこのフレーム同期信号の再生，保護に相俟って復調デ
ータのデスクランブル処理，デインターリーブ処理を施
すものであるから、従来のようなカウンタ，ゲート回
路，シフトレジスタおよびデインターリーブ回路等の外
部回路が不要となり、回路構成を簡単にすることができ
る。さらに、前記信号処理回路をマイクロプロセッサで
構成することにより、より一層回路を簡素化できる。

【図面の簡単な説明】

【図１】 本発明に係るファクシミリ信号受信装置の一
実施例を示すブロック的電気回路図。

【図２】 本発明に係るファクシミリ信号受信装置にお
けるデータ取り込み部を示すブロック的電気回路図。

【図３】 データ取り込み部におけるマイクロプロセッ
サの機能手段を示すブロック的電気回路図。

【図４】 マイクロプロセッサにおける分周クロックに
よる割り込み許可動作の説明に供された動作説明図。

【図５】 マイクロプロセッサにおける分周クロックに
よる割り込み許可から復調データのメモリへの記憶動作
までの説明に供された動作説明図。

【図６】 本発明に係るファクシミリ信号受信装置のマ
イクロプロセッサにおけるデスクランブル手段の具体例
を示す図。

【図７】 デジタル化したファクシミリ信号を伝送する
ファクシミリチャンネルを有する音声周波帯域のスペク
トルを示す図。

【図８】 伝送される一般的なファクシミリ信号の１フ
レームの構成を示す図。

【図９】 従来のファクシミリ信号受信装置を示すブロ
ック的電気回路図。

【図１０】 従来装置におけるフレーム同期信号再生手
段の具体的回路を示すブロック的電気回路図。

【図１１】 従来装置におけるデスクランブル回路の具
体例を示すブロック的電気回路図。

【符号の説明】

８ フレーム同期信号パターン検出回路 ９ 分周回路 １０ マイクロプロセッサ １０ａ 計数手段 １０ｂ 判別手段 １０ｃ 出力手段 １０ｄ 保護手段 １０ｅ 設定手段 １０ｆ デスクランブル手段 １０ｇ デインターリーブ手段 １２ メモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 テレビジョン放送電波の音声周波数帯域
   に第２副搬送波によるファクシミリチャンネルを設け、
   デジタル化されたファクシミリ信号によって前記第２副
   搬送波を変調して音声信号に多重することにより伝送す
   るファクシミリ信号送受システムに適用されるものにお
   いて、 復調回路で復調された復調データ及び復調クロックが与
   えられ、復調データの符号パターンが、予め記憶してい
   たフレーム同期信号の符号パターンに一致したときに検
   出信号を出力するフレーム同期信号パターン検出回路
   と、 前記フレーム同期信号パターン検出手段より出力される
   検出信号および前記復調クロックに基づいて、フレーム
   同期信号を再生すると共に、前記復調データのデスクラ
   ンブル処理およびデインタリーブ処理を行う信号処理回
   路とを備え、 該信号処理回路は、 前記検出信号の内のある検出信号が基準信号として与え
   られ、これに応答して前記復調クロックまたは該復調ク
   ロックを分周した分周クロックの計数を開始する計数手
   段と、 この計数手段の計数値に基づいて、基準信号が与えられ
   た時点からフレーム周期で前記検出信号が出力されてい
   るか否かを、フレーム周期毎に順次判別する判別手段
   と、 この判別手段の出力に基づいて、フレーム同期信号を出
   力する前に、前記基準信号が与えられた時点からフレー
   ム周期で前記検出信号の出力が所定回数連続してあった
   ときには、フレーム同期信号の再生を開始して送信側と
   同期のとれたフレーム同期信号を出力する出力手段と、 前記判別手段の出力に基づいて、前記出力手段よりフレ
   ーム同期信号の再生が開始された後に、フレーム周期で
   前記検出信号の出力が所定回数連続していなかったとき
   のみ、フレーム同期信号の再生を停止する保護手段と、 前記判別手段の出力に基づいて、フレーム同期信号の再
   生が行われる前に、前記基準信号からフレーム周期で前
   記検出信号の出力がなかったとき、および、フレーム同
   期信号の再生が開始された後に、フレーム周期で前記検
   出信号の出力が所定回数連続してなかったときには、前
   記基準信号として与えられるものとは別の前記検出信号
   を前記計数手段に与えて基準信号を新たに設定する設定
   手段と、 前記出力手段よりフレーム同期信号の再生が行われてい
   るときに、前記入力データを取り込んでデスクランブル
   するデスクランブル手段と、 前記デスクランブル手段によってデスクランブルされた
   データにデインターリーブ処理を行うデインターリーブ
   手段と、 で構成することを特徴とするファクシミリ信号受信装
   置。
2. 【請求項２】 前記信号処理回路がマイクロプロセッサ
   であることを特徴とする前記請求項１に記載のファクシ
   ミリ信号受信装置。