JPH03241680A - 入出力装置の活性接続方法 - Google Patents
入出力装置の活性接続方法Info
- Publication number
- JPH03241680A JPH03241680A JP2036364A JP3636490A JPH03241680A JP H03241680 A JPH03241680 A JP H03241680A JP 2036364 A JP2036364 A JP 2036364A JP 3636490 A JP3636490 A JP 3636490A JP H03241680 A JPH03241680 A JP H03241680A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- signal
- main body
- bit train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000012790 confirmation Methods 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、入出力装置の活性接続方法に関するものであ
る。 電算機においては、電源投入後、システム確率までは、
時間を要するために、例えば保守時、あるいは保守作業
後の入出力装置の接続等を本体の活性状態においてなす
ことが求められている。 一方、電算機には、各種の入出力装置が接続され、各々
が異なる信号レベル等を有するため、入出力装置の接続
に当たっては、誤接続を確実に防止する必要がある。
る。 電算機においては、電源投入後、システム確率までは、
時間を要するために、例えば保守時、あるいは保守作業
後の入出力装置の接続等を本体の活性状態においてなす
ことが求められている。 一方、電算機には、各種の入出力装置が接続され、各々
が異なる信号レベル等を有するため、入出力装置の接続
に当たっては、誤接続を確実に防止する必要がある。
従来、活憔状態における入出力装置の接続は、誤接続に
よる本体、及び入出力装置へのダメージが大きな為、入
出力装置とのコネクタ形状を各々異ならせて、所定の入
出力装置以外のものが接続されないような構造が取られ
ていた。
よる本体、及び入出力装置へのダメージが大きな為、入
出力装置とのコネクタ形状を各々異ならせて、所定の入
出力装置以外のものが接続されないような構造が取られ
ていた。
しかし、上記従来例においては、種々の寸法、形状を有
するコネクタを多数製造、管理する必要があり、コスト
の上昇を招くという欠点を有するものであった。 本発明は、かかる欠点を解消すべくなされたものであっ
て、安価で、かつ確実に誤接続を防止することのできる
入出力装置の活性接続方法を提供することを目的とする
。
するコネクタを多数製造、管理する必要があり、コスト
の上昇を招くという欠点を有するものであった。 本発明は、かかる欠点を解消すべくなされたものであっ
て、安価で、かつ確実に誤接続を防止することのできる
入出力装置の活性接続方法を提供することを目的とする
。
本発明によれば上記目的は、
本体１に接続されるべき入出力装置２側のコネクタ３に
設けられた接続確認スイッチ４からの０Ｎ／Ｏ Ｆ Ｆ
信号を確認して該人出ツノ装置２から送出されるＩ／Ｏ
ビット列ｂｌを本体ｌ側に用意したＩ／Ｏ種判定ビット
列ｂＭと比較し、次いで、両ビット列ｂＩ、ｂＭの一致
により生成されるポート接続信号ＳｐによりＩ／Ｏポー
ト５と入出力装置２との信号伝達を行う入出力装置２の
活性接続方法を提供することにより達成される。
設けられた接続確認スイッチ４からの０Ｎ／Ｏ Ｆ Ｆ
信号を確認して該人出ツノ装置２から送出されるＩ／Ｏ
ビット列ｂｌを本体ｌ側に用意したＩ／Ｏ種判定ビット
列ｂＭと比較し、次いで、両ビット列ｂＩ、ｂＭの一致
により生成されるポート接続信号ＳｐによりＩ／Ｏポー
ト５と入出力装置２との信号伝達を行う入出力装置２の
活性接続方法を提供することにより達成される。
上記構成に基づき、本発明における本体１部と入出力装
置２とのデータのやり取りは、入出力装置２から送出さ
れるＩ／Ｏビット列ｂｒと、本体１側に予め用意された
Ｉ／Ｏ種判定ビット列ｂＭとの一致が確認された後、行
われる。上記Ｉ／Ｏ種判定ビット列ｂ？Ｈよ、接続され
るべき入出力装置２により各々異なるようにセットされ
ており、本体１部の活性状態において誤った入出力装置
２が接続されても、両者間の電気的接続はなされず、誤
接続によるダメージは完全に防止される。 また、Ｉ／Ｏ装置側から送出されるＩ／Ｏビット列ｂＩ
は、コネクタ３の接続確認スイッチ４の０Ｎ／Ｏ Ｆ
Ｆ状態を判定した後、送出されることから、不完全接続
による誤動作、ダメージが防止される。
置２とのデータのやり取りは、入出力装置２から送出さ
れるＩ／Ｏビット列ｂｒと、本体１側に予め用意された
Ｉ／Ｏ種判定ビット列ｂＭとの一致が確認された後、行
われる。上記Ｉ／Ｏ種判定ビット列ｂ？Ｈよ、接続され
るべき入出力装置２により各々異なるようにセットされ
ており、本体１部の活性状態において誤った入出力装置
２が接続されても、両者間の電気的接続はなされず、誤
接続によるダメージは完全に防止される。 また、Ｉ／Ｏ装置側から送出されるＩ／Ｏビット列ｂＩ
は、コネクタ３の接続確認スイッチ４の０Ｎ／Ｏ Ｆ
Ｆ状態を判定した後、送出されることから、不完全接続
による誤動作、ダメージが防止される。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図および第２図は、本発明の実施例を示すもので、
図中１は電算機本体、２はコネクタ３を介して本体１に
接続されるべき入出力装置である。 入出力装置２には、各入出力装置２特有のビット配列を
有するＩ／Ｏビット列ｂＩを生成する回路が構成されて
おり、後述する入出力装Ｎ２側のコネクタ３の接続確認
スイッチ４からのＯＮ／Ｏ ＦＦ信号とのアンドを取る
ことにより、コネクタ３接続と同時に該ビット列ｂｌが
本体ｌ側に送出されるようになっている。上記コネクタ
３は、接続確認スイッチ４を設けて信号制御機構を構成
したもので、スイッチ押下状態で本体１側と接続を始め
た際に該入出力装置２の電源を断するように構成されて
おり、接続完了とともに機械的にＯＦＦに移行し、入出
力装置２の電源を投入するように形成されている。 一方、本体１のＩ／Ｏ信号制御レジスタ６は、接続され
るべき正規の入出力装置２の種類に対応した機種判定ビ
ット列ｂ１と、同種の入出力装置２に対し差別化を図る
ための号機判定ピッ）ｂ２とからなるＩ／Ｏ種判定ビッ
ト列ｂＭを有して構成されており、入出力装置２からの
Ｉ／Ｏビット列ｂｌを判定し、後述するＩ／Ｏ制御部７
に必要な信号を送出するようにされている。Ｉ／Ｏ制御
部７は、上記Ｉ／Ｏ信号制御レジスタ６、およびバッフ
ァ群８からの信号のアンドを取る入力段９と、この入力
段９からの信号により作動するドライバ／Ｏとを有して
構成されており、ＣＰＵからの入出力命令によりＯＮ／
ＯＦＦするフラグレジスタ１１によりバッファ群８のゲ
ートが開かれ、かつ上述したＩ／Ｏ信号制御レジスタ６
から装置合致信号ＳＩが送出された場合にのみＩ／Ｏ制
御装置１２のポート接続信号Ｓｐを送出するように構成
される。 したがってこの実施例によれば、入出力装置２が接続さ
れていない状態で本体１側からのＩ／Ｏ駆動信号が有っ
た場合には、Ｉ／Ｏ信号制御レジスタ６への入出力装置
２側からの入力がないために、Ｉ／Ｏ制御部７からは駆
動信号が送出されず、両者は、電気的に断状態に保持さ
れ、例えば、デイスプレィ装置等に入出力装置２未接続
の旨のメツセージが表示され、入出力装置２の接続を促
す。 また、該当ポートに正規でない入出力装置２が接続され
た状態で本体１側からのＩ／Ｏ駆動信号が送出された際
にも、Ｉ／Ｏ制御部７の入力段９での一致が取れないた
めに、上述した同様にＩ／Ｏ制御部７からの駆動信号が
送出されず、両者が接続されることはない。これに対し
、正規の入出力装置２が接続されている場合には、ＣＰ
Ｕからの入出力命令によりフラグレジスタ１１からバッ
ファ群８へのゲート開放信号が送出されてバッファ群８
のゲートを開放し、両者の信号のやり取り（本実施例に
おいては、入出力装置２からのデータ読取）を可能にす
る。 さらに、入出力装置２の取付、取り外し時には、コネク
タ３の接続確認スイッチ４が押下されて該スイッチがＯ
Ｎされると、該入出力装置２の電源は断される結果、本
体１との接続は、完全に絶たれ、接続完了とともに、接
続確認スイッチ４がＯＦＦされて、入出力装置２の電源
が投入され、本体１側への入出力ビット列の送出が開始
される。 この状態において、ＣＰＵからの入出力命令があると、
バッファ群８にゲート開放信号が送出され、データ読取
が行われる。
細に説明する。 第１図および第２図は、本発明の実施例を示すもので、
図中１は電算機本体、２はコネクタ３を介して本体１に
接続されるべき入出力装置である。 入出力装置２には、各入出力装置２特有のビット配列を
有するＩ／Ｏビット列ｂＩを生成する回路が構成されて
おり、後述する入出力装Ｎ２側のコネクタ３の接続確認
スイッチ４からのＯＮ／Ｏ ＦＦ信号とのアンドを取る
ことにより、コネクタ３接続と同時に該ビット列ｂｌが
本体ｌ側に送出されるようになっている。上記コネクタ
３は、接続確認スイッチ４を設けて信号制御機構を構成
したもので、スイッチ押下状態で本体１側と接続を始め
た際に該入出力装置２の電源を断するように構成されて
おり、接続完了とともに機械的にＯＦＦに移行し、入出
力装置２の電源を投入するように形成されている。 一方、本体１のＩ／Ｏ信号制御レジスタ６は、接続され
るべき正規の入出力装置２の種類に対応した機種判定ビ
ット列ｂ１と、同種の入出力装置２に対し差別化を図る
ための号機判定ピッ）ｂ２とからなるＩ／Ｏ種判定ビッ
ト列ｂＭを有して構成されており、入出力装置２からの
Ｉ／Ｏビット列ｂｌを判定し、後述するＩ／Ｏ制御部７
に必要な信号を送出するようにされている。Ｉ／Ｏ制御
部７は、上記Ｉ／Ｏ信号制御レジスタ６、およびバッフ
ァ群８からの信号のアンドを取る入力段９と、この入力
段９からの信号により作動するドライバ／Ｏとを有して
構成されており、ＣＰＵからの入出力命令によりＯＮ／
ＯＦＦするフラグレジスタ１１によりバッファ群８のゲ
ートが開かれ、かつ上述したＩ／Ｏ信号制御レジスタ６
から装置合致信号ＳＩが送出された場合にのみＩ／Ｏ制
御装置１２のポート接続信号Ｓｐを送出するように構成
される。 したがってこの実施例によれば、入出力装置２が接続さ
れていない状態で本体１側からのＩ／Ｏ駆動信号が有っ
た場合には、Ｉ／Ｏ信号制御レジスタ６への入出力装置
２側からの入力がないために、Ｉ／Ｏ制御部７からは駆
動信号が送出されず、両者は、電気的に断状態に保持さ
れ、例えば、デイスプレィ装置等に入出力装置２未接続
の旨のメツセージが表示され、入出力装置２の接続を促
す。 また、該当ポートに正規でない入出力装置２が接続され
た状態で本体１側からのＩ／Ｏ駆動信号が送出された際
にも、Ｉ／Ｏ制御部７の入力段９での一致が取れないた
めに、上述した同様にＩ／Ｏ制御部７からの駆動信号が
送出されず、両者が接続されることはない。これに対し
、正規の入出力装置２が接続されている場合には、ＣＰ
Ｕからの入出力命令によりフラグレジスタ１１からバッ
ファ群８へのゲート開放信号が送出されてバッファ群８
のゲートを開放し、両者の信号のやり取り（本実施例に
おいては、入出力装置２からのデータ読取）を可能にす
る。 さらに、入出力装置２の取付、取り外し時には、コネク
タ３の接続確認スイッチ４が押下されて該スイッチがＯ
Ｎされると、該入出力装置２の電源は断される結果、本
体１との接続は、完全に絶たれ、接続完了とともに、接
続確認スイッチ４がＯＦＦされて、入出力装置２の電源
が投入され、本体１側への入出力ビット列の送出が開始
される。 この状態において、ＣＰＵからの入出力命令があると、
バッファ群８にゲート開放信号が送出され、データ読取
が行われる。
以上の説明から明らかなように、本発明による入出力装
置の活性接続方法によれば、本体が活性時であっても、
入出力装置の接続、分離をするこ一 とができる。 また、誤った入出力装置が接続された場合にも本体、入
出力装置に対するダメージを与えることなく、入出力動
作を停止するので、誤接続を防止するために複数種のコ
ネクタを併用する必要がなく、コスト低下を図ることが
できる。
置の活性接続方法によれば、本体が活性時であっても、
入出力装置の接続、分離をするこ一 とができる。 また、誤った入出力装置が接続された場合にも本体、入
出力装置に対するダメージを与えることなく、入出力動
作を停止するので、誤接続を防止するために複数種のコ
ネクタを併用する必要がなく、コスト低下を図ることが
できる。
第１図は本発明の実施例を示す図、
第２図はその全体図である。
図において、
１は本体、
２は入出力装置、
３はコネクタ、
４ば接続確認スイッチ、
５はＩ／Ｏポート、
ｂｒはＩ／Ｏビット列、
ｂＭはＩ／Ｏ種判定ビット列、
ＳＰはポート接続信号である。
９７−
Claims (1)
- 本体（１）に接続されるべき入出力装置（２）側のコネ
クタ（３）に設けられた接続確認スイッチ（４）からの
ＯＮ／ＯＦＦ信号を確認して該入出力装置（２）から送
出されるＩ／Ｏビット列（ｂＩ）を本体（１）側に用意
したＩ／Ｏ種判定ビット列（ＢＭ）と比較し、次いで、
両ビット列（ｂＩ、ｂＭ）の一致により生成されるポー
ト接続信号（Ｓｐ）によりＩ／Ｏポート（５）と入出力
装置（２）との信号伝達を行う入出力装置の活性接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03636490A JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03636490A JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241680A true JPH03241680A (ja) | 1991-10-28 |
| JP3152916B2 JP3152916B2 (ja) | 2001-04-03 |
Family
ID=12467780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03636490A Expired - Fee Related JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152916B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN212117655U (zh) * | 2020-03-19 | 2020-12-11 | 锐迈机械科技（吴江）有限公司 | 一种沙发靠背连接结构及沙发组件 |
-
1990
- 1990-02-19 JP JP03636490A patent/JP3152916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152916B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4049957A (en) | Dual computer system | |
| JPH03241680A (ja) | 入出力装置の活性接続方法 | |
| JPS61259338A (ja) | プログラム鍵盤機構 | |
| TWI447589B (zh) | 電子支付終端與維護工具間經由ｕｓｂ連結之資料交換 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPH08328607A (ja) | プロセスコンピュータの更新方法 | |
| JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
| JP2980550B2 (ja) | 通信装置 | |
| JP2825464B2 (ja) | 通信装置 | |
| JPH0438618Y2 (ja) | ||
| JPH021494Y2 (ja) | ||
| JPH08153017A (ja) | ポート接続確認方法 | |
| US6324593B1 (en) | Connection method and device for auxiliary storage device | |
| KR100259859B1 (ko) | 이중화 랜을 이용한 과금 데이터 전송 장치와 그 방법 및 수집방법 | |
| JPH07118831B2 (ja) | 制御方式 | |
| JP2863127B2 (ja) | 通信装置 | |
| JPH0720815B2 (ja) | エレベータの信号伝送装置 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPH0728658A (ja) | オンライン保守方法 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH05102890A (ja) | 伝送路警報発生方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH08265873A (ja) | 検査システム | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JPH09205469A (ja) | データ通信システム及びデータ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |