JP3152916B2 - 入出力装置の活性接続方法 - Google Patents
入出力装置の活性接続方法Info
- Publication number
- JP3152916B2 JP3152916B2 JP03636490A JP3636490A JP3152916B2 JP 3152916 B2 JP3152916 B2 JP 3152916B2 JP 03636490 A JP03636490 A JP 03636490A JP 3636490 A JP3636490 A JP 3636490A JP 3152916 B2 JP3152916 B2 JP 3152916B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- connection
- output device
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
入出力装置の活性接続方法に関し、 安価で、かつ確実に誤接続を防止することのできる入
出力装置の活性接続方法を提供することを目的とし、 本体に接続されるべき入出力装置側のコネクタに設け
られた接続確認スイッチからのON/OFF信号を確認して該
入出力装置から送出されるI/Oビット列を本体側に用意
したI/O種判定ビット列と比較し、次いで、両ビット列
の一致により生成されるポート接続信号によりI/Oポー
トと入出力装置との信号伝達を行うように構成する。
出力装置の活性接続方法を提供することを目的とし、 本体に接続されるべき入出力装置側のコネクタに設け
られた接続確認スイッチからのON/OFF信号を確認して該
入出力装置から送出されるI/Oビット列を本体側に用意
したI/O種判定ビット列と比較し、次いで、両ビット列
の一致により生成されるポート接続信号によりI/Oポー
トと入出力装置との信号伝達を行うように構成する。
本発明は、活性接続方法に関するものである。 電算機においては、電源投入後、システム確率まで
は、時間を要するために、例えば保守時、あるいは保守
作業後の入出力装置の接続等を本体の活性状態において
なすことが求められている。一方、電算機には、各種の
入出力装置が接続され、各々が異なる信号レベル等を有
するため、入出力装置の接続に当たっては、誤接続を確
実に防止する必要がある。
は、時間を要するために、例えば保守時、あるいは保守
作業後の入出力装置の接続等を本体の活性状態において
なすことが求められている。一方、電算機には、各種の
入出力装置が接続され、各々が異なる信号レベル等を有
するため、入出力装置の接続に当たっては、誤接続を確
実に防止する必要がある。
従来、活性状態における入出力装置の接続は、誤接続
による本体、及び入出力装置へのダメージが大きな為、
入出力装置とのコネクタ形状を各々異ならせて、所定の
入出力装置以外のものが接続されないような構造が取ら
れていた。
による本体、及び入出力装置へのダメージが大きな為、
入出力装置とのコネクタ形状を各々異ならせて、所定の
入出力装置以外のものが接続されないような構造が取ら
れていた。
しかし、上記従来例においては、種々の寸法、形状を
有するコネクタを多数製造、管理する必要があり、コス
トの上昇を招くという欠点を有するものであった。 本発明は、かかる欠点を解消すべくなされたものであ
って、安価で、かつ確実に誤接続を防止することのでき
る活性接続方法を提供することを目的とする。
有するコネクタを多数製造、管理する必要があり、コス
トの上昇を招くという欠点を有するものであった。 本発明は、かかる欠点を解消すべくなされたものであ
って、安価で、かつ確実に誤接続を防止することのでき
る活性接続方法を提供することを目的とする。
本発明によれば上記目的は、 本体に接続される装置のコネクタに設けられた接続確
認回路と当該装置から送出される信号とにより生成され
る確認信号とを検出した後、 前記装置から送出される信号と前記本体に設けられた
判定用情報とを比較し、 当該比較結果が一致の場合に接続信号を生成し、 当該接続信号を検出することで前記本体と前記装置と
の間の信号伝達を開始する活性接続方法を提供すること
により達成される。 また、この方法には、 本体に接続される装置から送出される信号と本体に記
憶されている判定用情報とが一致の場合に合致信号を出
力する手段と、 前記装置のコネクタに設けられた接続確認回路と前記
装置からの送出信号とにより生成される確認信号を出力
する手段と、 前記確認信号を検出した後、前記合致信号を検出した
場合に前記装置との信号伝達を可能とする手段と、 を備える本体装置を使用することができる。
認回路と当該装置から送出される信号とにより生成され
る確認信号とを検出した後、 前記装置から送出される信号と前記本体に設けられた
判定用情報とを比較し、 当該比較結果が一致の場合に接続信号を生成し、 当該接続信号を検出することで前記本体と前記装置と
の間の信号伝達を開始する活性接続方法を提供すること
により達成される。 また、この方法には、 本体に接続される装置から送出される信号と本体に記
憶されている判定用情報とが一致の場合に合致信号を出
力する手段と、 前記装置のコネクタに設けられた接続確認回路と前記
装置からの送出信号とにより生成される確認信号を出力
する手段と、 前記確認信号を検出した後、前記合致信号を検出した
場合に前記装置との信号伝達を可能とする手段と、 を備える本体装置を使用することができる。
上記構成に基づき、本発明における本体１部と入出力
装置２とのデータのやり取りは、入出力装置２から送出
されるI/Oビット列bIと、本体１側に予め用意されたI/O
種判定ビット列bMとの一致が確認された後、行われる。
上記I/O種判定ビット列bMは、接続されるべき入出力装
置２により各々異なるようにセットされており、本体１
部の活性状態において誤った入出力装置２が接続されて
も、両者間の電気的接続はなされず、誤接続によるダメ
ージは完全に防止される。 また、I/O装置側から送出されるI/Oビット列bIは、コ
ネクタ３の接続確認スイッチ４のON/OFF状態を判定した
後、送出されることから、不完全接続による誤動作、ダ
メージが防止される。
装置２とのデータのやり取りは、入出力装置２から送出
されるI/Oビット列bIと、本体１側に予め用意されたI/O
種判定ビット列bMとの一致が確認された後、行われる。
上記I/O種判定ビット列bMは、接続されるべき入出力装
置２により各々異なるようにセットされており、本体１
部の活性状態において誤った入出力装置２が接続されて
も、両者間の電気的接続はなされず、誤接続によるダメ
ージは完全に防止される。 また、I/O装置側から送出されるI/Oビット列bIは、コ
ネクタ３の接続確認スイッチ４のON/OFF状態を判定した
後、送出されることから、不完全接続による誤動作、ダ
メージが防止される。
以下、本発明の望ましい実施例を添付図面に基づいて
詳細に説明する。 第１図および第２図は、本発明の実施例を示すもの
で、図中１は電算機本体、２はコネクタ３を介して本体
１に接続されるべき入出力装置である。入出力装置２に
は、各入出力装置２特有のビット配列を有するI/Oビッ
ト列bIを生成する回路が構成されており、後述する入出
力装置２側のコネクタ３の接続確認スイッチ４からのON
/OFF信号とのアンドを取ることにより、コネクタ３接続
と同時に該ビット列bIが本体１側に送出されるようにな
っている。上記コネクタ３は、接続確認スイッチ４を設
けて信号制御機構を構成したもので、スイッチ押下状態
で本体１側と接続を始めた際に該入出力装置２の電源を
断するように構成されており、接続完了とともに機械的
にOFFに移行し、入出力装置２の電源を投入するように
形成されている。 一方、本体１のI/O信号制御レジスタ６は、接続され
るべき正規の入出力装置２の種類に対応した機種判定ビ
ット列b1と、同種の入出力装置２に対し差別化を図るた
めの号機判定ビットb2とからなるI/O種判定ビット列bM
を有して構成されており、入出力装置２からのI/Oビッ
ト列bIを判定し、後述するI/O制御部７に必要な信号を
送出するようにされている。I/O制御部７は、上記I/O信
号制御レジスタ６、およびバッファ群８からの信号のア
ンドを取る入力段９と、この入力段９からの信号により
作動するドライバ10とを有して構成されており、CPUか
らの入出力命令によりON/OFFするフラグレジスタ11によ
りバッファ群８のゲートが開かれ、かつ上述したI/O信
号制御レジスタ６から装置合致信号ＳIが送出された場
合にのみI/O制御装置12のポート接続信号Spを送出する
ように構成される。 したがってこの実施例によれば、入出力装置２が接続
されていない状態で本体１側からのI/O駆動信号が有っ
た場合には、I/O信号制御レジスタ６への入出力装置２
側からの入力がないために、I/O制御部７からは駆動信
号が送出されず、両者は、電気的に断状態に保持され、
例えば、ディスプレイ装置等に入出力装置２未接続の旨
のメッセージが表示され、入出力装置２の接続を促す。
また、該当ポートに正規でない入出力装置２が接続され
た状態で本体１側からのI/O駆動信号が送出された際に
も、I/O制御部７の入力段手９での一致が取れないため
に、上述した同様にI/O制御部７からの駆動信号が送出
されず、両者が接続されることはない。これに対し、正
規の入出力装置２が接続されている場合には、CPUから
の入出力命令によりフラグレジスタ11からバッファ群８
へのゲート開放信号が送出されてバッファ群８のゲート
を開放し、両者の信号のやり取り（本実施例において
は、入出力装置２からのデータ読取）を可能にする。 さらに、入出力装置２の取付、取り外し時には、コネ
クタ３の接続確認スイッチ４が押下されて該スイッチが
ONされると、該入出力装置２の電源は断される結果、本
体１との接続は、完全に絶たれ、接続完了とともに、接
続確認スイッチ４がOFFされて、入出力装置２の電源が
投入され、本体１側への入出力ビット列の送出が開始さ
れる。この状態において、CPUからの入出力命令がある
と、バッファ群８にゲート開放信号が送出され、データ
読取が行われる。
詳細に説明する。 第１図および第２図は、本発明の実施例を示すもの
で、図中１は電算機本体、２はコネクタ３を介して本体
１に接続されるべき入出力装置である。入出力装置２に
は、各入出力装置２特有のビット配列を有するI/Oビッ
ト列bIを生成する回路が構成されており、後述する入出
力装置２側のコネクタ３の接続確認スイッチ４からのON
/OFF信号とのアンドを取ることにより、コネクタ３接続
と同時に該ビット列bIが本体１側に送出されるようにな
っている。上記コネクタ３は、接続確認スイッチ４を設
けて信号制御機構を構成したもので、スイッチ押下状態
で本体１側と接続を始めた際に該入出力装置２の電源を
断するように構成されており、接続完了とともに機械的
にOFFに移行し、入出力装置２の電源を投入するように
形成されている。 一方、本体１のI/O信号制御レジスタ６は、接続され
るべき正規の入出力装置２の種類に対応した機種判定ビ
ット列b1と、同種の入出力装置２に対し差別化を図るた
めの号機判定ビットb2とからなるI/O種判定ビット列bM
を有して構成されており、入出力装置２からのI/Oビッ
ト列bIを判定し、後述するI/O制御部７に必要な信号を
送出するようにされている。I/O制御部７は、上記I/O信
号制御レジスタ６、およびバッファ群８からの信号のア
ンドを取る入力段９と、この入力段９からの信号により
作動するドライバ10とを有して構成されており、CPUか
らの入出力命令によりON/OFFするフラグレジスタ11によ
りバッファ群８のゲートが開かれ、かつ上述したI/O信
号制御レジスタ６から装置合致信号ＳIが送出された場
合にのみI/O制御装置12のポート接続信号Spを送出する
ように構成される。 したがってこの実施例によれば、入出力装置２が接続
されていない状態で本体１側からのI/O駆動信号が有っ
た場合には、I/O信号制御レジスタ６への入出力装置２
側からの入力がないために、I/O制御部７からは駆動信
号が送出されず、両者は、電気的に断状態に保持され、
例えば、ディスプレイ装置等に入出力装置２未接続の旨
のメッセージが表示され、入出力装置２の接続を促す。
また、該当ポートに正規でない入出力装置２が接続され
た状態で本体１側からのI/O駆動信号が送出された際に
も、I/O制御部７の入力段手９での一致が取れないため
に、上述した同様にI/O制御部７からの駆動信号が送出
されず、両者が接続されることはない。これに対し、正
規の入出力装置２が接続されている場合には、CPUから
の入出力命令によりフラグレジスタ11からバッファ群８
へのゲート開放信号が送出されてバッファ群８のゲート
を開放し、両者の信号のやり取り（本実施例において
は、入出力装置２からのデータ読取）を可能にする。 さらに、入出力装置２の取付、取り外し時には、コネ
クタ３の接続確認スイッチ４が押下されて該スイッチが
ONされると、該入出力装置２の電源は断される結果、本
体１との接続は、完全に絶たれ、接続完了とともに、接
続確認スイッチ４がOFFされて、入出力装置２の電源が
投入され、本体１側への入出力ビット列の送出が開始さ
れる。この状態において、CPUからの入出力命令がある
と、バッファ群８にゲート開放信号が送出され、データ
読取が行われる。
以上の説明から明らかなように、本発明による入出力
装置の活性接続方法によれば、本体が活性時であって
も、入出力装置の接続、分離をすることができる。 また、誤った入出力装置が接続された場合にも本体、
入出力装置に対するダメージを与えることなく、入出力
動作を停止するので、誤接続を防止するために複数種の
コネクタを併用する必要がなく、コスト低下を図ること
ができる。
装置の活性接続方法によれば、本体が活性時であって
も、入出力装置の接続、分離をすることができる。 また、誤った入出力装置が接続された場合にも本体、
入出力装置に対するダメージを与えることなく、入出力
動作を停止するので、誤接続を防止するために複数種の
コネクタを併用する必要がなく、コスト低下を図ること
ができる。
第１図は本発明の実施例を示す図、 第２図はその全体図である。 図において、 １は本体、 ２は入出力装置、 ３はコネクタ、 ４は接続確認スイッチ、 ５はI/Oポート、 bIはI/Oビット列、 bMはI/O種判定ビット列、 ＳPはポート接続信号である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−94845（ＪＰ，Ａ) 特開 昭61−95597（ＪＰ，Ａ)
Claims (3)
- 【請求項１】本体に接続される装置のコネクタに設けら
れた接続確認回路と当該装置から送出される信号とによ
り生成される確認信号とを検出した後、 前記装置から送出される信号と前記本体に設けられた判
定用情報とを比較し、 当該比較結果が一致の場合に接続信号を生成し、 当該接続信号を検出することで前記本体と前記装置との
間の信号伝達を開始する活性接続方法。 - 【請求項２】本体に接続される装置から送出される信号
と本体に記憶されている判定用情報とが一致の場合に合
致信号を出力する手段と、 前記装置のコネクタに設けられた接続確認回路と前記装
置からの送出信号とにより生成される確認信号を出力す
る手段と、 前記確認信号を検出した後、前記合致信号を検出した場
合に前記装置との信号伝達を可能とする手段と、 を備える本体装置。 - 【請求項３】前記コネクタに設けられた接続確認回路
は、前記装置から送出される信号の出力を制御するスイ
ッチである請求項２記載の本体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03636490A JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03636490A JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241680A JPH03241680A (ja) | 1991-10-28 |
| JP3152916B2 true JP3152916B2 (ja) | 2001-04-03 |
Family
ID=12467780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03636490A Expired - Fee Related JP3152916B2 (ja) | 1990-02-19 | 1990-02-19 | 入出力装置の活性接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152916B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102493880B1 (ko) * | 2020-03-19 | 2023-01-30 | 레마크로 머시너리 앤드 테크놀로지(우지앙) 컴퍼니 리미티드 | 소파 등받이 연결 구조 및 소파 어셈블리 |
-
1990
- 1990-02-19 JP JP03636490A patent/JP3152916B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102493880B1 (ko) * | 2020-03-19 | 2023-01-30 | 레마크로 머시너리 앤드 테크놀로지(우지앙) 컴퍼니 리미티드 | 소파 등받이 연결 구조 및 소파 어셈블리 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03241680A (ja) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4049957A (en) | Dual computer system | |
| JP3152916B2 (ja) | 入出力装置の活性接続方法 | |
| JPS61259338A (ja) | プログラム鍵盤機構 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JP2002323883A (ja) | 情報処理装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPH0438618Y2 (ja) | ||
| JP3053923B2 (ja) | コピーデータ書込制御装置 | |
| JPS61127032A (ja) | メモリ書込制御方式 | |
| JP2538643B2 (ja) | プログラマブル・コントロ―ラ | |
| JPS6316465A (ja) | フロツピ−デイスク装置 | |
| JP2583326Y2 (ja) | データ・バスの診断装置 | |
| JPS61228743A (ja) | デ−タ転送方式 | |
| JPH04145512A (ja) | コネクタ誤挿入検出方式 | |
| JPH04130562A (ja) | コンピュータ間接続装置 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPS62271129A (ja) | 記憶装置へのデ−タ書込み方法 | |
| JPS6379679A (ja) | 防災システム用簡易シミユレ−タ | |
| JPH01224852A (ja) | バス障害検出方式 | |
| JPH01113838A (ja) | チエツク方式 | |
| JPS59108993U (ja) | 故障表示装置 | |
| JPH0212547A (ja) | 周辺制御装置 | |
| JPH05250930A (ja) | ケーブル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |