JPH03240830A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH03240830A JPH03240830A JP2037627A JP3762790A JPH03240830A JP H03240830 A JPH03240830 A JP H03240830A JP 2037627 A JP2037627 A JP 2037627A JP 3762790 A JP3762790 A JP 3762790A JP H03240830 A JPH03240830 A JP H03240830A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- register
- output
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 2
Landscapes
- Microcomputers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は割り込み機能を有するマイクロコントローラに
関するものである。
関するものである。
従来の技術
近年、マイクロコントローラを使用した機器が増大し、
それにともない、ある特定の信号がマイクロコントロー
ラへ入力されたときは、時間の遅延なくマイクロコント
ローラよりデータが出力されることを必要とするような
マイクロコントローラの使用例が多くなり、より高速な
処理速度がマイクロコントローラに対し要求されるよう
になってきた。
それにともない、ある特定の信号がマイクロコントロー
ラへ入力されたときは、時間の遅延なくマイクロコント
ローラよりデータが出力されることを必要とするような
マイクロコントローラの使用例が多くなり、より高速な
処理速度がマイクロコントローラに対し要求されるよう
になってきた。
以下、従来のマイクロコントローラに付いて説明する。
第３図は従来のマイクロコントローラの割り込み機能を
用いてのデータの出力を行なう際に使用されるブロック
図であり、１は割り込み端子、２はデータ出力端子、３
は割り込み信号発生回路、４はＣＰＵ、５は出力データ
レジスタ、６はデータバス、７は割り込み信号線、８は
データラッチ信号線、９はデータ信号線である。
用いてのデータの出力を行なう際に使用されるブロック
図であり、１は割り込み端子、２はデータ出力端子、３
は割り込み信号発生回路、４はＣＰＵ、５は出力データ
レジスタ、６はデータバス、７は割り込み信号線、８は
データラッチ信号線、９はデータ信号線である。
第４図は第３図に示す従来のマイクロコントローラにお
ける割り込み機能を用いたときのデータの出力を行なう
際のタイミング図であり、Ａは割り込み端子１の信号、
Ｂは割り込み信号線７の信号、Ｃはデータラッチ信号線
８の信号、Ｄはデータ出力端子２の信号、Ｔｏは割り込
み信号線７の信号Ｂに信号が発生するまでの時間、Ｔ１
はデータラッチ信号線８に信号Ｃが発生するまでの時間
、Ｔ２はＣＰＵが割り込み信号線７の信号Ｂを受けて処
理を開始し、データラッチ信号線８に信号Ｃを発生させ
るまでの時間を示す。
ける割り込み機能を用いたときのデータの出力を行なう
際のタイミング図であり、Ａは割り込み端子１の信号、
Ｂは割り込み信号線７の信号、Ｃはデータラッチ信号線
８の信号、Ｄはデータ出力端子２の信号、Ｔｏは割り込
み信号線７の信号Ｂに信号が発生するまでの時間、Ｔ１
はデータラッチ信号線８に信号Ｃが発生するまでの時間
、Ｔ２はＣＰＵが割り込み信号線７の信号Ｂを受けて処
理を開始し、データラッチ信号線８に信号Ｃを発生させ
るまでの時間を示す。
このような構成ブロックをもつマイクロコントローラに
ついて、第３図、第４図を参照して説明する。
ついて、第３図、第４図を参照して説明する。
まず、時間ＴＯにおいて割り込み端子ｌの信号が“０”
レベルから“１”レベルに変化すると、割り込み信号線
７の信号Ｂは時間ＴＯにてパルスを発生し、ＣＰＵ４へ
の割り込み処理を要求する。次に、ＣＰＵ４は割り込み
処理を開始し、マイクロコントローラのプログラムに従
って時間Ｔ２経過後、データ出力端子２へ所定のデータ
を出力するため、データバス６に所定のデータを送りだ
し、データラッチ信号線８に信号Ｃのデータラッチパル
スを発生させ、時間Ｔ１において、データ出力端子２の
信号りはこのマイクロコントローラのプログラムの指定
するデータに変化する。
レベルから“１”レベルに変化すると、割り込み信号線
７の信号Ｂは時間ＴＯにてパルスを発生し、ＣＰＵ４へ
の割り込み処理を要求する。次に、ＣＰＵ４は割り込み
処理を開始し、マイクロコントローラのプログラムに従
って時間Ｔ２経過後、データ出力端子２へ所定のデータ
を出力するため、データバス６に所定のデータを送りだ
し、データラッチ信号線８に信号Ｃのデータラッチパル
スを発生させ、時間Ｔ１において、データ出力端子２の
信号りはこのマイクロコントローラのプログラムの指定
するデータに変化する。
発明が解決しようとする課題
しかしながら、上記従来の構成では割り込み処理の要求
がＣＰＵに発せられてからＣＰＵが割り込み処理を実行
し、マイクロコントローラのプログラムに従ってデータ
出力端子へ所望のデータを出力するまでＣＰＵの割り込
み処理のための処理時間が必要であり、このマイクロコ
ントローラに割り込み信号が入力されてからデータ出力
端子に所望のデータを出力するまでにはどうしても一定
の時間差が存在するという問題があった。
がＣＰＵに発せられてからＣＰＵが割り込み処理を実行
し、マイクロコントローラのプログラムに従ってデータ
出力端子へ所望のデータを出力するまでＣＰＵの割り込
み処理のための処理時間が必要であり、このマイクロコ
ントローラに割り込み信号が入力されてからデータ出力
端子に所望のデータを出力するまでにはどうしても一定
の時間差が存在するという問題があった。
課題を解決するための手段
前記問題点を解決するため、本発明のマイクロコントロ
ーラは、データレジスタが割り込み信号発生回路より導
出された割り込み信号発生回路により制御される回路部
を介してデータ端子に接続された構成を有している。
ーラは、データレジスタが割り込み信号発生回路より導
出された割り込み信号発生回路により制御される回路部
を介してデータ端子に接続された構成を有している。
作用
この構成により、割り込み信号が発生すると、ＣＰＵへ
の割り込み要求と同時に、前記ＣＰＵの処理を介さずデ
ータ端子の信号の処理を行なうことができることとなる
。
の割り込み要求と同時に、前記ＣＰＵの処理を介さずデ
ータ端子の信号の処理を行なうことができることとなる
。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるマイクロコントロー
ラの割り込み機能を用いてのデータの出力を行なう際に
使用されるブロック図であり、１は割り込み端子、２は
データ出力端子、３は割り込み信号発生回路、４はＣＰ
Ｕ、５は出力データレジスタ、６はデータバス、７は割
り込み信号線、８はデータラッチ信号線、９はデータ信
号線、１０は割り込み出力データレジスタ、１１は出力
データ選択回路、１２は制御信号線である。
ラの割り込み機能を用いてのデータの出力を行なう際に
使用されるブロック図であり、１は割り込み端子、２は
データ出力端子、３は割り込み信号発生回路、４はＣＰ
Ｕ、５は出力データレジスタ、６はデータバス、７は割
り込み信号線、８はデータラッチ信号線、９はデータ信
号線、１０は割り込み出力データレジスタ、１１は出力
データ選択回路、１２は制御信号線である。
第２図は第１図に示す本発明の一実施例におけるマイク
ロコントローラにおける割り込み機能を用いたときのデ
ータの出力を行なう際のタイミング図であり、Ａは割り
込み端子１の信号、Ｂは割り込み信号１１１１７の信号
、Ｄはデータ出力端子２の信号、Ｔ３は割り込み信号線
７の信号Ｂに信号が発生するまでの時間を示す。
ロコントローラにおける割り込み機能を用いたときのデ
ータの出力を行なう際のタイミング図であり、Ａは割り
込み端子１の信号、Ｂは割り込み信号１１１１７の信号
、Ｄはデータ出力端子２の信号、Ｔ３は割り込み信号線
７の信号Ｂに信号が発生するまでの時間を示す。
このような構成ブロックをもつ本発明の一実施例におけ
るマイクロコントローラについて、第１図、第２図を参
照して説明する。
るマイクロコントローラについて、第１図、第２図を参
照して説明する。
まず、マイクロコントローラのプログラムによＪ〕制御
信号線１２の信号のレベルを“Ｏ”レベルとし、データ
出力端子２へ出力される信号は割り込み出力データレジ
スタ１０の出力データが導出されるようにしておき、次
に、データバス６を介して所望のデータを出力データレ
ジスタ５へ設定しておく。
信号線１２の信号のレベルを“Ｏ”レベルとし、データ
出力端子２へ出力される信号は割り込み出力データレジ
スタ１０の出力データが導出されるようにしておき、次
に、データバス６を介して所望のデータを出力データレ
ジスタ５へ設定しておく。
次に、時間Ｔ３において割り込み端子１の信号が“０”
レベルから“１”レベルに変化すると、割り込み信号線
７の信号Ｂは、時間Ｔ３においてパルスを発生し、ＣＰ
Ｕ４へ割り込み処理を要求する。同時に、あらかじめ、
所望のデータが設定されている出力データレジスタ５の
出力をデータ入力とする割り込み出力データレジスタｌ
Ｏのデータラッチ信号にもなり、前記出力データレジス
タ５の内容が割り込み出力レジスタ１０に書き込まれ、
かつ、同時に出力データ選択回路を介してデータ出力端
子２へ導出される。
レベルから“１”レベルに変化すると、割り込み信号線
７の信号Ｂは、時間Ｔ３においてパルスを発生し、ＣＰ
Ｕ４へ割り込み処理を要求する。同時に、あらかじめ、
所望のデータが設定されている出力データレジスタ５の
出力をデータ入力とする割り込み出力データレジスタｌ
Ｏのデータラッチ信号にもなり、前記出力データレジス
タ５の内容が割り込み出力レジスタ１０に書き込まれ、
かつ、同時に出力データ選択回路を介してデータ出力端
子２へ導出される。
以上のように本実施例におけるマイクロコントローラは
、割り込み信号線の信号をデータラッチ信号とした割り
込み出力データレジスタと出力データ選択回路を出力デ
ータレジスタとデータ出力端子の間に配したことにより
、割り込み処理をＣＰＵへ要求するとともに、データ出
力端子のデータを所望のデータに同時に時間差なく変更
することができる。
、割り込み信号線の信号をデータラッチ信号とした割り
込み出力データレジスタと出力データ選択回路を出力デ
ータレジスタとデータ出力端子の間に配したことにより
、割り込み処理をＣＰＵへ要求するとともに、データ出
力端子のデータを所望のデータに同時に時間差なく変更
することができる。
なお、前記の実施例においては、データ端子はデータ出
力端子としているが、データ入力端子とすることにより
割り込み信号発生時に時間差なくデータを取り込むこと
のできるマイクロコントローラを実現できることは言う
までもない。
力端子としているが、データ入力端子とすることにより
割り込み信号発生時に時間差なくデータを取り込むこと
のできるマイクロコントローラを実現できることは言う
までもない。
発明の効果
本発明は割り込み信号発生回路より導出されたＣＰＵへ
の割り込み処理の要求信号が接続された制御回路部をデ
ータ端子とデータレジスタの間に設けることにより、割
り込み処理をＣＰＵへ要求すると同時に、時間差なくデ
ータ端子のデータを処理することができるマイクロコン
トローラを実現できるものである。
の割り込み処理の要求信号が接続された制御回路部をデ
ータ端子とデータレジスタの間に設けることにより、割
り込み処理をＣＰＵへ要求すると同時に、時間差なくデ
ータ端子のデータを処理することができるマイクロコン
トローラを実現できるものである。
第１図は本発明の一実施例マイクロコントローラの要部
ブロック図、第２図は同実施例マイクロコントローラ割
り込み機能を示すタイミング図、第３図は従来のマイク
ロコントローラの要部ブロック図、第４図は同従来のマ
イクロコントローラにおける割り込み機能を示すタイミ
ング図である。 １・・・・・・割り込み端子、２・・・・・・データ出
力端子、３・・・・・・割り込み信号発生回路、４・・
・・・・ＣＰＵ、５・・・・・・出力データレジスタ、
６・・・・・・データバス、７・・・・・・割り込み信
号線、８・・・・・・データラッチ信号線、９・・・・
・・データ信号線、１０・・・・・・割り込み出力デー
タレジスタ、１１・・・・・・出力データ選択回路、１
２・・・・・・制御信号線。
ブロック図、第２図は同実施例マイクロコントローラ割
り込み機能を示すタイミング図、第３図は従来のマイク
ロコントローラの要部ブロック図、第４図は同従来のマ
イクロコントローラにおける割り込み機能を示すタイミ
ング図である。 １・・・・・・割り込み端子、２・・・・・・データ出
力端子、３・・・・・・割り込み信号発生回路、４・・
・・・・ＣＰＵ、５・・・・・・出力データレジスタ、
６・・・・・・データバス、７・・・・・・割り込み信
号線、８・・・・・・データラッチ信号線、９・・・・
・・データ信号線、１０・・・・・・割り込み出力デー
タレジスタ、１１・・・・・・出力データ選択回路、１
２・・・・・・制御信号線。
Claims (1)
- データレジスタが、割り込み信号発生回路により制御さ
れる回路部を介して、データ端子に接続されたことを特
徴とするマイクロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037627A JP2615504B2 (ja) | 1990-02-19 | 1990-02-19 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037627A JP2615504B2 (ja) | 1990-02-19 | 1990-02-19 | マイクロコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240830A true JPH03240830A (ja) | 1991-10-28 |
| JP2615504B2 JP2615504B2 (ja) | 1997-05-28 |
Family
ID=12502876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037627A Expired - Fee Related JP2615504B2 (ja) | 1990-02-19 | 1990-02-19 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615504B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355920A (en) * | 1976-10-29 | 1978-05-20 | Nec Corp | Answer signal generator |
-
1990
- 1990-02-19 JP JP2037627A patent/JP2615504B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355920A (en) * | 1976-10-29 | 1978-05-20 | Nec Corp | Answer signal generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2615504B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| US4523274A (en) | Data processing system with processors having different processing speeds sharing a common bus | |
| JPH04336308A (ja) | マイクロコンピュータ | |
| US4853847A (en) | Data processor with wait control allowing high speed access | |
| JPH03240830A (ja) | マイクロコントローラ | |
| JP3314791B2 (ja) | マルチプロセッサシステムの同期化方式 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| KR100213801B1 (ko) | 인터럽트 발생 회로 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH03274810A (ja) | 半導体集積回路 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JPH0322142A (ja) | マイクロプロセッサの割込み制御装置 | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JPH0512178A (ja) | バス調停回路 | |
| JPH02183844A (ja) | デコード信号制御方法 | |
| JPH02271456A (ja) | 応答信号返送回路 | |
| JPH05217006A (ja) | 半導体集積回路 | |
| JPH0568749B2 (ja) | ||
| JPS57101928A (en) | Interruption controlling system | |
| JPH06187065A (ja) | クロック切換回路 | |
| JPH01189749A (ja) | 割込み制御方法 | |
| JPS6313195A (ja) | 高速メモリ装置 | |
| JPH0212337A (ja) | 割り込み入力信号制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |