JPH03237753A - ハイブリッドic、その製造方法およびリードフレーム - Google Patents

ハイブリッドic、その製造方法およびリードフレーム

Info

Publication number
JPH03237753A
JPH03237753A JP9032490A JP3249090A JPH03237753A JP H03237753 A JPH03237753 A JP H03237753A JP 9032490 A JP9032490 A JP 9032490A JP 3249090 A JP3249090 A JP 3249090A JP H03237753 A JPH03237753 A JP H03237753A
Authority
JP
Japan
Prior art keywords
hybrid
lead frame
circuit boards
clips
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9032490A
Other languages
English (en)
Inventor
Michitaro Hiraoka
平岡 道太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP9032490A priority Critical patent/JPH03237753A/ja
Publication of JPH03237753A publication Critical patent/JPH03237753A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数のハイブリッドIC回路基板を所定間隔
を離して保持し一体化して多重積層構造としたハイブリ
ッドICと、このハイブリッドICの製造方法と、この
製造に用いるリードフレームとに関するものである。
(発明の背景) 従来のハイブリッドICは一枚の回路基板を用いていた
。すなわちこの基板の一方または両面に回路パターンを
形成し、これにモノリシックICチップ、チップコンデ
ンサ、ミニモールドトランジスタなどを固定してワイヤ
ボンディングやハンダを使って接続する一方、リード端
子を付けてから必要に応じて抵抗をレーザーで切込んで
トリミングし、パッケージングしていた。
このように従来のハイブリッドICは一枚の基板を用い
ているため、部品数が多く回路が複雑な場合には基板面
積が大きくなり、パッケージ後のICが大型化するとい
う問題があった。
(発明の目的) 本発明はこのような事情に鑑みなされたものであり、基
板に取付けるチップなどの部品数が増えて回路が複雑化
する場合に6小型化できるようにしたハイブリッドIC
を提供することを第1の目的とする。
またこのハイブリッドICの製造方法を提供することを
第2の目的とする。
さらにこの製造に用いるリードフレームを提供すること
を第3の目的とする。
(発明の構成) 本発明によればこの第1の目的は、複数のハイブリッド
IC回路基板と、これらの回路基板の縁を挟み各回路基
板を一定間隔離して保持するリードと、前記複数の回路
基板を封止するパッケージとを備え、前記回路基板を多
重に積層したことを特徴とするハイブリッドICにより
達成される。
また第2の目的は、複数のハイブリッドIC回路基板に
予め回路部品を取付けてハンダ付けする一方、リードフ
レームの各リードに所定間隔ごとに形成された複数のク
リップでこれら回路基板の縁のランドを挟持し、これら
回路基板をパッケージングした後各リードをリードフレ
ームから切離すことを特徴とするハイブリッドICの製
造方法により達成される。
さらに第3の目的は、板状支持体と、これに−体に形成
されこれから平行に起立する複数のリードと、各リード
に所定間隔をちって形成された複数のクリップとを備え
、前記各クリップはハイブリッドIC回路基板の縁を挟
んで回路基板を所定間隔離して保持可能にしたことを特
徴とするり一ドフレームにより達成される。
(実施例) 第1図は本発明の一実施例を一部破断して示す側面図、
第2図はそのII = II線断面図、第3図はそのリ
ードフレームの斜視図、第4図は製造過程におけるパッ
ケージング前の状態を示す斜視図、第5図はその製造工
程を示す図である。
これらの図で符号1O1IOは回路基板であり、この回
路基板10.10には回路パターンや抵抗などがプリン
ト印刷、エツチングなどの公知の手法により形成される
(第5図のステップ100)、この回路パターン上には
種々の部品12が実装されている(ステップ102)。
例えばモノリシックIC12a (第4図参照)は接着
により基板10に固定された後、ワイヤボンディングに
より接続される。またコンデンサチップ、ミニモールド
トランジスタなどのチップ部品12bは、例えばハンダ
ペーストやこれを接着剤を併用することにより仮止めし
た後、全体をホットプレートにより加熱することにより
ハンダ付けされる(リフロー法)。いずれにしても種々
の方法により基板10上には部品が実装されてハイブリ
ッドIC14が形成される。
このようにして予め部品12を実装した2つのハイブリ
ッドIC14,14を用意しておき、これらを積層して
リードフレーム16に取付ける(ステップ104)、こ
こにリードフレーム16は、第1.3図に示すように、
板状支持体18と、この板状支持体18に一体に形成さ
れ平行に起立する複数のリード20と、各リードに所定
間隔をもって形成されたクリップ22とを有する。
全てのクリップ22は、基板10の縁を挟んで保持する
一方、全部または一部のクリップ22は基板10のラン
ド(電極)に接触している。そしてクリップ22は適宜
の方法によってこのランドにハンダ付けされる0例えば
ランドに予めハンダ層を形成しておいたり、ハンダペー
ストを塗布しておき、ここを挟持するクリップ22をレ
ーザ法やエアヒータ法などにより再加熱することにより
ハンダ付けすることが可能である(リフロー法)。
このようにして2枚の回路基板10.10を左右一対の
リードフレーム16.16に積層した状態で保持すれば
、第4図の状態となる。これを洗浄してフラックスなど
の不純物を除去しくステップ106)、パッケージング
を行う(ステップ108)。
パッケージングは、例えば全体を液状樹脂中に浸漬して
樹脂を付けた後引き上げて加熱硬化する浸漬法を用いて
樹脂封止のパッケージ24(第1図)とすることができ
る、また型枠あるいは樹脂ケースや金属ケース内に第4
図のIC14およびリードフレーム16を入れた液状樹
脂を注入し加熱硬化させる注型法を用いてちよい。さら
に樹脂封止に代えて、金属やセラミックのケース内に密
封する気密封止としてちよい。
このように種々の方法によりパッケージングが行われる
と、次にリードフレームをカットして製品が完成する(
ステップ110)。
なお第1図では一部のり−ド20aは、基板10.10
同志間の接続が断たれ、また一部のリード20bはパッ
ケージ24から外へ突出しないように切断されて、単に
周基板10.10の保持あるいは周基板10.10の電
気接続として用いられている。これらのリード20a、
20bはパッケージングの前に加工しておく必要がある
のは勿論である。
第6図はリードフレームの他の実施例を示す斜視図であ
る。このリードフレーム16Aはリード2OAに設けた
クリップ22Aの構造が前記第1〜3図のちのと異なる
第7図はさらにリードフレームの他の実施例を示す斜視
図である。このリードフレーム16Bは、枠型の板状支
持体18Bに基板10の対向する2片を挟むリード20
Bが一体に形成されている。従ってこのリードフレーム
16Bはその板状支持体18Bを矢印方向に折るように
湾曲させて対向するリード20Bのクリップ22Bを互
いに離隔させ、一定間隔に保持した2枚の基板に各クツ
ツブ22Bを位置合せしつつ支持体18Bを元に戻し各
クリップ22Bを2枚の基板10.10に嵌め込めばよ
い。
以上の各実施例は2枚の基板10、lOを積層するが、
本発明は3層以上に積層したものも包含する。
(発明の効果) 以上のように請求項(1)に記載した発明によれば、基
板を積層して多重積層構造としたバイブJツドICが得
られるから、基板面積を小さくして全体の小型化が図れ
る。
また請求項(3)に記載した発明によれば、この多重積
層構造のハイブリッドICの製造方法が得られる。
さらに請求項(5)に記載した発明によれば、このハイ
ブリッドICの製造に用いるリードフレームが得られる
【図面の簡単な説明】
第1図は本発明の一実施例を一部破断して示す側面図、
第2図はそのII −II線断面図、第3図はそのリー
ドフレームの斜視図、第4図は製造過程におけるパッケ
ージング前の状態を示す斜視図、第5図はその製造工程
を示す図である。また第6.7図はそれぞれリードフレ
ームの他の実施例を示す斜視図である。 10・・・回路基板、12・・・実装部品、14・・・
ハイブリッドIC1 16,16A、16B・・・リードフレーム、18.1
8A、18B・・・板状支持体、20.2OA、20B
・・・リード、 22.22A、22B・・・クリップ、24・・・パッ
ケージ。

Claims (5)

    【特許請求の範囲】
  1. (1)複数のハイブリッドIC回路基板と、これらの回
    路基板の縁を挟み各回路基板を一定間隔離して保持する
    リードと、前記複数の回路基板を封止するパッケージと
    を備え、前記回路基板を多重に積層したことを特徴とす
    るハイブリッドIC。
  2. (2)前記リードには所定間隔離隔したクリップが形成
    され、前記各回路基板はこれらのクリップに挟持されて
    いる請求項1に記載のハイブリッドIC。
  3. (3)複数のハイブリッドIC回路基板に予め回路部品
    を取付けてハンダ付けする一方、リードフレームの各リ
    ードに所定間隔ごとに形成された複数のクリップでこれ
    ら回路基板の縁のランドを挟持し、これら回路基板をパ
    ッケージングした後各リードをリードフレームから切離
    すことを特徴とするハイブリッドICの製造方法。
  4. (4)パッケージングは樹脂封止法で行われる請求項3
    のハイブリッドICの製造方法。
  5. (5)板状支持体と、これに一体に形成されこれから平
    行に起立する複数のリードと、各リードに所定間隔をも
    って形成された複数のクリップとを備え、前記各クリッ
    プはハイブリッドIC回路基板の縁を挟んで回路基板を
    所定間隔離して保持可能にしたことを特徴とするリード
    フレーム。
JP9032490A 1990-02-15 1990-02-15 ハイブリッドic、その製造方法およびリードフレーム Pending JPH03237753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9032490A JPH03237753A (ja) 1990-02-15 1990-02-15 ハイブリッドic、その製造方法およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9032490A JPH03237753A (ja) 1990-02-15 1990-02-15 ハイブリッドic、その製造方法およびリードフレーム

Publications (1)

Publication Number Publication Date
JPH03237753A true JPH03237753A (ja) 1991-10-23

Family

ID=12360434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9032490A Pending JPH03237753A (ja) 1990-02-15 1990-02-15 ハイブリッドic、その製造方法およびリードフレーム

Country Status (1)

Country Link
JP (1) JPH03237753A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003521093A (ja) * 2000-01-25 2003-07-08 ソシエタ イタリアーナ ベトロ − エスアイブイ − ソシエタ ペル アチオニ 電気端子を有するグレイジング

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003521093A (ja) * 2000-01-25 2003-07-08 ソシエタ イタリアーナ ベトロ − エスアイブイ − ソシエタ ペル アチオニ 電気端子を有するグレイジング

Similar Documents

Publication Publication Date Title
JPH0528503B2 (ja)
JPH10135267A (ja) 実装基板の構造及びその製造方法
JPH0747902Y2 (ja) チップ型電子部品の実装用取付け装置
JPH03156905A (ja) 積層形コンデンサを用いた電子部品
JPH03237753A (ja) ハイブリッドic、その製造方法およびリードフレーム
JPH07106732A (ja) コンデンサの実装構造
JPH04118987A (ja) チップ部品の実装方法
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPH02114697A (ja) 混成集積回路装置
JPS5996759A (ja) 半導体装置
JPH06124850A (ja) 積層複合電子部品
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH01207992A (ja) 回路配線板
JPH05226575A (ja) 半導体装置
JPH0238462Y2 (ja)
JPH01191491A (ja) 多重回路板
JPH0215697A (ja) 表面実装方法
JPS61225827A (ja) 半導体素子の実装構造
KR100609760B1 (ko) 회로패턴이 인쇄된 다층세라믹 접합 반도체장치 및 그제조방법
JPH0572177U (ja) 多層基板による回路モジュール
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPS63265496A (ja) 電子回路モジュール及びその製造方法
JPH0414919Y2 (ja)
JPH0231794Y2 (ja)
JPH01220801A (ja) チップ状電気素子