JPH03236630A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル通信網及びテレビ（ＴＶ）の同期放送の基準
発振源である位相同期発振回路に関し、高Ｓ／Ｎかつ位
相（周波数）の安定した信号が得られる位相同期発振回
路を提供することを目的とし、 基準信号を入力しその周波数を分周して出力する第１の
分周器と、第１の分周器及び第２の分周器の出力を入力
し、両者の位相を比較して位相差に対応する信号を出力
する位相比較回路と、発振器の出力を入力して、その周
波数を分周して出力する第２の分周器と、位相比較回路
の出力に接続され、制御信号によりオン又はオフするス
イッチと、スイッチに接続され、入力信号の低周波成分
を選択して出力するフィルタと、フィルタの出力の分岐
した一方に接続され、スイッチがオン時には位相比較回
路の出力信号に応じた周波数の発振をし、スイッチがオ
フ時には記憶回路の出力信号に応じた周波数の発振をし
て出力する発振器と、フィルタの出力の分岐した他方に
接続され、フィルタの出力信号を記憶する記憶回路と、
記憶回路の出力とフィルタの入力の間に接続された抵抗
器とを有し、制御信号を第１及び第２の分周器に加え、
それぞれの分周動作の開始時点を合わせるようにし、か
つ、スイッチを定期的にオンにするように構成する。

〔産業上の利用分野〕

本発明は、ディジタル通信網及びＴＶの同期放送の基準
発振源である位相同期発振回路の改良に関するものであ
る。

ディジタル通信網及びＴＶの同期放送の基準発振器は親
局の基準信号に位相同期され、かっＳ／Ｎの良い安定し
た信号を発生させる必要がある。

このため、高Ｓ／Ｎかっ位相（周波数）の安定した信号
が得られる位相同期発振回路が要望されている。

〔従来の技術〕

第３図は一例のループフィルタの構成図である。

第４図は従来例の位相同期発振回路の構成を示すブロッ
ク図である。

第４図において、基準信号を分周器１に入力し入力周波
数を１　／　ｎに分周する。出力を位相比較器２に加え
、後述する分周器３から入力した信号とその位相を比較
する。そして両者の位相差に対応する電圧（誤差電圧）
を、スイッチの接点４を介して第３図に示すようなルー
プフィルタ５に加え平滑化を行い、はぼ直流の電圧を出
力する。この出力電圧を、メモリ回路の一部を構成する
アナログ／ディジタル変換回路（以下Ａ／Ｄ　Ｃ０ＮＶ
と称する）６に加え、１１”０”の信号の組み合わせで
表されるディジタル信号に変換する。

Ａ／Ｄ　Ｃ０ＮＶ６にスイッチの接点８を介してクロッ
ク（ＣＬＫ）を加えることにより、Ａ／Ｄ　Ｃ０ＮＶ　
６　（７）出力のディジタル信号をディジタル／アナロ
グ変換回路（以下Ｄ／＾Ｃ０ＮＶと称する）７に加え、
アナログ信号に変換して出力する。この出力電圧を、例
えばルビジウムで作られた周波数的に高安定な電圧制御
発振器（以下ＶＣＯと称する）９に加える。０７ＡＣＯ
ＮＶ７の出力電圧によりＶＣＯ９の出力周波数が制御さ
れて出力される。このＶＣＯ９の出力の周波数が出力ク
ロックとして後段の回路（図示しない）に使用されるが
、同時に前述した分周器３に加えられ、入力周波数が１
／ｎＩに分周される。

この分周器３の出力が位相比較器２に加えられ、前述し
たように分周器１の入力信号との位相の比較が行われる
。

このようにして出力クロックの位相合わせを行っていた
。（上述の位相合わせを、以下従属同期と称する。） 上述の位相同期ループ（以下ＰＬＬと称する）は例えば
毎日、朝−度動作させて位相合わせを行い誤差電圧を前
述したメモリ回路の＾／Ｄ　Ｃ０ＮＶ６に記憶させる。

その後スイッチの接点４をオフにしてＰＬＬのループを
開き、同時にスイッチの接点８をオフにしてＡ／Ｄ　Ｃ
０ＮＶ６に加えているクロック（ＣＬＫ）をとめること
により、実現できる。そして、翌朝まではＶＣＯ９の出
力周波数を後段の回路のための出力クロックとして使用
する。（これを以下独立同期と称する。） 〔発明が解決しようとする課題〕 しかしながら上述の従属同期と独立同期を混合した位相
同期発振回路においては、制御電圧を記憶するメモリ回
路がＰＬＬのループ内にあり、特に独立同期から従属同
期に切り替わる際、スイッチの接点４をオフにしたこと
によりループフィルタを構成するコンデンサの端子電圧
がほぼＯｖになり、ループフィルタの初期入力値が最大
値又は最小値となるため、過渡応答時間が長かった（例
えば１０分間）。

このため、過渡応答時間中は出力信号のＳ／Ｎが低下し
、位相の安定した出力信号が得られないという問題点が
あった。

したがって本発明の目的は、高Ｓ／Ｎかつ位相（周波数
）の安定した信号が得られる位相同期発振回路を提供す
ることにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決される
。

即ち第１図において、１００は基準信号を人力しその周
波数を分周して出力する第１の分周器である。

２００は第１の分周器及び第２の分周器３００の出力を
入力し、両者の位相を比較して位相差に対応する信号を
出力する位相比較回路である。

３００は発振器９００の出力を人力して、その周波数を
分周して出力する第２の分周器である。

４００は位相比較回路の出力に接続され、３御信号によ
りオン又はオフするスイッチである。

５００はスイッチに接続され、人力信号の低周波成分を
選択して出力するフィルタである。

９００はフィルタの出力の分岐した一方に接続され、ス
イッチがオン時には位相比較回路の出力信号に応じた周
波数の発振をし、スイッチがオフ時には記憶回路６００
の出力信号に応じた周波数の発振をして出力する発振器
である。

６００はフィルタの出力の分岐した他方に接続され、フ
ィルタの出力信号を記憶する記憶回路である。

Ｒは記憶回路の出力とフィルタの入力の間に接続された
抵抗器である。

そして、制御信号を第１及び第２の分周器に加え、それ
ぞれの分周動作の開始時点を合わせるようにし、かつ、
スイッチを定期的にオンにするように構成する。

〔作　用〕

第１図において、基準信号を第１の分周器１００を介し
てその周波数を分周して位相比較回路２００に加える。

又、位相同期ループ内の発振器９００の出力を第２の分
周器３００を介して分周して位相比較器２００に加える
。位相比較器２００において、両者の位相を比較して位
相差に対応する信号を出力する。そして、例えば毎日一
定時刻にスイッチ４００をオンにし、位相比較回路２０
０の出力の信号により発振器９００の出力周波数を制御
する。同時にフィルタ５００の出力を記憶回路６００に
加えて記憶する。

一方、スイッチ４００をオフにした時、記憶回路６００
に記憶した信号を抵抗器Ｒ及びフィルタ５００を介して
発振器９００に加え、出力発振周波数を制御する。

この結果、スイッチ４００のオフ時には、抵抗器Ｒの抵
抗値Ｚｌｓスイッチ４００の出力インピーダンスＺ、及
びフィルタ５００の入力インピーダンスＺＦの関係をＺ
Ｒ＜＜Ｚｒ　′、Ｚｓのように設定すると、発振器９０
０の制御信号は記憶回路６００に記憶されている信号に
より与えられる。

又、スイッチ４００のオン時には、抵抗器Ｒの抵抗値Ｚ
Ｒとスイッチ４００を含む位相比較回路２００の出力イ
ンピーダンスＺ、の関係をＺ、、＜＜Ｚｔのように設定
すると、発振器９００の制御信号は記憶回路６００の出
力の信号に殆ど影響されずに位相比較回路２００の出力
の信号により与えられる。

この結果、スイッチ４００をオンからオフに又はオフか
らオンに切り替える時、フィルタ５００の初期入力値が
最大又は最小値とならず妥当な値となるため、位相の引
込み時間即ち過渡応答時間が短くなる。そして発振器９
００として高安定発振器を用いることにより、常時独立
同期にて運用し定期的に従属同期に切り替えることで、
高Ｓ／Ｎかっ位相（周波数）の安定した信号を得ること
ができる。

〔実施例〕

第２図は本発明の実施例の位相同期発振回路の構成を示
すブロック図である。

全図を通じて同一符号は同一対象物を示す。

第２図において、本発明が従来例と異なる点は第１に、
独立同期から従属同期への切り替え時に、分周器１及び
３に設けたリセット端子に外部基準信号入力検知信号又
は夕、イマ（図示しない）による信号を加え、分周器１
及び３のリセットを同時に解除するようにしたことであ
る。この結果、切り替え時の分周器１及び３の出力の位
相差を最小（外部基準信号又はＶＣＯ９の１周期以内）
におさえることができる。

第２に、制御信号電圧を記憶するメモリ回路はＰＬＬの
ループ外に設け、独立同期から従属同期への切り替え時
に、メモリ回路内のＡ／Ｄ　Ｃ０ＮＶ６に記憶した制御
信号電圧を、結合抵抗器Ｒ、ループフィルタ５及びバッ
ファアンプＩＯを介してＶＣＯ９に制御電圧として加え
るようにしたことである。

即ち第２図において、従属同期時（ＰＬＬの閉ループ時
）のスイッチの接点４を含む位相比較器２の出力インピ
ーダンスＺゎと結合抵抗器Ｒの抵抗値Ｚｌの関係をＺ、
＜＜Ｚ、のように設定すると、ＶＣＯ９の制御信号電圧
はメモリ回路の出力の制御信号電圧に殆ど影響されず、
位相比較器２の出力の制御信号電圧によって与えられる
。

次に独立同期時（ＰＬＬの開ループ時）のスイッチの接
点４の出力インピーダンスＺ３、結合抵抗器Ｒの抵抗値
Ｚ、Ｉ及びループフィルタ５を含むバッファアンプ１０
の入力インピーダンスＺ、の関係をＺ＠＜＜ＺｍξＺ３
のように設定すると、ＶＣＯ９の制御信号電圧はメモリ
回路により記憶されている制御信号電圧によって与えら
れる。

この場合、例えばＺＲＬ＝、数１００にΩ、Ｚｔｌξ数
Ω、ＺＩｌξＩＯＭΩ以上、Ｚｓ’１１０ＭΩのように
設定する。

この結果、従属同期時のＶＣＯ９の制御信号電圧は位相
比較器２から、又独立同期時はメモリ回路から結合抵抗
器Ｒ、ループフィルタ５を介して与えられるため、従属
同期から独立同期へ、又逆に独立同期から従属同期に切
り替え時のループフィルタ５による過渡応答の影響を減
少させることができる。

〔発明の効果］ 以上説明したように本発明によれば、従属同期から独立
同期に、又独立同期から従属同期に切り替える時、位相
の引込み時間即ち過渡応答時間が短いため、ｖＣＯに高
安定発振器を用いることにより、常時独立同期にて運用
し定期的に従属同期に切り替えることで、高Ｓ／Ｎかつ
位相（周波数）の安定した信号を得ることができる。

図において １００は第１の分周器、 ２００は位相比較回路、 ３００は第２の分周器、 ４００はスイッチ、 ５００はフィルタ、 ６００は記憶回路、 ９００は発振器、 Ｒは抵抗器 を示す。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の位相同期発振回路の構成を示
すブロック図、 第３図は一例のループフィルタの構成図、第４図は従来
例の位相同期発振回路の構成を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 基準信号を入力しその周波数を分周して出力する第１の
   分周器（１００）と、 該第１の分周器及び第２の分周器（３００）の出力を入
   力し、両者の位相を比較して位相差に対応する信号を出
   力する位相比較回路（２００）と、発振器（９００）の
   出力を入力して、その周波数を分周して出力する第２の
   分周器（３００）と、該位相比較回路の出力に接続され
   、制御信号によりオン又はオフするスイッチ（４００）
   と、該スイッチに接続され、入力信号の低周波成分を選
   択して出力するフィルタ（５００）と、該フィルタの出
   力の分岐した一方に接続され、該スイッチがオン時には
   該位相比較回路の出力信号に応じた周波数の発振をし、
   該スイッチがオフ時には記憶回路（６００）の出力信号
   に応じた周波数の発振をして出力する発振器（９００）
   と、該フィルタの出力の分岐した他方に接続され、該フ
   ィルタの出力信号を記憶する記憶回路（６００）と、 該記憶回路の出力と該フィルタの入力の間に接続された
   抵抗器（Ｒ）とを有し、 制御信号を該第１及び第２の分周器に加え、それぞれの
   分周動作の開始時点を合わせるようにし、かつ、該スイ
   ッチを定期的にオンにするようにしたことを特徴とする
   位相同期発振回路。