JPH03235178A - Ｒｏｍコードパターンデータ発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＲＯＭコードパターンデータ発生装置に関する
ものである。

〔従来の技術〕

第６図は従来のＲＯＭコードパターンデータ発生装置の
一例を示すブロック図で、ＲＯＭコードパターンデータ
発生装置６は入力手段６１．外部記憶手段６２．入力手
段６３．外部記憶手段６４、パターン算出手段６５．外
部記憶手段６６゜６７．６８及び出力手段６９を有し、
その動作は、まず入力手段６１を介してＲＯＭコードの
各ビットのオン・オフの定義情報を入力しその情報を外
部記憶手段６２を用いて記憶し、次に入力手段６３を介
してＲＯＭコードの各ビットパターンの並びの定義情報
を入力しその情報を外部記憶手段６４を用いて記憶し、
さらに外部記憶手段６２及び６４に記憶されている情報
よりパターン算出手段６５は外部記憶手段６６及び６７
を用いて各ビットパターンを算出してその結果を外部記
憶手段６８を用いて記憶し、最後に出力手段６つが出力
を行うように構成されている。

第７図は第６図におけるパターン算出手段の算出処理手
順を示す図である。すなわち、まず外部記憶装置６２及
び６４に記憶されている情報をもとに各ビットに対して
オンであればそのビット並び位置にコードパターンを発
生しくステップ７１〉、その結果を外部記憶装置６６を
用いて記憶する。次に各ビット並びに従い隣接している
ＲＯＭコードパターン間の結合を行うために、外部記憶
手段６６に記憶されている各ビットパターンを一律拡大
しくステップ７２）、その結果を外部記憶手段６７を用
いて記憶し、さらに外部記憶手段６７に記憶されている
各ビットパターンをステップ７２で拡大したサイズと同
じサイズ分縮小しくステップ７３）、その結果を外部記
憶手段６８を用いて記憶する。以上に示した図形処理を
行うことにより、第８図に示すように各ビット並びに従
い隣接しているＲＯＭコードパターン間の結合を行う。

第８図は従来の方法のパターンデータ形状補正の説明図
で、入力データ８１を拡大して拡大形状８２に、またこ
れを縮小して縮小形状８３に補正している。

〔発明が解決しようとする課題〕

上述した従来のＲＯＭコードパターンデータ発生装置で
は、パターン算出手段において、この種のＲＯＭコード
パターンデータ発生装置での処理時間の長大化の原因で
ある外部記憶手段へのアクセスが頻繁に起き、さらには
パターン算出手段に図形処理を用いるために入力データ
数をＮとしたときＯ（ＮｌｏｇＮ）の計算機時間がかか
り、ＲＯＭコードの大規模化に対応できないという欠点
があった。

すなわち、従来のＲＯＭコードパターンデータ発生装置
では、各ビット並びに従い隣接しているＲＯＭコードパ
ターン間の結合が必要であるためパターン算出手段にお
ける図形処理は必須のものと考えられており、パターン
データ形状補正をする必要があるので別の手段への代替
は非常に困難であった。

〔課題を解決するための手段〕

本発明のＲＯＭコードパターンデータ発生装置は、ＲＯ
Ｍコードの各ビットのオン・オフの定義を入力するオン
・オフ定義入力手段と、前記ＲＯＭコードの各ビットパ
ターンの並びの定義を入力する並び定義入力手段と、前
記２つの入力手段からのデータよりＲＯＭコードのパタ
ーンデータを発生するＲＯＭコードパターンデータ発生
手段と、その発生されたＲＯＭコードのパターンデータ
を出力する出力手段とを備えるＲＯＭコードパターンデ
ータ発生装置において、内部記憶手段を設け、前記ＲＯ
Ｍコードパターンデータ発生手段は前記２つの入力手段
からの情報をもとに各ビットに対してオン・オフを調べ
、ＲＯＭコードの各ビットの並びに従い前記内部記憶手
段に記憶した情報をもとにＲＯＭコードパターンデータ
を発生することを特徴とし、前記２つの入力手段、ＲＯ
Ｍコードパターンデータ発生手段及び出力手段が中央処
理装置であり、前記内部記憶手段が主記憶装置であるこ
とを特徴とする。

〔実施例〕

次に本発明について第１図〜第５図を参照して詳細に説
明する。

第１図は本発明のＲＯＭコードパターンデータ発生装置
の一実施例を示すブロック図である。

第１図において、本実施例のＲＯＭコードパターンデー
タ発生装置１は、入力手段１１．外部記憶手段１２．入
力手段１３．外部記憶手段１４゜パターン算出手段１５
．内部記憶手段１６．外部記憶手段１７．１８から構成
される。

次に第２図、第３図は第１図に示した実施例における入
力データであるＲＯＭコードの各ビットのオン・オフ定
義、各ビットの並びの定義を説明するための図である。

入力手段１１は第２図に示すＲＯＭコードの各ビットの
オン・オフの定義を入力して外部記憶手段１２を用いて
記憶する。

入力手段１３は第３図に示すＲＯＭコードの各ビットの
並びの定義を入力して外部記憶手段１４を用いて記憶す
る。

パターン算出手段１５は外部記憶手段１２及び１４に記
憶されている情報より内部記憶手段１６を用いて各ビッ
トパターンを算出し、その結果を外部記憶手段１７を用
いて記憶する。

第４図は第１図に示した実施例における中間データの定
義を示す図、第５図は第１図におけるパターン算出手段
の算出処理手順を示す図である。

すなわち、まず外部記憶装置１２及び１４に記憶されて
いる情報をもとに各ビットに対してオン・オフを調べ（
ステップ５１）、ＲＯＭコードの各ビットの並びに従い
内部記憶手段１６を用いて第４図に示す形で記憶し、次
に内部記憶手段１６に記憶されている情報をもとにＲＯ
Ｍコードパターンデータを発生する（ステップ５２）。

この時、各ビットの並びに従い隣接しているビット群に
対しては予めコードパターンデータを結合した形で発生
する。

出力手段１７は外部記憶手段１６を用いて記憶されてい
る各ビットパターンを出力する。

次に、本実施例の全体的な動作を具体的に説明する。例
えば入力手段１１．１３．パターン算出手段１５及び出
力手段１８を中央処理装置（ＣＰＵ）、内部記憶手段１
６を主記憶装置（ＭＭＵ）、外部記憶手段１２，１４．
１７を磁気ディスク装置（ＤＫＵ）とすると、その動作
は、まずＲＯＭコードの各ビットのオン・オフの定義情
報を入力してその情報をＤＫｔＪを用いて記憶し、次に
ＲＯＭコードの各ビットパターンの並びの定義情報を入
力してその情報をＤＫＵを用いて記憶し、さらにＤＫＵ
に記憶されている情報より各ビットパターンをＭＭＵを
用いてＣＰＵで算出し、その結果をＤＫＵを用いて記憶
し、最後に出力を行うことになる。

〔発明の効果〕

以上説明したように本発明によれば、従来、パターン算
出時に外部記憶手段を用いていたものを内部記憶手段へ
変更することにより、図形処理を省くことができるとい
う効果を奏する。すなわち従来装置と比べると処理時間
で１０倍以上の時間短縮となり、本発明の効果が極めて
大きい。

算出処理手順を示す図、第８図は従来の方法のパターン
データ形状補正の説明図である。

１・・・ＲＯＭコードパターンデータ発生装置、１１．
１３・・・入力手段、１２，１４．１７・・・外部記憶
手段、１５・・・パターン算出手段、１６・・・内部記
憶手段、１８・・・出力手段。

Claims (1)

1. 【特許請求の範囲】 １、ＲＯＭコードの各ビットのオン・オフの定義を入力
   するオン・オフ定義入力手段と、前記ＲＯＭコードの各
   ビットパターンの並びの定義を入力する並び定義入力手
   段と、前記２つの入力手段からのデータよりＲＯＭコー
   ドのパターンデータを発生するＲＯＭコードパターンデ
   ータ発生手段と、その発生されたＲＯＭコードのパター
   ンデータを出力する出力手段とを備えるＲＯＭコードパ
   ターンデータ発生装置において、内部記憶手段を設け、
   前記ＲＯＭコードパターンデータ発生手段は前記２つの
   入力手段からの情報をもとに各ビットに対してオン・オ
   フを調べ、ＲＯＭコードの各ビットの並びに従い前記内
   部記憶手段に記憶した情報をもとにＲＯＭコードパター
   ンデータを発生することを特徴とするＲＯＭコードパタ
   ーンデータ発生装置。 ２、前記２つの入力手段、ＲＯＭコードパターンデータ
   発生手段及び出力手段が中央処理装置であり、前記内部
   記憶手段が主記憶装置であることを特徴とする請求項１
   記載のＲＯＭコードパターンデータ発生装置。