JPH05241795A - Ｍ系列乱数発生方式 - Google Patents
Ｍ系列乱数発生方式Info
- Publication number
- JPH05241795A JPH05241795A JP4075137A JP7513792A JPH05241795A JP H05241795 A JPH05241795 A JP H05241795A JP 4075137 A JP4075137 A JP 4075137A JP 7513792 A JP7513792 A JP 7513792A JP H05241795 A JPH05241795 A JP H05241795A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- series
- series random
- random numbers
- storage array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 ベクトル演算機能を有する電子計算機システ
ムに於いてＭ系列乱数を発生させるＭ系列乱数発生方式
に於いて、乱数発生処理速度を向上させる。 【構成】 初期乱数設定処理部４は主記憶装置上の初期
乱数テーブル１に格納されているｐ個のＭ系列乱数から
Ｐ個（Ｐ＝ｐ２k ）のＭ系列乱数を作成し、主記憶装置
上の格納用配列２に設定する。更に、格納用配列２の最
後のＱ個 (Ｑ＜Ｐ）のＭ系列乱数をベクトルデータレジ
スタ上に設けられている内部乱数テーブル３に設定す
る。乱数発生処理部５は格納用配列２及び内部乱数テー
ブル３に設定されているＱ個のＭ系列乱数をそれぞれベ
クトルレジスタ５１，５２に設定してベクトル演算を行
ない、Ｑ個の新しいＭ系列乱数を発生する。そして、新
しいＱ個のＭ系列乱数を格納用配列２に追加すると共
に、内部乱数テーブル３の内容を新しいＱ個のＭ系列乱
数で置き換える。
ムに於いてＭ系列乱数を発生させるＭ系列乱数発生方式
に於いて、乱数発生処理速度を向上させる。 【構成】 初期乱数設定処理部４は主記憶装置上の初期
乱数テーブル１に格納されているｐ個のＭ系列乱数から
Ｐ個（Ｐ＝ｐ２k ）のＭ系列乱数を作成し、主記憶装置
上の格納用配列２に設定する。更に、格納用配列２の最
後のＱ個 (Ｑ＜Ｐ）のＭ系列乱数をベクトルデータレジ
スタ上に設けられている内部乱数テーブル３に設定す
る。乱数発生処理部５は格納用配列２及び内部乱数テー
ブル３に設定されているＱ個のＭ系列乱数をそれぞれベ
クトルレジスタ５１，５２に設定してベクトル演算を行
ない、Ｑ個の新しいＭ系列乱数を発生する。そして、新
しいＱ個のＭ系列乱数を格納用配列２に追加すると共
に、内部乱数テーブル３の内容を新しいＱ個のＭ系列乱
数で置き換える。
Description
【０００１】
【産業上の利用分野】本発明はベクトル演算機能を有す
る電子計算機システムに於ける擬似乱数発生技術に関
し、特に、Ｍ系列乱数を高速に発生することができるＭ
系列乱数発生方式に関する。
る電子計算機システムに於ける擬似乱数発生技術に関
し、特に、Ｍ系列乱数を高速に発生することができるＭ
系列乱数発生方式に関する。
【０００２】
【従来の技術】Ｍ系列乱数の発生法のアルゴリズムは次
式（１）で表される。
式（１）で表される。
【０００３】 Ｘｉ＝Ｘ（ｉ−ｐ）◎Ｘ（ｉ−ｑ） … （１） 但し、◎は排他的論理和を表し、ｐ＞ｑである。
【０００４】この式（１）は漸化式なので、ベクトル演
算により一度に発生することができるＭ系列乱数の数は
ｑ個となる。
算により一度に発生することができるＭ系列乱数の数は
ｑ個となる。
【０００５】そこで、ベクトル演算機能を有する電子計
算機システムでＭ系列乱数を発生させる場合には式
（１）から導かれる次式（２）を用いるということが従
来から行なわれている。
算機システムでＭ系列乱数を発生させる場合には式
（１）から導かれる次式（２）を用いるということが従
来から行なわれている。
【０００６】 Ｘｉ＝Ｘ（ｉ−ｐ２k ）◎Ｘ（ｉ−ｑ２k ） … (２）
【０００７】この式（２）を用いることにより、ベクト
ル演算により一度に発生できるＭ系列乱数の数はｑ２k
個となる。但し、ｋはｑ２k がベクトルレジスタの大き
さを越えないような値から最適なものを選択する。
ル演算により一度に発生できるＭ系列乱数の数はｑ２k
個となる。但し、ｋはｑ２k がベクトルレジスタの大き
さを越えないような値から最適なものを選択する。
【０００８】ここで、式 (２）に於いて、Ｐ＝ｐ２k ，
Ｑ＝ｑ２k とすることにより次式 (３）を得ることがで
きる。
Ｑ＝ｑ２k とすることにより次式 (３）を得ることがで
きる。
【０００９】 Ｘｉ＝Ｘ（ｉ−Ｐ）◎Ｘ（ｉ−Ｑ） …（３）
【００１０】即ち、従来は、所定個数のＭ系列乱数を発
生させることが指示されると、ベクトル演算機能を有す
る電子計算機システムは、先ず、主記憶装置上の初期乱
数テーブルに設定されているｐ個のＭ系列乱数を用いて
式（１）によりＰ個のＭ系列乱数を発生し、発生したＰ
個のＭ系列乱数を主記憶装置上の格納用配列Ａの要素Ａ
（１）〜Ａ（Ｐ）に設定する。
生させることが指示されると、ベクトル演算機能を有す
る電子計算機システムは、先ず、主記憶装置上の初期乱
数テーブルに設定されているｐ個のＭ系列乱数を用いて
式（１）によりＰ個のＭ系列乱数を発生し、発生したＰ
個のＭ系列乱数を主記憶装置上の格納用配列Ａの要素Ａ
（１）〜Ａ（Ｐ）に設定する。
【００１１】その後、主記憶装置上の格納用配列Ａに設
定されたＭ系列乱数の内の最後のＰ個を読み込み、読み
込んだＰ個のＭ系列乱数の内の最後のＱ個〔要素Ａ（Ｐ
−Ｑ＋１）〜Ａ（Ｐ）に設定されているＭ系列乱数〕を
第１のベクトルレジスタに、最後からＰ個目のＭ系列乱
数からＱ個のＭ系列乱数〔要素Ａ（１）〜Ａ（Ｑ）に設
定されているＭ系列乱数〕を第２のベクトルレジスタに
設定する。
定されたＭ系列乱数の内の最後のＰ個を読み込み、読み
込んだＰ個のＭ系列乱数の内の最後のＱ個〔要素Ａ（Ｐ
−Ｑ＋１）〜Ａ（Ｐ）に設定されているＭ系列乱数〕を
第１のベクトルレジスタに、最後からＰ個目のＭ系列乱
数からＱ個のＭ系列乱数〔要素Ａ（１）〜Ａ（Ｑ）に設
定されているＭ系列乱数〕を第２のベクトルレジスタに
設定する。
【００１２】そして、第１，第２のベクトルレジスタに
設定されているそれぞれＱ個のＭ系列乱数に対して式
（３）に示す演算をベクトル演算で行ない、Ｑ個の新し
いＭ系列乱数を発生する。
設定されているそれぞれＱ個のＭ系列乱数に対して式
（３）に示す演算をベクトル演算で行ない、Ｑ個の新し
いＭ系列乱数を発生する。
【００１３】Ｑ個の新しいＭ系列乱数を発生すると、そ
のＱ個の新しいＭ系列乱数を格納用配列Ａの要素Ａ（Ｐ
＋１）〜Ａ（Ｐ＋Ｑ）に追加する。
のＱ個の新しいＭ系列乱数を格納用配列Ａの要素Ａ（Ｐ
＋１）〜Ａ（Ｐ＋Ｑ）に追加する。
【００１４】以下、指定された個数の乱数を発生するま
で、上記した処理を繰り返し行なう。
で、上記した処理を繰り返し行なう。
【００１５】
【発明が解決しようとする課題】上述したように、従来
は、新たに発生するＭ系列乱数のもとになるＭ系列乱数
を、全て主記憶装置上の格納用配列を参照して得なけれ
ばならなかったため、乱数発生速度を高速化することが
難しいという問題があった。
は、新たに発生するＭ系列乱数のもとになるＭ系列乱数
を、全て主記憶装置上の格納用配列を参照して得なけれ
ばならなかったため、乱数発生速度を高速化することが
難しいという問題があった。
【００１６】本発明の目的はＭ系列乱数を高速に発生さ
せることができるＭ系列乱数発生方式を提供することに
ある。
せることができるＭ系列乱数発生方式を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明は上記目的を達成
するため、ベクトル演算機能を有する電子計算機システ
ムに於いて、主記憶装置上の格納用配列に設定されてい
るＭ系列乱数の一部をベクトルデータレジスタに設定す
る初期乱数設定手段と、前記格納用配列から前記ベクト
ルデータレジスタに設定されているＭ系列乱数と対応す
る列乱数を読み込み、読み込んだＭ系列乱数と前記ベク
トルデータレジスタに設定されているＭ系列乱数とに対
してベクトル演算を行なうことにより新しいＭ系列乱数
を発生し、前記新たなＭ系列乱数を前記格納用配列に追
加すると共に前記新しいＭ系列乱数で前記ベクトルデー
タレジスタを設定し直す処理を繰り返す乱数発生処理手
段とを設けたものである。
するため、ベクトル演算機能を有する電子計算機システ
ムに於いて、主記憶装置上の格納用配列に設定されてい
るＭ系列乱数の一部をベクトルデータレジスタに設定す
る初期乱数設定手段と、前記格納用配列から前記ベクト
ルデータレジスタに設定されているＭ系列乱数と対応す
る列乱数を読み込み、読み込んだＭ系列乱数と前記ベク
トルデータレジスタに設定されているＭ系列乱数とに対
してベクトル演算を行なうことにより新しいＭ系列乱数
を発生し、前記新たなＭ系列乱数を前記格納用配列に追
加すると共に前記新しいＭ系列乱数で前記ベクトルデー
タレジスタを設定し直す処理を繰り返す乱数発生処理手
段とを設けたものである。
【００１８】
【作用】初期乱数設定手段は主記憶装置上の格納用配列
に設定されているＭ系列乱数の一部をベクトルデータレ
ジスタに設定する。乱数発生処理手段は主記憶装置上の
格納用配列に設定されているＭ系列乱数の内のベクトル
データレジスタに設定されているＭ系列乱数に対応する
ものを読み込み、読み込んだＭ系列乱数とベクトルデー
タレジスタに設定されているＭ系列乱数とに対してベク
トル演算を行なうことにより、新たなＭ系列乱数を発生
する。そして、発生した新たなＭ系列乱数を格納用配列
に追加すると共に、ベクトルデータレジスタの内容を新
たに発生したＭ系列乱数で置き換える。以上の処理を乱
数発生処理手段は繰り返す。
に設定されているＭ系列乱数の一部をベクトルデータレ
ジスタに設定する。乱数発生処理手段は主記憶装置上の
格納用配列に設定されているＭ系列乱数の内のベクトル
データレジスタに設定されているＭ系列乱数に対応する
ものを読み込み、読み込んだＭ系列乱数とベクトルデー
タレジスタに設定されているＭ系列乱数とに対してベク
トル演算を行なうことにより、新たなＭ系列乱数を発生
する。そして、発生した新たなＭ系列乱数を格納用配列
に追加すると共に、ベクトルデータレジスタの内容を新
たに発生したＭ系列乱数で置き換える。以上の処理を乱
数発生処理手段は繰り返す。
【００１９】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００２０】図１は本発明の実施例のブロック図であ
り、主記憶装置上に設けられた初期乱数テーブル１と、
主記憶装置上に設けられた配列名Ａの格納用配列２と、
ベクトルデータレジスタ上に設けられた内部乱数テーブ
ル３と、初期乱数設定処理部４と、第１，第２のベクト
ルレジスタ５１，５２を含む乱数発生処理部５と、初期
乱数テーブル更新処理部６とから構成されている。
り、主記憶装置上に設けられた初期乱数テーブル１と、
主記憶装置上に設けられた配列名Ａの格納用配列２と、
ベクトルデータレジスタ上に設けられた内部乱数テーブ
ル３と、初期乱数設定処理部４と、第１，第２のベクト
ルレジスタ５１，５２を含む乱数発生処理部５と、初期
乱数テーブル更新処理部６とから構成されている。
【００２１】図２は初期乱数設定処理部４，乱数発生処
理部５及び初期乱数テーブル更新処理部６の処理例を示
したフローチャートであり、以下各図を参照して本実施
例の動作を説明する。
理部５及び初期乱数テーブル更新処理部６の処理例を示
したフローチャートであり、以下各図を参照して本実施
例の動作を説明する。
【００２２】初期乱数設定処理部４は所定個数（Ｎ個と
する）のＭ系列乱数を発生させることが指示されると、
図２のステップａに示すように、初期乱数テーブル１上
にあるｐ個の初期乱数を用いて式 (１）によりＰ個のＭ
系列乱数を発生させ、格納用配列２の要素Ａ (１）〜Ａ
(Ｐ）に設定する。
する）のＭ系列乱数を発生させることが指示されると、
図２のステップａに示すように、初期乱数テーブル１上
にあるｐ個の初期乱数を用いて式 (１）によりＰ個のＭ
系列乱数を発生させ、格納用配列２の要素Ａ (１）〜Ａ
(Ｐ）に設定する。
【００２３】次に、初期乱数設定処理部４はステップｂ
に示すように、ステップａで格納用配列２に設定したＰ
個のＭ系列乱数の内の最後のＱ個〔要素Ａ（Ｐ−Ｑ＋
１）〜Ａ（Ｐ）に設定されているＭ系列乱数〕をベクト
ルデータレジスタ上の設けられている内部乱数テーブル
３の配列ＶＤの要素ＶＤ（１）〜ＶＤ（Ｑ）にも設定す
る。但し、Ｑの値がベクトルデータレジスタの大きさを
越えないように、式（２）中のｋの値を設定しておくこ
とが必要である。
に示すように、ステップａで格納用配列２に設定したＰ
個のＭ系列乱数の内の最後のＱ個〔要素Ａ（Ｐ−Ｑ＋
１）〜Ａ（Ｐ）に設定されているＭ系列乱数〕をベクト
ルデータレジスタ上の設けられている内部乱数テーブル
３の配列ＶＤの要素ＶＤ（１）〜ＶＤ（Ｑ）にも設定す
る。但し、Ｑの値がベクトルデータレジスタの大きさを
越えないように、式（２）中のｋの値を設定しておくこ
とが必要である。
【００２４】その後、初期乱数設定処理部４はステップ
ｃに示すように、発生させた乱数の個数を数えるカウン
タＩにＰを設定し、制御を乱数発生処理部５に渡す。
ｃに示すように、発生させた乱数の個数を数えるカウン
タＩにＰを設定し、制御を乱数発生処理部５に渡す。
【００２５】制御を渡されると、乱数発生処理部５はス
テップｄの処理を行なう。
テップｄの処理を行なう。
【００２６】ステップｄでは先ず、格納用配列２の要素
Ａ（Ｐ−Ｑ＋１）〜Ａ（Ｐ）に設定されているＱ個のＭ
系列乱数を第１のベクトルレジスタ５１に設定し、内部
乱数テーブル３の配列ＶＤの要素ＶＤ（１）〜ＶＤ
（Ｑ）に設定されているＱ個のＭ系列乱数を第２のベク
トルレジスタ５２に設定する。
Ａ（Ｐ−Ｑ＋１）〜Ａ（Ｐ）に設定されているＱ個のＭ
系列乱数を第１のベクトルレジスタ５１に設定し、内部
乱数テーブル３の配列ＶＤの要素ＶＤ（１）〜ＶＤ
（Ｑ）に設定されているＱ個のＭ系列乱数を第２のベク
トルレジスタ５２に設定する。
【００２７】次に、第１，第２のベクトルレジスタ５
１，５２に設定されているそれぞれＱ個のＭ系列乱数に
対して次式（４）に示す演算をベクトル演算で行ない、
新しいＱ個のＭ系列乱数を発生する。
１，５２に設定されているそれぞれＱ個のＭ系列乱数に
対して次式（４）に示す演算をベクトル演算で行ない、
新しいＱ個のＭ系列乱数を発生する。
【００２８】 Ａ（Ｉ＋ｉ）＝Ａ（Ｉ−Ｐ＋ｉ）◎ＶＤ（ｉ） … （４）
【００２９】ここで、式（４）により新しいＱ個のＭ系
列乱数を求めることができるのは、式（３）から導かれ
る次式（５）中の要素Ａ（Ｉ−Ｑ＋ｉ）は配列ＶＤの要
素ＶＤ（ｉ）に対応するからである。
列乱数を求めることができるのは、式（３）から導かれ
る次式（５）中の要素Ａ（Ｉ−Ｑ＋ｉ）は配列ＶＤの要
素ＶＤ（ｉ）に対応するからである。
【００３０】 Ａ（Ｉ＋ｉ）＝Ａ（Ｉ−Ｐ＋ｉ）◎Ａ（Ｉ−Ｑ＋ｉ） … （５）
【００３１】このように、本実施例は第１，第２のベク
トルレジスタ５１，５２にそれぞれＱ個のＭ系列乱数を
設定する際、主記憶装置上の格納用配列２を参照して設
定するのは第１のベクトルレジスタ５１だけであり、第
２のベクトルレジスタ５２にはアクセス速度の速いベク
トルデータレジスタ上に設けられた内部乱数テーブル３
を参照して設定するので、主記憶装置から読み込むＭ系
列乱数の数を従来技術より少なくすることができ、従っ
て乱数発生処理速度を向上させることができる。
トルレジスタ５１，５２にそれぞれＱ個のＭ系列乱数を
設定する際、主記憶装置上の格納用配列２を参照して設
定するのは第１のベクトルレジスタ５１だけであり、第
２のベクトルレジスタ５２にはアクセス速度の速いベク
トルデータレジスタ上に設けられた内部乱数テーブル３
を参照して設定するので、主記憶装置から読み込むＭ系
列乱数の数を従来技術より少なくすることができ、従っ
て乱数発生処理速度を向上させることができる。
【００３２】ステップｄで新しいＭ系列乱数をＱ個発生
すると、乱数発生処理部５はＮ−ＩがＱより大きいか否
かを判断する (ステップｅ）。
すると、乱数発生処理部５はＮ−ＩがＱより大きいか否
かを判断する (ステップｅ）。
【００３３】そして、ステップｅの判断結果がＹＥＳの
場合は、乱数発生処理部５はステップｄで発生させたＱ
個の新しいＭ系列乱数で内部乱数テーブル３上の配列Ｖ
Ｄの要素ＶＤ（１）〜ＶＤ（Ｑ）を設定し直すと共に、
新しいＱ個のＭ系列乱数を格納用配列２の要素Ａ（Ｉ＋
１）〜Ａ（Ｉ＋Ｑ）として追加する (ステップｆ）。
場合は、乱数発生処理部５はステップｄで発生させたＱ
個の新しいＭ系列乱数で内部乱数テーブル３上の配列Ｖ
Ｄの要素ＶＤ（１）〜ＶＤ（Ｑ）を設定し直すと共に、
新しいＱ個のＭ系列乱数を格納用配列２の要素Ａ（Ｉ＋
１）〜Ａ（Ｉ＋Ｑ）として追加する (ステップｆ）。
【００３４】その後、乱数発生処理部５は発生させたＭ
系列乱数の数を示すカウンタＩにＱを加えた後 (ステッ
プｇ）、ステップｄの処理に戻る。
系列乱数の数を示すカウンタＩにＱを加えた後 (ステッ
プｇ）、ステップｄの処理に戻る。
【００３５】また、ステップｅの判断結果がＮＯの場合
は、乱数発生処理部５はステップｄで発生させた新しい
Ｑ個のＭ系列乱数の内の始めの（Ｎ−Ｉ）個を格納用配
列２の要素Ａ（Ｉ＋１）〜Ａ（Ｎ）として追加し、その
後、制御を初期乱数テーブル更新処理部６に渡す（ステ
ップｈ）。
は、乱数発生処理部５はステップｄで発生させた新しい
Ｑ個のＭ系列乱数の内の始めの（Ｎ−Ｉ）個を格納用配
列２の要素Ａ（Ｉ＋１）〜Ａ（Ｎ）として追加し、その
後、制御を初期乱数テーブル更新処理部６に渡す（ステ
ップｈ）。
【００３６】制御を渡されると、初期乱数テーブル更新
処理部６は格納用配列２の最後のｐ個の要素Ａ（Ｎ−ｐ
＋１）〜Ａ（Ｎ）に設定されているｐ個のＭ系列乱数で
初期乱数テーブル１の内容を更新する (ステップｉ）。
処理部６は格納用配列２の最後のｐ個の要素Ａ（Ｎ−ｐ
＋１）〜Ａ（Ｎ）に設定されているｐ個のＭ系列乱数で
初期乱数テーブル１の内容を更新する (ステップｉ）。
【００３７】
【発明の効果】以上説明したように、本発明は、新たに
発生するＭ系列乱数のもとになるＭ系列乱数の一部をベ
クトルデータレジスタに設定し、それと主記憶装置上の
格納用配列に格納されているＭ系列乱数とを利用して新
たなＭ系列乱数を発生するようにしたものであるので、
新たに発生するＭ系列乱数のもとになるＭ系列乱数を全
て主記憶装置上の格納用配列を参照することにより得て
いた従来例に比較して乱数発生処理速度を高速化するこ
とができる効果がある。
発生するＭ系列乱数のもとになるＭ系列乱数の一部をベ
クトルデータレジスタに設定し、それと主記憶装置上の
格納用配列に格納されているＭ系列乱数とを利用して新
たなＭ系列乱数を発生するようにしたものであるので、
新たに発生するＭ系列乱数のもとになるＭ系列乱数を全
て主記憶装置上の格納用配列を参照することにより得て
いた従来例に比較して乱数発生処理速度を高速化するこ
とができる効果がある。
【図１】本発明の実施例のブロック図である。
【図２】初期乱数設定処理部４，乱数発生処理部５及び
初期乱数テーブル更新処理部６の処理例を示すフローチ
ャートである。
初期乱数テーブル更新処理部６の処理例を示すフローチ
ャートである。
【符号の説明】 １…初期乱数テーブル ２…格納用配列 ３…内部乱数テーブル ４…初期乱数設定処理部 ５…乱数発生処理部 ５１，５２…ベクトルレジスタ ６…初期乱数テーブル更新処理部
Claims (1)
- 【請求項１】 ベクトル演算機能を有する電子計算機シ
ステムに於いて、 主記憶装置上の格納用配列に設定されているＭ系列乱数
の一部をベクトルデータレジスタに設定する初期乱数設
定手段と、 前記格納用配列から前記ベクトルデータレジスタに設定
されているＭ系列乱数と対応するＭ系列乱数を読み込
み、読み込んだＭ系列乱数と前記ベクトルデータレジス
タに設定されているＭ系列乱数とに対してベクトル演算
を行なうことにより新しいＭ系列乱数を発生し、前記新
たなＭ系列乱数を前記格納用配列に追加すると共に前記
新しいＭ系列乱数で前記ベクトルデータレジスタを設定
し直す処理を繰り返し行なう乱数発生処理手段とを含む
ことを特徴とするＭ系列乱数発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075137A JPH05241795A (ja) | 1992-02-26 | 1992-02-26 | Ｍ系列乱数発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075137A JPH05241795A (ja) | 1992-02-26 | 1992-02-26 | Ｍ系列乱数発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05241795A true JPH05241795A (ja) | 1993-09-21 |
Family
ID=13567509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4075137A Pending JPH05241795A (ja) | 1992-02-26 | 1992-02-26 | Ｍ系列乱数発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05241795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508953A (ja) * | 1999-08-31 | 2003-03-04 | クゥアルコム・インコーポレイテッド | ビットを並列に計算することにより各クロックパルスで疑似雑音シーケンスの多数のビットを発生する方法および装置 |
-
1992
- 1992-02-26 JP JP4075137A patent/JPH05241795A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508953A (ja) * | 1999-08-31 | 2003-03-04 | クゥアルコム・インコーポレイテッド | ビットを並列に計算することにより各クロックパルスで疑似雑音シーケンスの多数のビットを発生する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053032B2 (ja) | ||
| JPH05241795A (ja) | Ｍ系列乱数発生方式 | |
| US20050246403A1 (en) | Interpolation method and apparatus performing the same | |
| JP2781658B2 (ja) | アドレス生成回路とそれを用いたｃｄ―ｒｏｍ装置 | |
| Gamberger | Incompletely specified numbers in the residue number system-definition and applications | |
| JP3693873B2 (ja) | マスクビット数演算装置、ベクトル処理装置、情報処理装置 | |
| JP2819931B2 (ja) | マイクロプロセッサ | |
| JP2003122251A (ja) | 暗号情報生成方法と暗号情報生成装置、暗号情報生成プログラム及び記録媒体 | |
| JP3274395B2 (ja) | 除算装置、除算方法、除算プログラムを記録した記録媒体、及び電子署名生成方法 | |
| JPS5840769B2 (ja) | 乱数発生装置 | |
| JPH07182145A (ja) | 乱数の初期値生成装置 | |
| JP3109816B2 (ja) | アドレス生成装置 | |
| JP2770516B2 (ja) | 図形描画方式 | |
| JPH0480428B2 (ja) | ||
| JPH03235178A (ja) | Ｒｏｍコードパターンデータ発生装置 | |
| JPH0418681A (ja) | 画像縮小・拡大パターン生成回路 | |
| JP2811916B2 (ja) | データフアイルアクセス方式 | |
| JPS59206960A (ja) | メモリアドレス制御装置 | |
| JPH07225261A (ja) | 半導体試験装置用パターン発生器 | |
| JP2989830B2 (ja) | ベクトル処理方法 | |
| JP2004152292A (ja) | 予測アドレス値を生成するための計算回路、および計算回路で次アドレスを予測する方法 | |
| JP3870937B2 (ja) | 演算処理装置、および演算処理方法 | |
| JPH0695855A (ja) | 逆数発生回路及びこれを用いたディジタルシグナルプロセッサ | |
| Pinter et al. | Efficient Breadth-First Expansion | |
| JPH0689163A (ja) | 乱数発生装置 |