JP2003508953A

JP2003508953A - ビットを並列に計算することにより各クロックパルスで疑似雑音シーケンスの多数のビットを発生する方法および装置

Info

Publication number: JP2003508953A
Application number: JP2001520587A
Authority: JP
Inventors: ルーピン、エドワード・ディー; シンデュシャヤナ、ナガブーシャナ・ティー
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1999-08-31
Filing date: 2000-08-30
Publication date: 2003-03-04
Anticipated expiration: 2020-08-30
Also published as: IL147791A0; ATE308076T1; HK1047176B; IL147791A; NO325775B1; CN1371498A; WO2001016699A1; EP1214644A1; RU2002107980A; BR0013633A; CN1293459C; KR100768979B1; TW501059B; HK1047176A1; UA70380C2; US6640236B1; CA2380984C; EP1214644B1; NO20020966L; NO20020966D0

Abstract

(57)【要約】任意の数のビットを有するＰＮシーケンスを発生する優れた方法および装置が説明され、複数のビットは各クロックパルスにより並列に与えられる。これによってシーケンスは必要なときに高速度で発生され、捕捉および復調プロセスの並列処理が可能である。本発明では状態の初期値は並列ＰＮ発生装置のレジスタへロードされ、このＰＮ発生装置はＰＮシーケンスの次のｎビットを直ちに発生し、ここでｎは必要とされる性能に基づいた任意の数である。その後、本発明のＰＮ発生装置406 の第１のサブパートはＰＮ発生装置406 の現在の状態を受信し、将来におけるＰＮ発生装置406 のｎビットの状態を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、疑似雑音（ＰＮ）シーケンス発生装置、特にビットを並列に計算す
ることにより各クロックパルスによりＰＮシーケンスを発生する方法および装置
に関する。

【０００２】

【従来の技術】

米国電気通信工業会は、名称“Mobile Station-Base Station Compatibility
Standard for Dual-Mode Spread Spectrum System ”の暫定標準ＩＳ−９５ファ
ミリにおいて符号分割多元アクセス（ＣＤＭＡ）通信方法を標準化している。さ
らに米国電気通信工業会は、名称“The cdma2000 ITU-R RTT Candidate Submiss
ion ”を国際電気通信連合に委託し、これには高いデータ速度と高い容量をサポ
ートすることができる提案されたＣＤＭＡシステムが記載されている。ＩＳ−９
５標準方式とｃｄｍａ２０００提案の両者では、送信される波形は疑似雑音拡散
シーケンスにしたがって変調される。

【０００３】適切な自己相関特性を有する疑似雑音シーケンスの使用は、マルチパスコン
ポーネントが存在するＣＤＭＡシステムの動作にとって本質的なものである。疑
似雑音シーケンスの発生および使用は、米国特許第4,901,307 号明細書（発明の
名称“SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLI
TE OR TERRESTRIAL REPEATERS ”）に詳細に開示されている。多元アクセス通信
システムにおけるＣＤＭＡ技術の使用は、さらに本出願人の米国特許第5,103,45
9 号明細書（発明の名称“SYSTEM AND METHOD FOR GENERATING SIGNAL WAVEFORM
S IN A CDMA CELLULAR TELEPHONE SYSTEM ”）に開示されている。

【０００４】前述の米国特許第4,901,307 号および第5,103,459 号明細書は捕捉に使用さ
れるパイロット信号の使用について記載している。パイロット信号の使用は、適
時の方法で遠隔ユーザがローカル基地局の通信システムを捕捉することを可能に
する。遠隔ユーザは同期情報と相対的な信号パワー情報を受信されたパイロット
信号から獲得する。米国特許第5,644,591 号および第5,805,648 号明細書（発明
の名称は共に“METHOD AND APPARATUS FOR PERFORMING SEARCH ACQUISITION IN
A CDMA COMMUNICATION SYSTEM ”）には、遠隔ユーザの順方向リンク捕捉時間を
減少する優秀で改良された方法および装置が記載されている。これらの発明は本
出願人によるものでここで参考文献とされる。

【０００５】空間ダイバーシティまたは通路ダイバーシティは、２つ以上のセルサイトを
経て遠隔ユーザからの同時的なリンクにより多数の信号路を与えることによって
得られる。さらに通路ダイバーシティは、異なる伝播遅延で到着する信号が別々
に受信され処理されることを可能にすることによって拡散スペクトル処理によっ
てマルチパス環境を利用して獲得されてもよい。通路ダイバーシティの例は米国
特許第5,101,501 号明細書（発明の名称“SOFT HANDOFF IN A CDMA CELLULAR TE
LEPHONE SYSTEM”）および米国特許第5,109,390 号明細書（発明の名称“DIVERS
ITY RECEIVER IN A CDMA CELLULAR TELEPHONE SYSTEM”）に示されている。

【０００６】ＣＤＭＡ通信システムでは、パイロット信号が送信され、これにより受信機
は受信された信号をコヒーレントに復調できる。このような受信機の復調装置内
には、送信機と受信機の両者に知られている値で送信されたパイロット信号に基
づいてチャンネル特性を評価するチャンネル評価発生装置が存在する。パイロッ
ト信号が復調され、受信された信号における位相の曖昧さは受信された信号とパ
イロット信号チャンネル評価とのドット積を取ることにより解決される。ドット
積演算を実行する回路の例示的な実施形態は米国特許第5,506,865 号明細書（発
明の名称“PILOT CARRIER DOT PRODUCT CIRCUIT ”）に記載されている。

【０００７】

【発明が解決しようとする課題】

与えられている本発明は、任意の数のビットを有するＰＮシーケンスを発生す
る優れた方法および装置であり、複数のビットは各クロックパルスにより並列に
与えられる。これによってシーケンスは必要なときに高速度で発生され、捕捉お
よび復調プロセスの並列処理が可能である。本発明はＩＳ−９５通信システムに
対して標準化されたようにＰＮシーケンスの発生を詳細に記述する。ＩＳ−９５
標準方式で提案されたように、疑似雑音拡散シーケンスは線形のフィードバック
シフト−レジスタ（ＬＳＦＲ）を使用して発生されることができる最大の長さの
シーケンスである。線形のフィードバックシフト−レジスタを使用して、ＰＮシ
ーケンスは各クロックパルスで１ビットを計算される。

【０００８】

【課題を解決するための手段】

本発明では、最初のＰＮ状態は並列のＰＮ発生装置のレジスタにロードされ、
これは直ちにＰＮシーケンスの次のｎビットを発生し、ここでｎは必要な性能に
基づく任意の数である。さらに、本発明は並列のＰＮ発生装置の将来の任意の数
のサイクルのレジスタ状態を決定する方法を提供する。したがって本発明はＰＮ
発生装置のレジスタの現在の状態を取り、発生装置の次のｎビットを出力する。
さらに、本発明のＰＮ発生装置はＰＮ発生装置の現在の状態を受信し、将来のＰ
Ｎ発生装置のｎビット状態を出力する。このようにして、全体的なＰＮシーケン
スは連続して発生されることができる。

【０００９】本発明は米国電気通信工業会により標準化されたシステムに従う疑似シーケ
ンスの発生に関するものであるが、本発明の教示は、Ｗ−ＣＤＭＡで使用するこ
とを提案され、国際電気通信工業会へ提案され、欧州電気通信標準化協会（ＥＴ
ＳＩ）と、電波産業協会（ＡＲＩＢ）により提案されている直交ゴールドコード
のような他の疑似雑音シーケンスの発生にも同様に応用可能であることが当業者
により理解されよう。

【００１０】

【発明の実施の形態】

本発明の特徴、目的、利点は添付図面を伴った以下の詳細な説明からさらに明
白になるであろう。同一の参照符号は全体を通じて対応して示されている。図１のａは疑似雑音シーケンスを発生するための線形フィードバックシフトレ
ジスタを使用した伝統的な装置を示している。図１のａに示された一般化された
シフトレジスタ100 は状態値Ｓ₀（ｎ）、Ｓ₁（ｎ）…Ｓ_N（ｎ）を保持するメ
モリ素子102a、102b、…102nを具備している。最後の値Ｓ_Nはシフトレジスタの
出力と、モジュロ−２加算器104a…104mへのフィードバックを構成する。値Ｓ_N が特定のモジュロ加算器104a…104mに与えられる前に、関連する係数ｇ₀、ｇ₁ …ｇ_Nにより乗算される。係数はフィードバックが所望であるならば“１”の値
を取り、所望でないならば“０”の値を取る。

【００１１】短いコードの疑似雑音シーケンスはＣＤＭＡ波形の同位相（Ｉ）および直角
位相（Ｑ）成分を変調および復調するために使用される。ＩおよびＱの短いコー
ドのＰＮシーケンスは２の偶数の係数でシーケンスを周期的にするためシーケン
スのプリアンブルでビットが詰め込まれている２¹⁵−１の周期を有し、周期的で
ある。

【００１２】短いコードのＰＮ₁シーケンスは以下の発生装置の多項式（Ｐ₁）により特
定される線形の反復を満足させる。Ｐ₁（ｘ）＝ｘ¹⁵＋ｘ¹³＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁵＋１（１）図１のｂはＰＮ₁シーケンスを発生するためのシフトレジスタ構造を示してい
る。図１のａにしたがって、“１”の値にされた係数ｇ₁₅、ｇ₁₃、ｇ₉、ｇ₈、
ｇ₇、ｇ₅、ｇ₀だけが存在することに注意する。

【００１３】短いコードのＰＮ_Qシーケンスは以下の発生装置の多項式（Ｐ_Q）により特
定される線形の反復を満足させる。Ｐ_Q（ｘ）＝ｘ¹⁵＋ｘ¹²＋ｘ¹¹ｘ¹⁰＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋１（２）図１のｃはＰＮ_Qシーケンスを発生するためのシフトレジスタ構造を示してい
る。

【００１４】図１のｄはマスクを有する長いコードのＰＮ発生装置のシフトレジスタ構造
を示している。長いコードは周期的であり、その周期は２⁴²−１チップであり、
以下の特徴的な多項式（Ｐ）により特定される線形の反復を満足する。Ｐ（ｘ）＝ｘ⁴²＋ｘ³⁵＋ｘ³³＋ｘ³¹＋ｘ²⁷＋ｘ²⁶＋ｘ²⁵＋ｘ²²＋ｘ²¹＋ｘ¹⁹＋ｘ¹⁸＋ｘ¹⁷＋ｘ¹⁶＋ｘ¹⁰＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋ｘ＋１（３）長いコードに使用されるマスクはチャンネルタイプに依存し、“Physical Lay
er Standard for cdma2000 Spread Spectrum Systems”と題する文献にはＰＮ発
生装置の構造についてのさらに詳細な説明と共に記載されている。

【００１５】時によっては出力状態値Ｓ_N（ｎ）、Ｓ_N（ｎ＋１）…Ｓ_N（ｎ＋Ｋ）の並
列した組合わせとしてシフトレジスタの出力を獲得することが所望される。図３
は従来技術にしたがった並列ＰＮ発生装置200 のブロック図を示している。ＰＮ
発生装置は図１のａの説明によるシフトレジスタ100 とそれに続く直列並列変換
器202 を具備している。ＰＮ発生装置はシフトインスタンスｎ、ｎ＋１…ｎ＋Ｋ
に対してＳ_N（ｎ）のＫ値を出力する。しかしながらＫ個の出力値のセットを発
生するのに必要なＫクロックサイクルが存在する。従来技術の認識では、並列Ｐ
Ｎ発生装置出力を発生するために図１のａおよびｂで示されている線形フィード
シフトレジスタの出力は直列並列変換器に与えられる。

【００１６】図４は図３の構造に代る本発明のブロック図を示している。通常、状態（ｎ
）と次の状態（ｎ＋１）のシフトレジスタの値間の関係は式の体系として表され
ることができる。

【００１７】Ｓ_N（ｎ＋１）＝ｇ₁₁・Ｓ_N（ｎ）＋…＋ｇ_1N-1・Ｓ₂（ｎ）＋ｇ_1N・Ｓ₁（ｎ）（４ａ）・・Ｓ₂（ｎ＋１）＝ｇ_N-11・Ｓ_N（ｎ）＋…＋ｇ_N-1N-1・Ｓ₂（ｎ）＋ｇ_2N・Ｓ₁（ｎ）（４ｎ−１）Ｓ₁（ｎ＋１）＝ｇ_N1・Ｓ_N（ｎ）＋…＋ｇ_NN-1・Ｓ_2N-1（ｎ）＋ｇ_NN・Ｓ₁（ｎ）（４ｎ）このような式の体系は以下のようにマトリックスの形態に書直しされることが
できる。Ｓ（ｎ＋１）＝Ｇ^*Ｓ（ｎ）（５）ここで、Ｓ（ｎ＋１）はシフト後の状態の状態値を含んでいる列マトリックスであり、Ｇ
は式４ａ〜４ｎで示されているｇの値を含んでいる係数マトリックスである。ま
た、Ｓ（ｎ）は現在の状態の列ベクトルである。

【００１８】シフト後の状態が一度決定されると、次の状態は式（５）を使用して計算さ
れることができる。

【００１９】Ｓ（ｎ＋２）＝Ｇ^*Ｓ（ｎ＋１）（６）式（５）を式（１０）に代入すると、以下の式を生じる。Ｓ（ｎ＋２）＝Ｇ^*Ｇ^*Ｓ（ｎ）＝Ｇ^2*Ｓ（ｎ）（７）さらに式（１１）を一般化すると次式が得られる。Ｓ（ｎ＋ｋ）＝Ｇ^k*Ｓ（ｎ）（８）ここでｋは出力が計算される状態を表す数である。

【００２０】図１にこれらの原理を適用すると、次の状態Ｓ_l（ｎ＋１）におけるあるレ
ジスタの値は現在の状態Ｓ_l-1の先行するレジスタの値の関数であり、フィード
バックが存在するならば、現在の状態Ｓ_N（ｎ）の出力レジスタの値の関数であ
ることが明白である。結果として、式（４）のシステムはそれぞれ式（４ａ）乃
至（４ｎ）のせいぜい２つのゼロではない係数を有する。

【００２１】１例として、図１のｂによるＰＮ_IシフトレジスタのＧマトリックスは以下
のように展開される。

【００２２】段Ｓ₁₅とＳ₁₄との間に関連が存在し、段₁₅からフィードバックがないことを
観察すると、Ｓ₁₅の次の状態値は先の状態値Ｓ₁₄と等しくなる。したがって式（
４ａ）は以下の形態を取る。Ｓ₁₅（ｎ＋１）＝０・Ｓ₁₅（ｎ）＋１・Ｓ₁₄（ｎ）（９）結果的に、マトリックスＧの最初の行は位置ｇ₁₂でのみゼロではない素子を含む
。

【００２３】Ｇ₁＝［０１０００００００００００００］（１０）等しい関係が全ての段で保持され、その入力は別の段の出力である。次の段Ｓ₁₄を検討すると、その次の状態値が、段Ｓ₁₅の先の状態値と合計され
た段Ｓ₁₃の先の状態値に等しいことが観察できる。したがって式（４ｂ）は以下
の形態を取る。Ｓ₁₄（ｎ＋１）＝１・Ｓ₁₅（ｎ）＋１・Ｓ₁₃（ｎ）（１１）結果的に、マトリックスＧの第２の行は位置ｇ₂₁とｇ₂₃でゼロではない（１）素
子を含む。Ｇ₂＝［１０１００００００００００００］（１２）等しい関係が全ての段の間で保持され、その入力は２つの段の出力の合計であ
る。

【００２４】図４へ戻ると、これらの概念が拡張されている。状態メモリ212 は状態の最
初のセットＳ₁（ｎ）、Ｓ₂（ｎ）、Ｓ_N（ｎ）に初期化される。これらの状態
は出力発生装置214 と次の状態発生装置216 へ与えられる。次の状態発生装置21
6 は式（４）と（５）の説明で概略的に示されている原理にしたがって形成され
た係数マトリックスＧ_NSを含んでいる。例示的な実施形態では、発生装置の多項
式は比較的少数のフィードバックタップを有し、したがって結果的なマトリック
スＧは希薄である。この希薄性により、フィールドのプログラム可能なゲートア
レイにプログラム可能であるか、特定用途向け回路（ＡＳＩＣ）に設計された固
定したブール演算子を使用して比較的簡単なマトリックス演算の実行が行われる
ことが可能である。

【００２５】次の状態発生装置216 はメモリ212 から状態のセットＳ₁（ｎ）、Ｓ₂（ｎ
）、Ｓ_N（ｎ）を受けて式（１２）にしたがって新しい状態のセットＳ₁（ｎ＋
Ｋ）、Ｓ₂（ｎ＋Ｋ）、Ｓ_N（ｎ＋Ｋ）を計算し、状態メモリ212 へ新しい状態
セットを送返する。

【００２６】出力発生装置214 は以下のようにして形成されるマトリックスＧ_OSにしたが
って現在の状態でマトリックス演算を実行する。図１のａで説明したように、シ
フトレジスタの出力は状態Ｓ_N（ｎ）である。式（８）から次式が得られる。Ｓ（ｎ＋０）＝Ｇ^0*Ｓ（ｎ）（１３）ここでＧ₀は主要な対角線でのみゼロではない素子を有するマトリックスである
。式（４）の体系を調べると、値Ｓ_N（ｎ）が式（４ａ）を使用して計算される
ことができることは明白である。この式はマトリックスＧ_NS ⁰の最初の行を取り
、それを値Ｓ₁（ｎ）、Ｓ₂（ｎ）、Ｓ_N（ｎ）から形成された状態Ｓの列マト
リックスによって乗算することにより行マトリックスＧ_Rを形成することと等価
である。それ故、マトリックスＧ_NSの最初の行はマトリックスＧ_OSの最後の行に
なる。同様に、式（８）から、値Ｓ_N（ｎ＋１）はマトリックスＧ_NS ²の最初の
行を取り、それを状態Ｓの列マトリックスによって乗算することにより行マトリ
ックスＧ_Rを形成することにより計算されることができる。したがって、マトリ
ックスＧ_NSの最後の行はマトリックスＧ_OSの最後から１つ前の行になる。このマ
トリックスＧ_OSを形成するプロセスはＫ行全てが満たされるまで継続される。数
学的な項では、

【数１４】ここでＧ_NSL ^KはマトリックスＧ_NS ^Kの最後の行である。

【００２７】一度マトリックスＧ_OSが形成されると、出力発生装置214 はマトリックスＧ_O _S を状態Ｓの列マトリックスにより乗算することによって値Ｓ_N（ｎ＋１）Ｓ_N
（ｎ＋Ｋ）を計算する。Ｓ_N（ｎ＋Ｋ）＝Ｇ_OS・Ｓ_N（ｎ）（１５）長いコードの出力発生装置214 は短いコードの出力発生装置の構造とは異なる
。その理由は長いコードの発生装置はマスクを含んでおり、これは各長いコード
の発生装置で異なるからである。“The cdma2000 ITU-R RTT Candidate Submiss
ion ”および図２を参照されたい。長いコードのＰＮ出力ビットは、マスクによ
り乗算されたシフトレジスタの値のモジュロ−２加算である。出力ビットは以下
のようなマトリックス表記で表されることができる。

【００２８】ｐｎ_our（ｎ）＝Ｍ^*Ｓ（ｎ）（１６）ここで、ｐｎ_our（ｎ）は状態ｎの出力ビットであり、Ｍは列マスクマトリックスである。

【００２９】式（８）を式（１６）へ代入すると次式が得られる。ｐｎ_our（ｎ＋ｋ）＝Ｍ^*Ｇ^k*Ｓ（ｎ）（１７）式（１０）からＫ＋１の並列ビットの所望の出力はマトリックスＧ_OSLを形成
することにより得ることができる。

【数１５】一度マトリックスＧ_OSLが形成されると、出力発生装置214 はマトリックスＧ_OS _L を状態Ｓの列マトリックスにより乗算することによって値ｐｎ（ｎ）、ｐｎ（
ｎ＋１）…ｐｎ（ｎ＋Ｋ）を計算する。ｐｎ（ｎ＋Ｋ）＝Ｇ_OSL・Ｓ（ｎ）（１９）状態のセットのこの処理時点で、Ｓ₁（ｎ＋Ｋ）、Ｓ₂（ｎ＋Ｋ）…Ｓ_N（ｎ
＋Ｋ）は出力発生装置214 と次の状態発生装置216 とに与えられ、サイクル全体
が反復される。

【００３０】特に、ＰＮ_IシフトレジスタのＧマトリックスが基本的な次の状態発生装置
マトリックスＧ_NSIであると考える。

【数１６】マトリックスＧ_NSI ⁰は次のようになる。

【数１７】マトリックスの最初の行Ｇ_NSI ⁰とマトリックスＧ_NSIの最後の行を取ると、マ
トリックスＧ_OSI2は以下のように形成される。

【数１８】

【００３１】当業者はマトリックスＧ_OSが本発明の技術的範囲を逸脱せずに所望のＰＮ発生
装置出力にしたがって変形されることができることを認識するであろう。例えば
、並列出力Ｓ_N（ｎ）、Ｓ_N（ｎ＋２）、Ｓ_N（ｎ＋４）、Ｓ_N（ｎ＋６）が所
望されるならば、マトリックスＧ_OSは式（１４）にしたがって行１に第１の行Ｇ _NS ⁶ 、行２に第１の行Ｇ_NS ⁴、行３に第１の行Ｇ_NS ²、行４に第１の行Ｇ_NS ⁰を
有している。

【００３２】図５は並列ＰＮ発生装置の好ましい実施形態のブロック図を示している。状
態メモリ212 と出力発生装置214 と次の状態発生装置216 に加えて、ジャンプ発
生装置218 と制御プロセッサ220 とを含んでいる。ジャンプ発生装置218 の機能
は予め定められたシフト数だけ状態を進めることである。このような機能は例え
ば前述の米国特許第5,644,591 号および第5,805,648 号明細書に記載されている
ように順方向リンク捕捉で所望されている。例示的な実施形態では、ＰＮ発生装
置はＩＳ−９５標準方式にしたがって受信機で使用される。ＩＳ−９５標準方式
で設計されたシステムは通常のＰＮ発生装置を使用する基地局を含み、特定のパ
イロット信号で６４チップのインクレメントの位相オフセットを有する。結果と
して、ジャンプ発生装置218 は図１のａの説明で要約されている原理にしたがっ
て形成され６４のベキ数まで上げられた係数マトリックスＧ_JSを含む点で次の状
態発生装置216 と機能的に等しい。

【００３３】次の状態発生装置216 はメモリ212 から状態のセットＳ₁（ｎ）、Ｓ₂（ｎ
）…Ｓ_N（ｎ）を受信し、式（８）にしたがってＳ₁（ｎ＋６４）、Ｓ₂（ｎ＋
６４）…Ｓ_N（ｎ＋６４）を発生し、新しい状態のセットをメモリ212 へ戻す。
次の状態発生装置216 とジャンプ発生装置218 とを別々に有する理由は一般的に
Ｋ≠Ｌであり、したがってマトリックスＧ_OSとＧ_JSは異なるためである。前述し
たように、本発明は特別な動作に適合され、特別なタスクを実行するように設計
されたハードウェアで構成されることが好ましい。

【００３４】制御プロセッサ220 の機能は異なるサブシステム間の協同動作を調節し、ビ
ットスタッフを制御することである。前述したように、短いコードのＰＮシーケ
ンスは周期２¹⁵の発生多項式を有し、それらから得られたマトリックスは、周期
２¹⁵−１を有するシーケンスのみを発生する。制御プロセッサ200 は周期２¹⁵−
１に対応する状態に先行した状態に対する次の状態発生装置216 の出力を監視し
、式（８）にしたがった次の状態の計算は期間２¹⁵−１に対応した状態を超過す
る。一度制御プロセッサ200 がこのような状態を検出すると、２つの動作を行う
。制御プロセッサは出力発生装置214 に出力状態値を計算させ、最後の出力状態
値に“０”を重書きする。その後次の状態発生装置216 の出力を状態メモリ212
へ書込むことを避け、状態メモリ212 を状態の初期セットＳ₁（ｎ）、Ｓ₂（ｎ
）…Ｓ_N（ｎ）へ初期化する。

【００３５】図６は本発明によるＰＮ発生装置を使用した例示的な受信機チェーンの簡単
化されたブロック図を示している。アンテナ400 に到着したＲＦ信号は受信機40
2 へ与えられ、受信機402 は受信された信号をベースバンド周波数へ下方変換し
、信号のＩおよびＱ成分を発生する。これらの成分はサーチャ404 と復調装置40
6A…406Cへ同時に与えられる。サーチャ404 の仕事は遠隔局のアクティブセット
へ付加される候補信号を識別するためにコード空間で探索を行い、それによって
受信される信号の品質を最大にすることである。これを行うために、サーチャ40
4 は本発明で概略的に説明された原理にしたがって構成されたＰＮシーケンス発
生装置のパラメータを制御する。ＣＤＭＡ通信システムで捕捉および探索を実行
する例示的な方法は前述の米国特許第5,644,591 号および第5,805,648 号明細書
に詳細に説明されている。

【００３６】効率的であるように、受信機はマルチパス環境で動作できなければならず、
物理的位置の変化に適合できなければならない。前述の米国特許第5,101,501 号
および第5,109,390 号明細書では、多数のバージョンの信号の受信を使用する方
法が説明されている。復調装置406A、406B、406Cは同一の信号の冗長バージョン
を復調する。これらの冗長バージョンは１つのソースから、またはソフトハンド
オフ状態の複数の基地局からの同一の情報の多重送信からの信号のマルチパス伝
播に対応している。

【００３７】復調装置406A…406Cからの復調された信号は結合装置410 へ与えられ、結合
装置410 は信号を結合し、これらをさらに処理するためにデインターリーバ412
およびデコーダ414 へ与える。

【００３８】図７は本発明の受信機の構造の例示的な実施形態を示している。信号はアン
テナ400 で受信され受信機（ＲＣＶＲ）402 に与えられる。受信機402 は受信さ
れた信号を下方変換し、増幅し、濾波し、抽出し、デジタルサンプルをバッファ
404 へ与える。制御プロセッサ403 からの信号に応答して、バッファ404 からの
サンプルの選択されたセットはデスプレッダ408 へ与えられる。さらに制御プロ
セッサ403 からの信号に応答して、ＰＮ発生装置406 はＰＮシーケンスの一部を
デスプレッダ408 へ与える。

【００３９】デスプレッダ408 は本発明にしたがって動作するＰＮ発生装置406 により与
えられるＰＮシーケンスの一部にしたがって信号をデスプレッドする。デスプレ
ッダ408 内で、ＰＮシーケンスはパイロットデスプレッダ412 へ与えられ、この
パイロットデスプレッダ412 はＰＮ発生装置406 により与えられる短いＰＮシー
ケンスの一部とパイロット信号に対するウォルシュカバリングシーケンスにした
がって受信された信号をデスプレッドする。例示的な実施形態では、パイロット
信号はウォルシュゼロシーケンスでカバーされ、このようにしてパイロットデス
プレッダ412 により実行されるデスプレッド動作に影響しない。さらに、短いＰ
Ｎシーケンスの一部はトラフィックデスプレッダ414 へ与えられ、このトラフィ
ックデスプレッダ414 は短いＰＮシーケンスとウォルシュトラフィックカバリン
グシーケンスＷ_Tにしたがって信号をデスプレッドする。

【００４０】パイロットデスプレッダ412 により実行されるデスプレッド動作の結果と、
トラフィックデスプレッダ414 により実行されるデスプレッド動作の結果はドッ
ト積回路414 へ与えられる。前述の米国特許第5,506,865 号明細書に記載されて
いるように、パイロット信号はシンボルを知っており、伝播路により導入される
位相の曖昧さを除去するために使用されることができる。ドット積演算の結果は
結合装置410 へ与えられる。結合装置410 はソフトハンドオフ環境の異なる基地
局によって送信され、またはマルチパス環境の異なる伝播路を通って同一の基地
局によって送信された同一のシンボルの冗長なデスプレッドされたバージョンを
結合する。

【００４１】例示的な復調チェーンの実施形態と先の説明にしたがって、マトリックスの
第１のセットはＩ成分516 の短いコードのＰＮ発生装置で必要とされ、第２のセ
ットはＱ成分518 の短いコードのＰＮ発生装置で必要とされ、第３のセットは長
いコードのＰＮ発生装置504 で必要とされる。

【００４２】１．捕捉モード例示的な実施形態では、受信機は受信された信号とＰＮシーケンスの一部との
間の相関エネルギを決定するために相関プロセスを実行するようにＰＮシーケン
スで６４チップ前へのジャンプを迅速に決定することができる。

【００４３】短いＰＮ_Iシーケンスの発生では、状態メモリ212 はＰＮシーケンスＳ（ｎ
）の現在の状態を次の状態発生装置216 へ与える。次の状態発生装置216 はマト
リックスＧ_NSI2によりＰＮシーケンスＳ（ｎ）を左乗算することによりＰＮシー
ケンスＳ（ｎ＋２）の状態を２サイクル前のものにする。

【数１９】短いＰＮ_Iシーケンスの発生では、状態メモリ212 はＰＮシーケンスＳ（ｎ）の
現在の状態をジャンプ発生装置218 へ与える。ジャンプ発生装置218 はマトリッ
クスＧ_JSI64によりＰＮシーケンスＳ（ｎ）を左乗算することによりＰＮシーケ
ンスＳ（ｎ＋２）の状態を６４サイクル前のものにする。

【数２０】

【００４４】短いＰＮ_Iシーケンスの発生では、次の状態発生装置216 またはジャンプ発生
装置218 はＰＮシーケンスＳ（ｎ）の現在の状態を出力発生装置214 へ与える。
出力発生装置214 は、マトリックスＧ_OSI2により状態Ｓ（ｎ）の列マトリックス
を左乗算することにより値Ｓ_N（ｎ＋１）、Ｓ_N（ｎ＋２）…Ｓ_N（ｎ＋Ｋ）を
計算する。

【数２１】

【００４５】Ｑ成分518 に対する短いコードのＰＮ発生装置は捕捉モードのアルゴリズムと
同一のＰＮシーケンス発生用のアルゴリズムを使用する。結果として、マトリッ
クスのセットとそれらの応用は同一である。

【数２２】

【００４６】長いコードのＰＮシーケンスの発生では、状態メモリ212 はＰＮシーケンスＳ
（ｎ）の現在の状態を次の状態発生装置216 へ与える。次の状態発生装置216 は
マトリックスＧ_NSI2によりＰＮシーケンスＳ（ｎ）を左乗算することによりＰＮ
シーケンスＳ（ｎ＋２）の状態を２サイクル前のものにする。

【数２３】

【００４７】長いコードのＰＮシーケンスの発生では、状態メモリ212 はＰＮシーケンスＳ
（ｎ）の現在の状態をジャンプ発生装置218 へ与える。ジャンプ発生装置218 は
マトリックスＧ_JSL64によりＰＮシーケンスＳ（ｎ）を左乗算することによりＰ
ＮシーケンスＳ（ｎ＋６４）の状態を６４サイクル前のものにする。

【数２４】

【００４８】長いコードのＰＮシーケンスの発生では、次の状態発生装置216 またはジャン
プ発生装置218 はＰＮシーケンスＳ（ｎ）の現在の状態を出力発生装置214 へ与
える。出力発生装置214 は、マトリックスＧ_NSL0によりマトリックスＭを左乗算
することにより出力状態マトリックスＧ_OSLを最初に計算し、

【数２５】そしてマトリックスＧ_NSIによりマトリックスＭを左乗算することにより出力状
態マトリックスＧ_OSLを計算し、

【数２６】その後、状態Ｓの列マトリックスにより結果的に得られたマトリックスＧ_OSLを
乗算することにより出力ビットｐｎ_OUT（ｎ＋ｋ）を計算する。

【００４９】２．復調モード復調モードは捕捉モードのアルゴリズムと同一のＰＮシーケンス発生用のアル
ゴリズムを使用する。結果として、マトリックスのセットとそれらの応用は同一
である。

【００５０】Ｉ成分516 に対する短いコードのＰＮ発生装置は以下のマトリックスを有し
ている。

【数２７】

【００５１】Ｑ成分518 に対する短いコードのＰＮ発生装置は以下のマトリックスを有して
いる。

【数２８】

【００５２】 518 に対する長いコードのＰＮ発生装置は以下のマトリックスを有している。

【数２９】

【００５３】

【数３０】

【数３１】

【数３２】

【数３３】

【数３４】

【数３５】

【数３６】

【数３７】

【数３８】

【００５４】好ましい実施形態の前述の説明は当業者が本発明を実行または使用することを
可能にするために与えられた。これらの実施形態に対する種々の変形は当業者に
容易に明白であり、ここで定められている一般的な原理は発明力を要せずに他の
実施形態に適用されることができる。したがって、本発明はここで示されている
実施形態に限定されず、ここで説明した原理および優秀な特徴と一貫した最も広
い技術的範囲に従うことを意図するものである。

【図面の簡単な説明】

【図１】線形フィードバックシフトレジスタを使用した従来技術の疑似雑音（ＰＮ）発
生装置を示した図。

【図２】線形フィードバックシフトレジスタを使用した従来技術の疑似雑音（ＰＮ）発
生装置を示した図。

【図３】ＰＮシーケンスの並列グループの発生に使用される従来技術の疑似雑音発生装
置の図。

【図４】ＰＮシーケンスを発生するための本発明の装置の一般化された動作を示したブ
ロック図。

【図５】本発明の１実施形態を示した図。

【図６】本発明にしたがってＰＮ発生装置を使用した例示的な受信機の簡単なブロック
図。

【図７】本発明にしたがってＰＮ発生装置を使用した例示的な１つの復調装置チェーン
の部分的なブロック図。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者シンデュシャヤナ、ナガブーシャナ・ティーアメリカ合衆国、カリフォルニア州 92126 サン・ディエゴ、ナンバー19、ダブニー・ドライブ 10615 Ｆターム(参考） 5J049 AA00 AA31 CA10 5K022 EE02 EE21 EE31

Claims

【特許請求の範囲】

【請求項１】ビットを並列に計算することにより各クロックパルスで疑似
雑音シーケンスの多数のビットを発生する装置において、ａ）状態メモリと、ｂ）前記状態メモリと通信可能に接続されている次の状態発生装置と、ｃ）前記状態メモリおよび前記次の状態発生装置と通信可能に接続される出力
発生装置とを具備している装置。
【請求項２】前記状態メモリは、ａ）状態の初期値のセットと、ｂ）前記次の状態発生装置またはジャンプ発生装置により発生される状態値の
セットを保持するように構成されている請求項１記載の装置。
【請求項３】前記状態の初期値のセットは、ａ）多項式を発生するための係数を含んでいる請求項１記載の装置。
【請求項４】前記発生された多項式は、Ｐ₁（ｘ）＝ｘ¹⁵＋ｘ¹³＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁵＋１である請求項３記載の
装置。
【請求項５】前記発生された多項式は、Ｐ_Q（ｘ）＝ｘ¹⁵＋ｘ¹²＋ｘ¹¹ｘ¹⁰＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋１である請求
項３記載の装置。
【請求項６】前記発生された多項式は、Ｐ（ｘ）＝ｘ⁴²＋ｘ³⁵＋ｘ³³＋ｘ³¹＋ｘ²⁷＋ｘ²⁶＋ｘ²⁵＋ｘ²²＋ｘ²¹＋ｘ¹⁹＋ｘ¹⁸＋ｘ¹⁷＋ｘ¹⁶＋（１）＋ｘ¹⁰＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋ｘ＋１で
ある請求項３記載の装置。
【請求項７】前記次の状態発生装置は、ａ）状態値の１セットを受信し、ｂ）前記受信された値を次のステップのマトリックスにより乗算することによ
って現在の状態とは別の、第１の予め定められたクロック数の状態値のセットを
発生し、ｃ）前記状態値の別のセットを前記メモリおよび前記出力発生装置へ与えるよ
うに構成されている請求項１記載の装置。
【請求項８】前記第１の予め定められた数のクロックは２であり、前記次
のステップマトリックスＧ_NSI2は、【数１】である請求項７記載の装置。
【請求項９】前記第１の予め定められた数のクロックは２であり、前記次
のステップマトリックスＧ_NSQ2は、【数２】である請求項７記載の装置。
【請求項１０】前記第１の予め定められた数のクロックは８であり、前記
次のステップマトリックスＧ_NSI8は、【数３】である請求項７記載の装置。
【請求項１１】前記第１の予め定められた数のクロックは８であり、前記
次のステップマトリックスＧ_NSQ2は、【数４】である請求項７記載の装置。
【請求項１２】前記出力発生装置は、ａ）状態値の１組のセットと、ｂ）出力状態マトリックスにより前記受信された値を乗算することによって並
列に複数の出力ビットを発生するように構成されている請求項１記載の装置。
【請求項１３】前記複数の出力ビットの数は２であり、前記出力状態マト
リックスＧ_OSI2は、【数５】である請求項１２記載の装置。
【請求項１４】前記複数の出力ビットの数は２であり、前記出力状態マト
リックスＧ_OSQ2は、【数６】である請求項１２記載の装置。
【請求項１５】前記複数の出力ビットの数は８であり、前記出力状態マト
リックスＧ_OSI8は、【数７】である請求項１２記載の装置。
【請求項１６】前記複数の出力ビットの数は８であり、前記出力状態マト
リックスＧ_OSQ8は、【数８】である請求項１２記載の装置。
【請求項１７】ジャンプ発生装置をさらに具備している請求項１記載の装
置。
【請求項１８】前記ジャンプ発生装置は、ａ）状態値の１セットを受信し、ｂ）前記受信された値をジャンプ状態マトリックスと乗算することによって現
在の状態とは別の、第２の予め定められたクロック数の状態値のセットを発生し
、ｃ）前記状態値を前記メモリおよび前記出力発生装置へ与えるように構成され
ている請求項１７記載の装置。
【請求項１９】前記第２の予め定められた数は６４であり、前記ジャンプ
状態マトリックスＧ_JSI64は、【数９】である請求項１８記載の装置。
【請求項２０】前記第２の予め定められた数は６４であり、前記ジャンプ
状態マトリックスＧ_JSQ64は、【数１０】である請求項１８記載の装置。
【請求項２１】さらに制御装置を具備している請求項１記載の装置。
【請求項２２】前記制御装置は予め定められた組合わせに対して前記次の
状態発生装置の出力ビットを監視するように構成され、予め定められた組合わせ
は、ａ）値“０”で適切な出力ビット値を重書きし、ｂ）前記次の状態発生装置により発生された状態値を前記状態メモリに書込む
ことを無効にし、ｃ）状態の初期値のセットを前記次の状態発生装置へ与えるように前記状態メ
モリに指令する請求項２１記載の装置。
【請求項２３】ａ）ＰＮ発生装置多項式の少なくとも１つの状態を記憶す
るための状態メモリと、ｂ）前記ＰＮ発生装置多項式の前記少なくとも１つの状態を受信し、それに対
してマトリックス演算を実行することによって前記ＰＮ発生装置の多項式の第２
の状態を発生するための次の状態発生装置と、ｃ）前記ＰＮ発生装置多項式の前記少なくとも１つの状態を受信し、それに対
してマトリックス演算を実行することによって少なくとも１つのＰＮシーケンス
出力を発生する出力発生装置とを具備している疑似雑音（ＰＮ）シーケンス発生
装置。
【請求項２４】前記少なくとも１つの状態はＰＮの短いコードの１５の成
分の状態を有する請求項２３記載の装置。
【請求項２５】前記少なくとも１つの状態はＰＮの長いコードの４２の成
分の状態を有する請求項２３記載の装置。
【請求項２６】前記発生装置の多項式（Ｐ_I）は、Ｐ₁（ｘ）＝ｘ¹⁵＋ｘ¹³＋ｘ⁹＋ｘ⁸＋ｘ⁷＋ｘ⁵＋１である請求項２３記載
の装置。
【請求項２７】前記発生装置の多項式（Ｐ_Q）は、Ｐ_Q（ｘ）＝ｘ¹⁵＋ｘ¹²＋ｘ¹¹ｘ¹⁰＋ｘ⁶＋ｘ⁵＋ｘ⁴＋ｘ³＋１である請求
項２３記載の装置。
【請求項２８】前記発生装置の多項式（Ｐ）は、Ｐ（ｘ）＝ｘ⁴²＋ｘ³⁵＋ｘ³³＋ｘ³¹＋ｘ²⁷＋ｘ²⁶＋ｘ²⁵＋ｘ²²＋ｘ²¹＋ｘ¹⁹＋ｘ¹⁸＋ｘ¹⁷＋ｘ¹⁶＋（１）＋ｘ¹⁰＋ｘ⁷＋ｘ⁶＋ｘ⁵＋ｘ³＋ｘ²＋ｘ＋１で
ある請求項２３記載の装置。
【請求項２９】前記次の状態発生装置のＰＮシーケンス発生装置の状態を
２クロックサイクル将来のものについて計算し、下記のマトリックスＧＮＳＩ２
１にしたがって前記マトリックス演算を実行する【数１１】請求項２３記載の装置。
【請求項３０】前記次の状態発生装置は、下記のマトリックスＧＮＳＩＱ
２にしたがってマトリックス演算を実行する【数１２】請求項２３記載の装置。
【請求項３１】前記出力発生装置は前記ＰＮシーケンス発生装置の次の２
つの出力を計算し、下記のマトリックスＧＯＳＩ２にしたがって前記マトリック
ス演算を実行する【数１３】請求項２３記載の装置。
【請求項３２】前記ＰＮ発生装置はＡＳＩＣにプログラムされている請求
項２３記載の装置。
【請求項３３】前記ＰＮ発生装置はフィールドプログラム可能なゲートア
レイにプログラムされている請求項２３記載の装置。
【請求項３４】ビットを並列に計算することにより各クロックパルスで疑
似雑音シーケンスの多数のビットを発生する方法において、ａ）少なくとも状態値の１つのセットを状態メモリに記憶し、ｂ）次の状態発生装置により状態値の第２のセットを発生し、第２のセットは
前記少なくとも１つのセットから得られ、ｃ）出力発生装置により並列に出力ビットのセットを発生し、前記出力ビット
のセットは前記少なくとも１つの状態値のセットから得られるステップを含んで
いる方法。
【請求項３５】少なくとも１つの状態値のセットを記憶するステップは、ａ）状態の初期値を保持し、ｂ）前記次の状態発生装置またはジャンプ発生装置からの状態値の別のセット
を保持するステップを含んでいる請求項３４記載の方法。
【請求項３６】状態値の第２のセットを発生するステップは、ａ）次のステップのマトリックスにより前記少なくとも１つの状態値のセット
を乗算するステップを含んでいる請求項３４記載の方法。
【請求項３７】出力ビットのセットを並列に発生するステップは、ａ）出力状態マトリックスにより前記少なくとも１つの状態値のセットを乗算
するステップを含んでいる請求項３４記載の方法。
【請求項３８】予め定められた組合わせで前記次の状態発生装置の状態値
のセットを監視するステップをさらに含んでいる請求項３４記載の方法。
【請求項３９】前記予め定められた組合わせを検出したとき、ａ）値“０”で適切な出力ビット値を重書きし、ｂ）前記次の状態発生装置により発生された状態値の第２のセットを前記状態
メモリに書込むことを無効にし、ｃ）状態の初期値のセットを前記次の状態発生装置へ与えるように前記状態メ
モリに指令するステップをさらに含んでいる請求項３８記載の方法。
【請求項４０】ジャンプ状態発生装置により状態値の第３のセットを発生
するステップをさらに含み、前記第２のセットは前記少なくとも１つのセットか
ら得られる請求項３４記載の方法。
【請求項４１】ジャンプ状態発生装置により状態値の第３のセットを発生
するステップは、ａ）ジャンプ状態マトリックスにより前記少なくとも１つの状態値のセットを
乗算するステップを含んでいる請求項４０記載の方法。